JPH0279130A - 信号線駆動方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は装置の制御および情報の伝送手段として使用
される共通の信号線を駆動させる信号線駆動方式に関す
るものである。

〔従来の技術〕

第２図は従来の信号線駆動方式を採用した二重化電子計
算機システムの構成を示すブロック図である。図におい
て、１．２は情報処理に必要なデータを格納する主記憶
装置（以下メモリと略称する）、３．４は情報処理に必
要な演算を行なう演算処理装置（以下ＣＰＵと略称する
）、５は電子計算機システム内の情報伝送を行なうシス
テムバス（共通信号線）、６は各装置（メモリ１，２、
ＣＰＵ３，４）からシステムバス５を駆動する信号線駆
動素子、７はシステムバス５から各装置が情報を受信す
る信号線受信素子である。

次に動作について説明する。メモリ１およびメモリ２は
二重化された主記憶装置であり、二重化されたＣＰＵ３
およびＣＰＵ４からの各要求により、記憶内容の取り出
し、又は格納をそれぞれ行う。正常状態においては、メ
モリ１とＣＰＵ３とにより実際の情報処理を行い、メモ
リ２とＣＰＵ４とはシステムバス５上で伝送される情報
を基にメモリ１とＣＰＵ３とによって実行される実際処
理と全く同一の内部処理を実行し、メモリ格納内容及び
ＣＰＵ内部状態を実際処理を実行するメモリ１とＣＰＵ
３と完全に一致させる動作を行う。

メモリ１に故障が発生した場合、メモリ１は動作を停止
し、並行して動作しているメモリ２の動作によりシステ
ム動作を継続する。ＣＰＵ３に故障が発生した場合、同
様にＣＰ　ＬＪ　３は動作を停止し、並行して動作して
いるＣＰＵ４の動作によりシステム動作を継続する。故
障の発生した装置は、装置内部で実行される異常処理に
より、システムバス５を直接駆動しない状態に移行する
。大部分の故障形態では異常処理が可能であるが、稀に
核となる論理部（論理区分）に故障が発生した場合に異
常処理も実行できず、システムバスの駆動状態は不定と
なる。

〔発明が解決しようとする課題〕

従来の信号線駆動方式は以上のように構成されているの
で、電子計算機システムの信頼性を改善する目的でシス
テムを構成する装置又は論理区分を多重化して故障に備
える多重化電子計算機システムを構成する場合、故障し
た装置又は論理区分が共通信号線を駆動し続ける事によ
って、故障の発生していない装置又は論理区分の正常動
作を妨げる為、多重化電子計算機システム全体が有効に
動作しないなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、故障した装置又は論理区分が共通信号線に影
響を残さないよう制御することにより、故障部分のみの
機能縮退又は代替装置あるいは代替論理区分が故障部分
の機能を代替して動作を継続させることを可能とし、電
子計算機システム全体を有効に動作させる信号線駆動方
式を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る信号線駆動方式は、信号線（システムバ
ス５）を駆動し得る１つ又は複数の装置（メモリ１．　
２、ＣＰＵ３，４）　、あるいは１つ又は複数の論理区
分が信号線駆動制御能力を失ったことを検知する検知手
段（異常検知回路９）と、信号線（システムバス５）を
駆動させる信号線駆動素子６の出力を信号線（システム
バス５）から電気的に切り離す切離手段（半導体スイッ
チ８）とを備え、信号線（システムバス５）を駆動し得
る装置（メモリ１，２、ＣＰＵ３，４）あるいは論理区
分が信号線駆動制御能力を失ったことを検知手段（異常
検知回路９）により検知し、その信号線駆動制御能力を
失った装置（メモリ１，２、ＣＰＵ３．４）あるいは論
理区分の信号線駆動素子６の出力を切離手段（半導体ス
イッチ８）により信号線（システムバス５）から電気的
に切り離すことを特徴とするものである。

〔作用〕

例えば装置（メモリ１）が信号線（システムバス５）を
駆動し得る信号線駆動制御能力を失うと、検知手段（異
常検知回路９）はその状態を検知し、切離手段（半導体
スイッチ８）を制御して装置（メモリｌ）の信号線駆動
素子６の出力を信号線（システムバス５）から電気的に
切り離す。したかって、正常な装置（メモリ２、ＣＰＵ
３，４）又は正常な論理区分は動作を継続することがで
きる。

〔発明の実施例〕

第１図はこの発明の一実施例に係る信号線駆動方式を採
用した二重化電子計算機システムの構成を示すブロック
図である。第１図において、第２図に示す構成要素に対
応するものには同一の符号を付し、その説明を省略する
。第１図において、８はシステムバス５を駆動させる信
号線駆動素子６の出力をシステムバス５から電気的に切
り離す切離手段としての半導体スイッチ、９はシステム
バス５を駆動し得る１つ又は複数の装置（メモリ１．２
、ＣＰＵ３，４）あるいは１つ又は複数の論理区分が信
号線駆動制御能力を失ったことを検知する検知手段とし
ての異常検知回路である。異常検知回路９は例えばパリ
ティ検査、制御シーケンス検査および時間監視などによ
って装置あるいは論理区分の異常を検知する。

次に動作について説明する。この実施例は、メモリ１お
よびメモリ２により構成される二重化メモリと、ＣＰＵ
３およびＣＰＵ４により構成される二重化ＣＰＵとによ
って構成される二重化電子ｉｔ　ｊＥ　Ｒシステムを示
している。システムバス５は、システム構成装置すべて
に共通に接続された共通信号線より構成されており、能
動素子を含まない。

正常状態ではメモリ１とメモリ２、及びＣＰＵ３トＣＰ
　ｔＪ　４は完全に二重化されて動作している。

メモリ１に故障が発生した場合、メモリエ内に設けられ
た異常検知回路９により故障が検知され、その異常検知
回路９はメモリ１内の半導体スイッチ８を切断状態とし
、システムバス５と信号線駆動素子６との間を電気的に
切り離す。メモリ２゜ＣＰＵ３．ＣＰＵ４に故障が発生
した場合も、それぞれの装置の中で同様にシステムバス
５と信号線駆動素子６との間が半導体スイッチ８により
切断状態となる。

以上のようにシステムバス５からの装置切り離しが各装
置の異常処理成功や不成功にかかわらず異常検知回路９
と半導体スイッチ８とにより直接実施される為、故障装
置がシステムバス５に接、続されたままとなり、不用に
駆動し続ける事は無い。

以上のようにこの実施例によれば、共通信号線を使用し
たままで故障装置を完全に切り離すことが可能となる構
成としたので、信号線を装置毎に個別に設ける等無駄な
信号伝達経路を設ける事無く、又正常な装置間において
は、故障発生装置の存在いかんに依らず、同一の制御を
可能とする事により、制御が簡単にして装置を安価にで
き、また信頼性の高いものが得られる。

なお、上記実施例では信号線駆動素子と信号線とを切り
離すスイッチとして半導体スイッチを使用したが、電磁
リレー等の機械接点によるスイッチであっても良く、又
、信号線駆動素子に内蔵された出力のスイッチ機能であ
ってもよい。また、上記実施例ではＣＰＵを二重化した
システムについて示したが、同一の入出力バス信号線に
複数の入出力装置が接続される形式の信号線であっても
同様に故障入出力装置の切り離しを行うことができる。

Ｃ発明の効果〕 以上のように本発明によれば、装置あるいは論理区分が
信号線駆動制御能力を失った事を検知し、その信号線駆
動制御能力を失った装置あるいは論理区分の信号線駆動
素子の出力を信号線から電気的に切り離すようにしたの
で、故障部分のみの機能縮退又は代替装置あるいは代替
論理区分が故障部分の機能を代替して動作を継続させる
ことができ、これにより電子計算機システム全体は有効
に動作し、信頼性の高い電子計算機システムを提供でき
るという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る信号線駆動方式を採
用した二重化電子計算機システムの構成を示すブロック
図、第２図は従来の信号線駆動方式を採用した二重化電
子計算機システムの構成を示すブロック図である。 １．２・・・メモリ、３，４・・・ＣＰＵ、５・・・シ
ステムバス（信号線）、６・・・信号線駆動素子、８・
・・半導体スイッチ（切離手段）、９・・・異常検知回
路（検知手段）。 代理人　　大　　岩　　増　　雄（ばか２名）８１図 ９；具掌挾知阿発

Claims (1)

【特許請求の範囲】
1. 共通信号線を用いて複数の装置間又は複数の論理区分間
   の多重情報伝送を行なう計算機システムにおいて、上記
   信号線を駆動し得る１つ又は複数の装置、あるいは１つ
   又は複数の論理区分が信号線駆動制御能力を失ったこと
   を検知する検知手段と、上記信号線を駆動させる信号線
   駆動素子の出力を上記信号線から電気的に切り離す切離
   手段とを設け、上記信号線を駆動し得る装置あるいは論
   理区分が信号線駆動制御能力を失ったことを上記検知手
   段により検知し、その信号線駆動制御能力を失った装置
   あるいは論理区分の信号線駆動素子の出力を上記切離手
   段により上記信号線から電気的に切り離すことを特徴と
   する信号線駆動方式。