JPS6213700B2 - - Google Patents
Info
- Publication number
- JPS6213700B2 JPS6213700B2 JP56102562A JP10256281A JPS6213700B2 JP S6213700 B2 JPS6213700 B2 JP S6213700B2 JP 56102562 A JP56102562 A JP 56102562A JP 10256281 A JP10256281 A JP 10256281A JP S6213700 B2 JPS6213700 B2 JP S6213700B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processor
- input
- flip
- output devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012544 monitoring process Methods 0.000 claims description 17
- 238000003745 diagnosis Methods 0.000 claims description 7
- 230000005856 abnormality Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 11
- 238000012360 testing method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 102100037182 Cation-independent mannose-6-phosphate receptor Human genes 0.000 description 1
- 101001028831 Homo sapiens Cation-independent mannose-6-phosphate receptor Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はバス診断方式、さらに詳しく群えば２
重化構成のプロセツサとバスを介して会話形式に
より情報送受を行なう複数個の入出力装置を有す
る系におけるバス診断方式に関する。
重化構成のプロセツサとバスを介して会話形式に
より情報送受を行なう複数個の入出力装置を有す
る系におけるバス診断方式に関する。
バスを介してプロセツサと接続される入出力装
置において、バスとのインタフエース部に障害が
発生すると、バスの障害となつて現われ、システ
ムが正常に動作しなくなる。このような場合、従
来は、システムの処理を一時中断して、現用のプ
ロセツサにより診断を行なうことが一般に行なわ
れた。
置において、バスとのインタフエース部に障害が
発生すると、バスの障害となつて現われ、システ
ムが正常に動作しなくなる。このような場合、従
来は、システムの処理を一時中断して、現用のプ
ロセツサにより診断を行なうことが一般に行なわ
れた。
この従来の方式では、インタフエース部に障害
の発生した入出力装置を検出するため、入出力装
置にテストデータを送りその返送を受けてその正
常性を確認する処理を全入出力装置について順次
に行なうので、障害入出力装置の検出に時間がか
かり、また現用プロセツサでこの診断を行なうた
め、システムの処理を一時中断しなければなら
ず、また、この診断中にプロセツサが障害に巻き
込まれるおそれがある、等の欠点があり、システ
ムの処理再開を速かに行なうことは困難であつ
た。
の発生した入出力装置を検出するため、入出力装
置にテストデータを送りその返送を受けてその正
常性を確認する処理を全入出力装置について順次
に行なうので、障害入出力装置の検出に時間がか
かり、また現用プロセツサでこの診断を行なうた
め、システムの処理を一時中断しなければなら
ず、また、この診断中にプロセツサが障害に巻き
込まれるおそれがある、等の欠点があり、システ
ムの処理再開を速かに行なうことは困難であつ
た。
本発明は、この種の入出力装置に基づくバス障
害の場合、システムの処理を一部の入出力装置に
ついては中断することなく、また、障害を発生し
た入出力装置を速かに検出して切り離し、システ
ムの処理の完全な再開を速かに行なうことを目的
とする。
害の場合、システムの処理を一部の入出力装置に
ついては中断することなく、また、障害を発生し
た入出力装置を速かに検出して切り離し、システ
ムの処理の完全な再開を速かに行なうことを目的
とする。
次に本発明の実施例を図面について説明する。
図は本発明の一実施例の接続構成図であつて、図
において、MM0，MM1はそれぞれ第１および第
２の記憶装置、MPR0，MPR1はそれぞれ第１お
よび第２のプロセツサ、B0，B1はそれぞれ第１
および第２のバス、IOC0〜IOCi，IOCi+1〜
IOCi+oはそれぞれ第１の群および第２の群の入出
力装置、SVC0，SVC1はそれぞれ第１および第２
のバス監視回路、Ｐは第１のバスB0と第２のバ
スB1とのバス交絡部である。全べての入出力装
置IOC0〜IOCi+oは、それぞれバスB0およびバス
B1の何れにも接続および何れからも遮断される
よう構成されている。すなわち、各入出力装置
IOC0〜IOCi+oはいづれも分離フリツプフロツプ
Ｓ−FFおよびルート・フリツプフロツプＲ−FF
を有し、分離フリツプフロツプＳ−FFがセツト
状態にあるときは、入出力装置はバスB0および
B1から分離遮断され、分離フリツプフロツプＳ
−FFがリセツト状態にあり、しかもルートフリ
ツプフロツプＲ−FFがセツト状態のときは第１
のバスB0と接続され、またルート・フリツプフ
ロツプＲ−FFがリセツト状態のときは第２のバ
スB1と接続される。第１の群の入出力装置IOC0
〜IOCiの分離フリツプフロツプＳ−FFとルー
ト・フリツプフロツプＲ−FFは、第１のプロセ
ツサMPR0のフリツプフロツプ群FFG0から、ま
た第２の群の入出力装置IOCi+1〜IOCi+oの分離フ
リツプフロツプＳ−FFとルート・フリツプフロ
ツプＲ−FFは第２のプロセツサMPR1のフリツ
プフロツプ群FFG1から、バスB0，B1とは別の個
別制御線L0，L1により制御される。
図は本発明の一実施例の接続構成図であつて、図
において、MM0，MM1はそれぞれ第１および第
２の記憶装置、MPR0，MPR1はそれぞれ第１お
よび第２のプロセツサ、B0，B1はそれぞれ第１
および第２のバス、IOC0〜IOCi，IOCi+1〜
IOCi+oはそれぞれ第１の群および第２の群の入出
力装置、SVC0，SVC1はそれぞれ第１および第２
のバス監視回路、Ｐは第１のバスB0と第２のバ
スB1とのバス交絡部である。全べての入出力装
置IOC0〜IOCi+oは、それぞれバスB0およびバス
B1の何れにも接続および何れからも遮断される
よう構成されている。すなわち、各入出力装置
IOC0〜IOCi+oはいづれも分離フリツプフロツプ
Ｓ−FFおよびルート・フリツプフロツプＲ−FF
を有し、分離フリツプフロツプＳ−FFがセツト
状態にあるときは、入出力装置はバスB0および
B1から分離遮断され、分離フリツプフロツプＳ
−FFがリセツト状態にあり、しかもルートフリ
ツプフロツプＲ−FFがセツト状態のときは第１
のバスB0と接続され、またルート・フリツプフ
ロツプＲ−FFがリセツト状態のときは第２のバ
スB1と接続される。第１の群の入出力装置IOC0
〜IOCiの分離フリツプフロツプＳ−FFとルー
ト・フリツプフロツプＲ−FFは、第１のプロセ
ツサMPR0のフリツプフロツプ群FFG0から、ま
た第２の群の入出力装置IOCi+1〜IOCi+oの分離フ
リツプフロツプＳ−FFとルート・フリツプフロ
ツプＲ−FFは第２のプロセツサMPR1のフリツ
プフロツプ群FFG1から、バスB0，B1とは別の個
別制御線L0，L1により制御される。
なお、第１の群の入出力装置IOC0〜IOCiは、
第１のバス監視回路SVC0を経て第１のバスB0を
介して第１のプロセツサMPR0に、また第２のバ
ス監視回路SVC1および上記バス交絡部Ｐを経て
第２のバスB1を介して第２のプロセツサにそれ
ぞれ接続し得られ、第２の群の入出力装置IOCi+1
〜IOCi+oは上記の第２のバス監視回路SVC1を経
て第２のバスB1を介して第２のプロセツサMPR1
に、また第１のバス監視回路SVC0およびバス交
絡部Ｐを経て第１のバスB0を介して第１のプロ
セツサMPR0に接続し得られるよう配置されてい
る。
第１のバス監視回路SVC0を経て第１のバスB0を
介して第１のプロセツサMPR0に、また第２のバ
ス監視回路SVC1および上記バス交絡部Ｐを経て
第２のバスB1を介して第２のプロセツサにそれ
ぞれ接続し得られ、第２の群の入出力装置IOCi+1
〜IOCi+oは上記の第２のバス監視回路SVC1を経
て第２のバスB1を介して第２のプロセツサMPR1
に、また第１のバス監視回路SVC0およびバス交
絡部Ｐを経て第１のバスB0を介して第１のプロ
セツサMPR0に接続し得られるよう配置されてい
る。
いま、第１のプロセツサMPR0が現用として処
理動作を実行し、第２のプロセツサMPR1が予備
として待機しているものとする。この場合、全べ
ての入出力装置IOC0〜IOCi+oは、それぞれの分
離フロツプフロツプＳ−FFはリセツト状態に、
またルート・フリツプフロツプＲ−FFがセツト
状態にあつて、第１のバスB0に接続されてい
る。全入出力装置IOC0〜IOCi+oは、第１のバス
B0（斜線を施す）を介して、現用プロセツサ
MPR0に制御される状態にある。
理動作を実行し、第２のプロセツサMPR1が予備
として待機しているものとする。この場合、全べ
ての入出力装置IOC0〜IOCi+oは、それぞれの分
離フロツプフロツプＳ−FFはリセツト状態に、
またルート・フリツプフロツプＲ−FFがセツト
状態にあつて、第１のバスB0に接続されてい
る。全入出力装置IOC0〜IOCi+oは、第１のバス
B0（斜線を施す）を介して、現用プロセツサ
MPR0に制御される状態にある。
このように、第１のプロセツサMPR0および第
１のバスB0を現用としてこのシステムが処理実
行中に、入出力装置の１個に上記のようなバス・
インタフエス部の障害により、現用のバスB0に
障害が発生したとする。現用バスB0に設けられ
たバス監視回路SVC0がバスB0の障害を検出し
て、現用の第１のプロセツサMPR0に通知する。
１のバスB0を現用としてこのシステムが処理実
行中に、入出力装置の１個に上記のようなバス・
インタフエス部の障害により、現用のバスB0に
障害が発生したとする。現用バスB0に設けられ
たバス監視回路SVC0がバスB0の障害を検出し
て、現用の第１のプロセツサMPR0に通知する。
現用のプロセツサMPR0は上記の通知を受ける
と、そのフリツプフロツプ群FFG0を経て、信号
をバス交絡部ＰのフリツプフロツプFF0に送りこ
れをセツトし、その出力でバス・スイツチBSW0
を遮断制御し、第２の群の入出力装置IOCi+1〜
IOCi+oを現用プロセツサMPR0から切離す。プロ
セツサMPR0が上記の通知を受けたとき、さらに
図示しない緊急制御回路（いわゆるEMA回路）
を起動し、これにより、予備として待機中の第２
のプロセツサMPR1を起動する。
と、そのフリツプフロツプ群FFG0を経て、信号
をバス交絡部ＰのフリツプフロツプFF0に送りこ
れをセツトし、その出力でバス・スイツチBSW0
を遮断制御し、第２の群の入出力装置IOCi+1〜
IOCi+oを現用プロセツサMPR0から切離す。プロ
セツサMPR0が上記の通知を受けたとき、さらに
図示しない緊急制御回路（いわゆるEMA回路）
を起動し、これにより、予備として待機中の第２
のプロセツサMPR1を起動する。
ここでスイツチBSW0の遮断制御により、第２
の群の入出力装置IOCi+1〜IOCi+oが遮断されたと
き、バス監視回路SVC0がバスの異常を検出しな
ければ、切り離さない第１の群の入出力装置
IOC0〜IOCiに異常はないものと判定し、現用プ
ロセツサMPR0は第１の群の入出力装置IOC0〜
IOCiに対する処理の実行を断続し、さらに、図
示しない上記緊急制御回路を経て、予備プロセツ
サMPR1に診断処理を行うよう通知する。
の群の入出力装置IOCi+1〜IOCi+oが遮断されたと
き、バス監視回路SVC0がバスの異常を検出しな
ければ、切り離さない第１の群の入出力装置
IOC0〜IOCiに異常はないものと判定し、現用プ
ロセツサMPR0は第１の群の入出力装置IOC0〜
IOCiに対する処理の実行を断続し、さらに、図
示しない上記緊急制御回路を経て、予備プロセツ
サMPR1に診断処理を行うよう通知する。
予備のプロセツサMPR1は、ここにおいて、現
用プロセツサMPR0から切り離された第２の群の
入出力装置IOCi+1〜IOCi+oの診断を開始する。す
なわち、そのフリツプフロツプ群FFG1より、上
記第２の群の各入出力装置IOCi+1〜IOCi+oへの個
別制御線L1を経てそれぞれの分離フリツプフロ
ツプＳ−FFをセツトして、バスB0およびB1から
切離し、また、同じく個別制御線を経てそれぞれ
のルート・フリツプフロツプＲ−FFをリセツト
し、第２のバスB1に接続されるよう準備する。
用プロセツサMPR0から切り離された第２の群の
入出力装置IOCi+1〜IOCi+oの診断を開始する。す
なわち、そのフリツプフロツプ群FFG1より、上
記第２の群の各入出力装置IOCi+1〜IOCi+oへの個
別制御線L1を経てそれぞれの分離フリツプフロ
ツプＳ−FFをセツトして、バスB0およびB1から
切離し、また、同じく個別制御線を経てそれぞれ
のルート・フリツプフロツプＲ−FFをリセツト
し、第２のバスB1に接続されるよう準備する。
次に、入出力装置IOCi+1〜IOCi+oのうちの１つ
に対して、個別制御線L1を経てその分離フリツ
プフロツプＳ−FFをリセツトさせ、該入出力装
置の第２のバスB1に接続し、予備の第２のプロ
セツサMPR1からテスト・データを送り、これに
基づいて該入出力装置から返送されたデータとを
比較して、該入出力装置のバスインタフエース部
の正常性を試験する。この診断処理を入出力装置
IOCi+1〜IOCi+oに対して１個づつ順次に実行す
る。これにより異常のあつた入出力装置を検出し
て切離す。このように予備系プロセツサMPR1か
らバス診断を行ない、バス異常の原因となつた入
出力装置を切離す。そしてシステムの再構成を行
なう。
に対して、個別制御線L1を経てその分離フリツ
プフロツプＳ−FFをリセツトさせ、該入出力装
置の第２のバスB1に接続し、予備の第２のプロ
セツサMPR1からテスト・データを送り、これに
基づいて該入出力装置から返送されたデータとを
比較して、該入出力装置のバスインタフエース部
の正常性を試験する。この診断処理を入出力装置
IOCi+1〜IOCi+oに対して１個づつ順次に実行す
る。これにより異常のあつた入出力装置を検出し
て切離す。このように予備系プロセツサMPR1か
らバス診断を行ない、バス異常の原因となつた入
出力装置を切離す。そしてシステムの再構成を行
なう。
もし、上記において、現用プロセツサMPR0が
バス交絡部ＰのスイツチBSW0の遮断制御を行な
い、第１の群の入出力装置IOCi+1〜IOCi+oを切り
離したとき、バス監視回路SVC0が異常を検出す
れば、切り離されない第１の群の入出力装置
IOC0〜IOCiに異常があると判定し、現用のプロ
セツサMPR0は緊急制御回路に要求を出し、緊急
制御回路は、この要求に基づき、今まで予備とし
て待機していた第２のプロセツサMPR1を現用機
として動作させるよう、また今まで現用として動
作していた第１のプロセツサMPR0を予備とする
よう切替制御する。現用となつた第２のプロセツ
サMPR1は第２の群の入出力装置IOCi+1〜IOCi+o
に対してそのフリツプフロツプ群FFG1を介して
個別制御線に信号を送り、上記入出力装置IOCi+1
〜IOCi+oの全べてのルートフリツプフロツプをリ
セツトし、バスB0から遮断し、バスB1に接続
し、入出力装置IOCi+1〜IOCi+oに対する制御処理
を、プロセツサMPR0に代つて続行する。なおこ
の際、現用となつたプロセツサMPR1よりバス交
絡部ＰのフリツプフロツプFF1をリセツトさせ、
スイツチBSW1を遮断制御する。
バス交絡部ＰのスイツチBSW0の遮断制御を行な
い、第１の群の入出力装置IOCi+1〜IOCi+oを切り
離したとき、バス監視回路SVC0が異常を検出す
れば、切り離されない第１の群の入出力装置
IOC0〜IOCiに異常があると判定し、現用のプロ
セツサMPR0は緊急制御回路に要求を出し、緊急
制御回路は、この要求に基づき、今まで予備とし
て待機していた第２のプロセツサMPR1を現用機
として動作させるよう、また今まで現用として動
作していた第１のプロセツサMPR0を予備とする
よう切替制御する。現用となつた第２のプロセツ
サMPR1は第２の群の入出力装置IOCi+1〜IOCi+o
に対してそのフリツプフロツプ群FFG1を介して
個別制御線に信号を送り、上記入出力装置IOCi+1
〜IOCi+oの全べてのルートフリツプフロツプをリ
セツトし、バスB0から遮断し、バスB1に接続
し、入出力装置IOCi+1〜IOCi+oに対する制御処理
を、プロセツサMPR0に代つて続行する。なおこ
の際、現用となつたプロセツサMPR1よりバス交
絡部ＰのフリツプフロツプFF1をリセツトさせ、
スイツチBSW1を遮断制御する。
予備機に切替えられたプロセツサMPR0は、前
記において予備として待機していた第２のプロセ
ツサMPR1が行なつたと同様な処理により、第１
の群の入出力装置IOC0〜IOCiのうちからバス障
害の原因となつた入出力装置を検出してこれを切
り離す。そしてシステムの再構成を行なう。
記において予備として待機していた第２のプロセ
ツサMPR1が行なつたと同様な処理により、第１
の群の入出力装置IOC0〜IOCiのうちからバス障
害の原因となつた入出力装置を検出してこれを切
り離す。そしてシステムの再構成を行なう。
上記実施例における入出力装置の代りにデータ
チヤネル装置、その他の装置を使用し得ることは
勿論である。また、本実施例ではバス監視回路は
ハードウエア論理で構成されているが、MPR側
にマイクロプログラム等の形で内蔵されても良
く、本発明を限定するものではない。
チヤネル装置、その他の装置を使用し得ることは
勿論である。また、本実施例ではバス監視回路は
ハードウエア論理で構成されているが、MPR側
にマイクロプログラム等の形で内蔵されても良
く、本発明を限定するものではない。
本発明は上記実施例に限定されるものではな
く、その技術的範囲において種々の変形が可能で
ある。
く、その技術的範囲において種々の変形が可能で
ある。
本発明は上記のように構成されており、障害バ
スを現用系から完全に切り離して予備プロセツサ
で診断するため、現用側へ擾乱を生じさせること
なく、かつ一方の群の入出力装置に対しては処理
を中断することなく他方の群の入出力装置からバ
ス障害の原因となつたものを検出すればよく、例
えば、上記の第１および第２の群が同数の入出力
装置を含む場合には、バス障害の原因となる入出
力装置の検出に要する時間は従来に比して半分と
なり、システム再構成を速かに行うことができる
効果がある。
スを現用系から完全に切り離して予備プロセツサ
で診断するため、現用側へ擾乱を生じさせること
なく、かつ一方の群の入出力装置に対しては処理
を中断することなく他方の群の入出力装置からバ
ス障害の原因となつたものを検出すればよく、例
えば、上記の第１および第２の群が同数の入出力
装置を含む場合には、バス障害の原因となる入出
力装置の検出に要する時間は従来に比して半分と
なり、システム再構成を速かに行うことができる
効果がある。
図は本発明の一実施例の接続構成図である。
MM0，MM1……それぞれ第１および第２の記
憶装置、MPR0，MPR1……それぞれ第１および
第２のプロセツサ、B0，B1……それぞれ第１お
よび第２のバス、IOC0〜IOCi，IOCi+1〜IOCi+o
……それぞれ第１および第２の群の入出力装置、
SVC0，SVC1……それぞれ第１および第２のバス
監視回路、Ｐ……バス交絡部、Ｓ−FF……分離
フリツプフロツプ、Ｒ−FF……ルート・フリツ
プフロツプ、BSW0，BSW1……バス・スイツ
チ、L0，L1……個別制御線。
憶装置、MPR0，MPR1……それぞれ第１および
第２のプロセツサ、B0，B1……それぞれ第１お
よび第２のバス、IOC0〜IOCi，IOCi+1〜IOCi+o
……それぞれ第１および第２の群の入出力装置、
SVC0，SVC1……それぞれ第１および第２のバス
監視回路、Ｐ……バス交絡部、Ｓ−FF……分離
フリツプフロツプ、Ｒ−FF……ルート・フリツ
プフロツプ、BSW0，BSW1……バス・スイツ
チ、L0，L1……個別制御線。
Claims (1)
- １ 第１のプロセツサ、該第１のプロセツサに接
続された第１のバス、該第１のバスに設けられた
第１のバス監視回路、第２のプロセツサ、該第２
のプロセツサに接続された第２のバス、該第２の
バスに設けられた第２のバス監視回路、第１およ
び第２の群に分割された複数個の入出力装置、お
よび第１および第２のバスのバス交絡部を具備
し、上記第１のプロセツサと第２のプロセツサと
はそれぞれ現用および予備として相互に切替可能
な２重化構成であり、なお、第１の群の入出力装
置は第１のバス監視回路を経て第１のバスを介し
て第１のプロセツサに、また第２のバス監視回路
および上記バス交絡部を経て、第２のバスを介し
て第２のプロセツサにそれぞれ接続し得られ、第
２の群の入出力装置は上記の第２のバス監視回路
を経て第２のバスを介して第２のプロセツサに、
また第１のバス監視回路および上記バス交絡部を
経て第１のバスを介して第１のプロセツサに接続
し得られ、さらに、各入出力装置はそれぞれ入出
力装置を上記２つのバスから分離するための分離
フリツプフロツプと何れか一方のバスに接続する
ためのルート・フリツプフロツプとを有し、第１
の群の入出力装置は上記バスとは別に第１のプロ
セツサとの間にそれぞれ設けられた個別制御線に
より上記分離フリツプフロツプとルートフリツプ
フロツプとが個別に制御され、第２の群の入出力
装置は上記バスとは別に第２のプロセツサとの間
にそれぞれ設けられた個別制御線によりその分離
フリツプフロツプとルートフリツプフロツプとが
個別に制御され、上記第１および第２のプロセツ
サは全入出力装置のルート・フリツプフロツプを
制御して全入出力装置を現用プロセツサよりのバ
スに接続しておき、現用バス監視回路により現用
バスに異常を検出したとき、これを現用プロセツ
サに通知し、該現用プロセツサはバス交絡部にお
いて現用のバスを遮断制御するとともに予備プロ
セツサを起動し、予備プロセツサはバス交絡部に
おいて現用プロセツサから遮断された入出力装置
のルートフリツプフロツプを制御して予備プロセ
ツサに接続し、予備プロセツサは上記入出力装置
の分離フリツプフロツプを順次に制御して上記入
出力装置を順次に診断し、バス障害の原因となつ
た入出力装置を検出することを特徴とするバス診
断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102562A JPS584419A (ja) | 1981-06-30 | 1981-06-30 | バス診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102562A JPS584419A (ja) | 1981-06-30 | 1981-06-30 | バス診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584419A JPS584419A (ja) | 1983-01-11 |
| JPS6213700B2 true JPS6213700B2 (ja) | 1987-03-28 |
Family
ID=14330663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102562A Granted JPS584419A (ja) | 1981-06-30 | 1981-06-30 | バス診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584419A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027052A (ja) * | 1983-07-25 | 1985-02-12 | Nippon Telegr & Teleph Corp <Ntt> | 保守インタフエ−ス切替制御方式 |
| JPH0416729Y2 (ja) * | 1985-02-05 | 1992-04-15 | ||
| JP2518514B2 (ja) * | 1993-05-26 | 1996-07-24 | 日本電気株式会社 | 自動障害検出システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028309A (ja) * | 1973-07-11 | 1975-03-22 |
-
1981
- 1981-06-30 JP JP56102562A patent/JPS584419A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028309A (ja) * | 1973-07-11 | 1975-03-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS584419A (ja) | 1983-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03131939A (ja) | 高信頼性コンピュータ診断システム | |
| JPS6213700B2 (ja) | ||
| JPH08265319A (ja) | 二重化監視制御システム | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JPH02216542A (ja) | 診断実行制御方式 | |
| JPS62236056A (ja) | 情報処理システムの入出力制御装置 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JPS6113627B2 (ja) | ||
| JPH0630069B2 (ja) | 多重化システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPS6123246A (ja) | マルチプロセツサシステムの監視方式 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| JPH0436857A (ja) | マルチプロセッサシステムにおけるバス診断方式 | |
| JPH01224801A (ja) | 制御装置切換方法 | |
| JP2630100B2 (ja) | プロセッサ間通信用バスの障害処理方式 | |
| JPS5927356A (ja) | ２重化装置における障害切分方式 | |
| JPH0477139A (ja) | 障害被疑装置の制御方法 | |
| JPS58114145A (ja) | 主マイクロプロセツサ障害監視方式 | |
| JPS59112349A (ja) | 二重化演算システム | |
| JPH0294748A (ja) | 自動診断方式 | |
| JPS60142431A (ja) | 計算機 | |
| JPS6349849A (ja) | デ−タ処理装置 | |
| JPS59123946A (ja) | システム制御方式 | |
| JPH06282454A (ja) | 自動故障診断方式 |