JPS6123246A - マルチプロセツサシステムの監視方式 - Google Patents

マルチプロセツサシステムの監視方式

Info

Publication number
JPS6123246A
JPS6123246A JP59143584A JP14358484A JPS6123246A JP S6123246 A JPS6123246 A JP S6123246A JP 59143584 A JP59143584 A JP 59143584A JP 14358484 A JP14358484 A JP 14358484A JP S6123246 A JPS6123246 A JP S6123246A
Authority
JP
Japan
Prior art keywords
processor
bus
test
diagnostic
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59143584A
Other languages
English (en)
Inventor
Mitsuo Kobayashi
美津男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59143584A priority Critical patent/JPS6123246A/ja
Publication of JPS6123246A publication Critical patent/JPS6123246A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はマルチプロセッサシステムの監視方式%式% 従来のマルチプロセッサシステムの監視方式は各プロセ
ッサと診断・試験プロセッサを共通バスで結合すること
により各プロセッサの診断・試験を行なうものであった
第1図はこの従来の共通バス結合による監視方式の一例
を示すものである。プローセッサCPI *CPt・・
−・・、CPn間の通信は共通バス1を使用して行なわ
れ、一方、診断・試験プロセッサDIACP は各プロ
セッサcp、 、cp、 、・・・・・・9 CPnに
対して定期的に通信を行い、各プロセッサcp1.cp
、 、・・・・・・、CPnの状態を監視している。こ
のとき、何、れかのプロセッサ、例えばプロセッサCP
、が障害を起したことが確認されれば診断・試験プロセ
ッサDNACPはプロセラ−9″CP1について診断・
試験を行い、そして復旧後イニシャルプログラムの、ロ
ーディングを行う。
このように、従来の監視方式では、診断・試験プロセラ
f−DIACPが、定期的に通信によってプロセッサc
p、 、cp、 、・・・・・・、 CPnを監視する
場合には共通バス1゛を一時的に占有し、また障害を起
したプロセッサと診断・試験プロセッサDIACP間で
診断・試験を行い、そして障害を起したプロセッサが復
旧した場合にはイニシャルプログラムのローディングを
行うため長時間共通バスlを占有するため、正常なプロ
セッサ間の通信に支障をきたしたり、システムダウンに
つながる虞があった。
〔発明の目的〕
したがって、本発明の目的はプロセッサの診断・試験お
よびイニシャルプログラムのローディングを正常のプロ
セッサ間通信に影響を与えることなく行なうことができ
、さらに共通バスの障害に°よるシステムダウンの虞を
なくした、マルチプロセッサシステムの監視方式を提供
することにある。
〔発明の構成〕
本発明は、各プロセッサと診断・試験プロセッサを共通
バスの他に、診断試験用バスと割込情報信号線に接続し
、各プロセッサは共通バスを通して他プロセッサと通信
を行ない、かつ障害発生時に割込情報信号線を通して割
込情報信号を診断・試験プロセッサに送出し、診断・試
験プロセッサは割込情報信号を受信すると診断・試験用
バスを通して当該障害発生プロセッサの診断・試験およ
びイニシャルプログラムのローディン、グな行ない、か
つ共通バスの状態を監視し、共通バスの障害を検知する
と各プロセッサにその旨を通知し、各プロセッサはこれ
により、共通バスが復旧するまで共通バスの代替として
診断・試験用バスを使用するようにしたものである。
〔実施例〕
以下、図面を参照しながら本発明の詳細な説明する。第
2図は本発明のマルチプロセッサシステムの監視方式の
一実施例のブロック図である。
各プはセッサCPI +CP@ *・・・・・・、 C
Pnと診断・試ている。各プロセラf CP、 、CP
、 I・・・・・・、 CPnは共通バスlを通して他
プロセッサと通信を行ない、かつ障害発生時に割込情報
信号線8を通して割込情報信号を診断・試験プロセラ−
1DIAcPに送出する。診断・試験プロセッサDIA
CPは割込情報信号を受信すると診断・試験用バス2を
通して当該障害発生プロセッサの診断・試験およびイニ
シャルプログラムのローディングを行ない、かつ共通バ
ス1の状態を監視し、共通バスlの障害を検知すると各
プロセッサCP、 ICP、 @・・・・・・、 CP
nにその旨を通知する。各プロセッサCPI ecPt
 e・・・・・・。
CPnはこれにより共通バスlが復旧するまで、共通バ
スlの代替として診断・試験用バス2を使用する。
次に、本実施例の動作について説明する。今プロセツf
cPnに障害が発生したとすると、プロセッサCPnよ
り割込情報信号IfA8へ割込信号が発生すや。1診断
・試験プロセッサDIACPはこれを受信プることによ
り診断・試験用バス2を通じて各プロセッサcp、 、
cp、 、・・・・・・* CPnに対し逐次センスを
行い、障害発生プロセッサがプロセッサCPnであるこ
とを確認し、障害発生プロセラf CPnに対し、診断
・試験用バス2を通じて診断・試験を実施する。そ゛し
てプロセラf CPnが復旧スルト、同様に診断・試験
用バス2を通じて診断・試験プロセッサDIACPより
イニシャル、プログラムのローディングが行なわれ、プ
ロセラfCPnは通常の通信に復帰する。、さらに、共
通バス1が故障した場合には診断・試験プロセッサDI
ACPがこれを検知し、各プロセッサcp1.cp、 
、・・・・・・、 CPnに対し診断・試験用バス2を
通じて七〇旨を通知する。各プロセラfcp、 、cr
t、・・・・・・* CPnはこれKより共通バスlか
ら診断・試験用バス2へ切替えて共通バスlが復旧する
までの間、診断・試験用バ刈を通信用バスとして使用す
る。
以上説明したように、プロセッサC−PHecPt・・
・・・・。
CPn間の通信と各プロセラf CPI tcPl t
・・・・・・、CPnの診断・試験およびイニシャル、
プログラムのローディングは独立に行なわれるので、オ
ンラインのジョブに影響を与えることなく、各プロセッ
サCPl* 01% m・・・・・・ecPnの診断・
試験およびイニVヤル、プログラムの、ローディングを
行なうことができ、さらに共通バス1の障害のためにシ
ステム・ダウンになる虞がなくなる。
〔発明の効果〕
本発明は、(りプロセッサ間の通信とプロセッサの診断
・試験およびイニシャル、プログラムのローディングを
独立に行なうようにしたので、オンライン・ジョブに影
響を与えないプロセッサの監視が可能になり、さらに、
(2)診断・試験プロセッサが共通バスの状態を監視し
、共通バスの障害を検知すると、各プロセッサにその旨
を通知し、各プロセッサはこれにより共通バスが復旧す
る間共通バスの代替として診断・試験用バスを使用する
ようにしたので、共通バスの障害によるシステムダテム
の監視方式が本発明により実現できる。
【図面の簡単な説明】
第1図は従来のマルチプロセッサシステムの監伜 視力式−例を示すブロック図、第2図は本発明によるマ
ルチプロセッサシステムの監視方式の実施例を示すブロ
ック図である。 1・・・・・・・・・・・・・・・共通ハス。 2・・・・・・・・・・・・・・・診断・試験用バス。 8・・・・・・・・・・・・・・・割込情報信号線。 cp、 、cp、・・・・・・、CPrr・・・・・プ
ロセッサ。 DIACP・・・・・・診断嗜試験プロセッサ。

Claims (1)

    【特許請求の範囲】
  1. マルチプロセッサシステムの監視方式において、各プロ
    セッサと診断・試験プロセッサは共通バス、診断・試験
    用バス、割込情報信号線に接続され、各プロセッサは共
    通バスを通して他プロセッサと通信を行ない、かつ障害
    発生時に割込情報信号線を通して割込情報信号を診断・
    試験プロセッサに送出し、診断・試験プロセッサは割込
    情報信号を受信すると診断・試験用バスを通して当該障
    害発生プロセッサの診断・試験およびイニシャルプログ
    ラムのローディングを行ない、かつ共通バスの状態を監
    視し、共通バスの障害を検知すると各プロセッサにその
    旨を通知し、各プロセッサはこれにより、共通バスが復
    旧するまで共通バスの代替として診断・試験用バスを使
    用することを特徴とするマルチプロセッサシステムの監
    視方式。
JP59143584A 1984-07-11 1984-07-11 マルチプロセツサシステムの監視方式 Pending JPS6123246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59143584A JPS6123246A (ja) 1984-07-11 1984-07-11 マルチプロセツサシステムの監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143584A JPS6123246A (ja) 1984-07-11 1984-07-11 マルチプロセツサシステムの監視方式

Publications (1)

Publication Number Publication Date
JPS6123246A true JPS6123246A (ja) 1986-01-31

Family

ID=15342130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143584A Pending JPS6123246A (ja) 1984-07-11 1984-07-11 マルチプロセツサシステムの監視方式

Country Status (1)

Country Link
JP (1) JPS6123246A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484336A (ja) * 1990-07-27 1992-03-17 Nec Corp 耐故障化データ処理装置
JPH05214431A (ja) * 1992-01-31 1993-08-24 Nippon Steel Corp ウォーキングビーム式加熱炉へのブルーム又はビレット材装入方法
US7155704B2 (en) * 1998-06-30 2006-12-26 Sun Microsystems, Inc. Determinism in a multiprocessor computer system and monitor and processor therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484336A (ja) * 1990-07-27 1992-03-17 Nec Corp 耐故障化データ処理装置
JPH05214431A (ja) * 1992-01-31 1993-08-24 Nippon Steel Corp ウォーキングビーム式加熱炉へのブルーム又はビレット材装入方法
US7155704B2 (en) * 1998-06-30 2006-12-26 Sun Microsystems, Inc. Determinism in a multiprocessor computer system and monitor and processor therefor

Similar Documents

Publication Publication Date Title
JPH03131939A (ja) 高信頼性コンピュータ診断システム
US20030177224A1 (en) Clustered/fail-over remote hardware management system
JPH09251443A (ja) 情報処理システムのプロセッサ障害回復処理方法
JPS6123246A (ja) マルチプロセツサシステムの監視方式
KR100279204B1 (ko) 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치
JPH03179538A (ja) データ処理システム
JPH02216542A (ja) 診断実行制御方式
JP2790204B2 (ja) マルチプロセッサシステム
JPS6213700B2 (ja)
JPS62286131A (ja) 情報処理装置の自動自己診断方式
JPH05224964A (ja) バス異常通知方式
JPS60260286A (ja) プロセツサ状態読出し方式
JPH01216438A (ja) 障害通知方式
JPH01234966A (ja) 多重化コンピュータシステムにおける障害検出方式
JPH04243341A (ja) ループ状データ伝送システムにおけるデータ伝送装置の診断方式
JPH01169545A (ja) 多重化コンピュータシステムにおける障害検出方式
CN116483631A (zh) 一种基于冷热双备份机制的综合化电气系统及其运行方法
JPS61292457A (ja) 電子交換機の診断方法
JPH03156646A (ja) 障害情報の出力方式
JPS61146044A (ja) デ−タ通信制御装置の診断方式
JPH05233578A (ja) 障害装置の縮退方式
JPH0341863B2 (ja)
JPH0370418B2 (ja)
JPH10124338A (ja) 並列処理装置
JPH07325730A (ja) マルチプロセッサ装置