JP2790204B2 - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JP2790204B2
JP2790204B2 JP3140715A JP14071591A JP2790204B2 JP 2790204 B2 JP2790204 B2 JP 2790204B2 JP 3140715 A JP3140715 A JP 3140715A JP 14071591 A JP14071591 A JP 14071591A JP 2790204 B2 JP2790204 B2 JP 2790204B2
Authority
JP
Japan
Prior art keywords
processor
bus
system bus
failure
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3140715A
Other languages
English (en)
Other versions
JPH04340630A (ja
Inventor
康晴 福島
明男 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3140715A priority Critical patent/JP2790204B2/ja
Publication of JPH04340630A publication Critical patent/JPH04340630A/ja
Application granted granted Critical
Publication of JP2790204B2 publication Critical patent/JP2790204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数のプロセッサを
サービスプロセッサによって故障管理するマルチプロセ
ッサシステムに関するものである。
【0002】
【従来の技術】図3は例えば特開昭64−88677号
公報に示された従来のマルチプロセッサシステムを示す
ブロック図であり、図において、11はシステムバス、
12−1〜12−Nはシステムバス11に接続されたプ
ロセッサ、17はシステムの故障管理等を行うサービス
プロセッサ、15はハードディスク等で構成される外部
機器との入出力を行う入出力装置、23はシステムの故
障管理のために使用される診断バスで、上記プロセッサ
12−1〜12−Nの内部構成はそれぞれ同一のもので
ある。
【0003】また、その詳細を示したプロセッサ12−
1において、25はプロセッサ制御用演算処理装置、1
8はプロセッサ12−1の故障の検出とチェックを行う
自己診断制御部、20はプロセッサ12−1の診断バス
とのインターフェースを行う診断バスインターフェース
部、30は自己診断制御部18で生成された故障情報を
診断バス23に出力する診断バス送信部、29はサービ
スプロセッサ17からの指示を受ける診断バス受信部、
22は診断バス受信部29のシステムバス切り離し指示
情報をカード内に知らせるシステムバス切り離し部、3
4はシステムバス切り離し部22で生成されるシステム
バス切り離し信号、26はシステムバス11とプロセッ
サ12−1の接続および通信を制御するシステムバスイ
ンターフェース部である。
【0004】次に、上記マルチプロセッサシステムの故
障処理の動作を、図4のフローチャートを参照して説明
する。ここでは、プロセッサ12−1に故障が発生した
ものとして、この故障処理を説明する。まず、マルチプ
ロセッサ構成のプロセッサ12−1〜12−Nにおい
て、プロセッサ12−1上のプログラム実行中に、例え
ばメモリパリティエラー等の故障が発生した場合、自己
診断制御部18は割り込み等により故障の発生を認識す
る(ステップST1)。この割り込みの要因から、自己
診断制御部18はプロセッサ12−1を故障と判断し、
診断バスインターフェース部20の診断バス送信部30
に故障要因をメッセージ等で通知する。この通知によ
り、診断バス送信部30は故障情報をサービスプロセッ
サ17へ、診断バス23を経由して知らせる(ステップ
ST2)。
【0005】次に、サービスプロセッサ17はプロセッ
サ12−1からの故障発生の通知を受け取ると、プロセ
ッサ12−1が他の正常なプロセッサ12−2〜12−
Nの実行に影響を与えないよう、診断バス23を介して
診断バスインターフェース部20の診断バス受信部29
にシステムバス切り離しを指示する(ステップST
3)。この指示を受けた診断バス受信部29は、システ
ムバス切り離し部22にシステムバス切り離し信号34
をシステムバスインターフェース部26に対して出力す
る(ステップST4)。これによりシステムバスインタ
ーフェース26はプロセッサ12−1のシステムバス1
1からの切り離しを行う(ステップST5)。この切り
離しとともに、サービスプロセッサ17は他の正常なプ
ロセッサ12−Nにプロセッサ12−1の切り離しを通
知する等の処理を行う(ステップST6)。
【0006】
【発明が解決しようとする課題】従来のマルチプロセッ
サシステムは以上のように構成されているので、一旦故
障となったプロセッサ12−1がシステムバスから切り
離されてしまうと、該当プロセッサ12−1にシステム
バス11よりアクセスできないため、他のプロセッサ1
2−2〜12−Nの実行を継続したままで、プロセッサ
12−1の故障原因の解析を目的として、サービスプロ
セッサ17等からの指示により、プロセッサ12−1を
システムに再び参入させようとしても、再び立ち上げる
ことができないなどの課題があった。
【0007】この発明は上記のような課題を解消するた
めになされたもので、システム稼動中に、故障が発生し
たプロセッサが、システムバスから切り離された後で
も、サービスプロセッサ等からの指示により、システム
バスからの切り離しを解除するとともに、その故障が発
生したプロセッサのみをリセットすることで、このプロ
セッサのシステムへの復帰を可能とし、このプロセッサ
に対して他のプロセッサを稼動させたまま、故障原因の
解析を実現できるマルチプロセッサシステムを得ること
を目的とする。
【0008】
【課題を解決するための手段】この発明に係るマルチプ
ロセッサシステムは、故障したプロセッサに対してシス
テムバスからの切り離しを指示し、その後、故障を回復
したそのプロセッサをシステムへ再参入させるシステム
バス切り離し解除の指示をする故障管理用のサービスプ
ロセッサと、上記プロセッサを制御するプロセッサ制御
用演算処理装置の故障を検出する故障検出部と、該故障
検出部からの故障情報を上記診断バスを介して上記サー
ビスプロセッサに送信する診断バス送信部と、上記サー
ビスプロセッサへの故障情報の伝送に応じてそのサービ
スプロセッサの指示によって故障した上記プロセッサが
上記システムバスから切り離された場合に、故障を回復
したそのプロセッサをシステムへ再参入させるシステム
バス切り離し解除の指示をそのサービスプロセッサから
上記診断バスを介して受信する診断バス受信部と、該シ
ステムバス切り離し解除の指示に応じてシステムバス切
り離し解除信号を生成するシステムバス接続制御部と、
該システムバス切り離し解除信号の出力の後あるいは前
に、故障した上記プロセッサ上の上記プロセッサ制御用
演算処理装置を初期化するリセット信号を生成するリセ
ット信号生成部とを備えたものである。
【0009】
【作用】この発明におけるサービスプロセッサは、プロ
セッサ制御用演算処理装置に故障が発生したプロセッサ
を、システムバスから切り離した後でも、この切り離し
たプロセッサのみのリセット信号生成部によるリセット
およびシステムバス接続制御部によるシステムバスから
の切り離し解除を可能にし、これによりシステムバスへ
の再接続を行い、故障のあった上記プロセッサを、シス
テム全体を再度立ち上げすることなしに、再び使用でき
るようにする。
【0010】
【実施例】以下、この発明の一実施例を図について説明
する。図1において、11はシステムバス、12−1〜
12−Nはこのシステムバスに接続されるプロセッサ、
17はシステムの故障管理等を行うサービスプロセッ
サ、15はハードディスク等で構成される外部機器との
入出力を行う入出力装置、23はシステムの故障管理の
ために使用される診断バスであり、プロセッサ12−1
〜12−Nの内部構成はそれぞれ同一のものである。
【0011】また、プロセッサ12−1において、25
はプロセッサ制御用演算処理装置(プロセッサ制御用C
PU)、24はプロセッサ12−1の故障を検出する故
障検出部、36は故障検出部24が出力する故障通知信
号、20はプロセッサ12−1の診断バスインターフェ
ース部、27は診断バスインターフェース部20を診断
するための診断用演算処理装置、28は診断バスインタ
ーフェース部20においてサービスプロセッサ17へ送
信するための故障情報を生成する故障通知部、30は故
障通知部28で生成された故障情報を診断バス23へ出
力する診断バス送信部、29はサービスプロセッサ17
からの指示を受ける診断バス受信部、32は診断バス受
信部29のリセット指示情報をカード内に知らせるリセ
ット信号生成部である。
【0012】また、33はリセット信号生成部32で作
られるリセット信号、31は診断バス受信部29のシス
テムバス切り離し解除指示情報をカード内に知らせるシ
ステムバス接続制御部、34はシステムバス接続制御部
31で生成されるシステムバス切り離し信号、35はシ
ステムバス接続部31で生成されるシステムバス切り離
し解除信号、26はシステムバス11とプロセッサ12
の接続および通信を制御するシステムバスインターフェ
ース部である。
【0013】次に、このマルチプロセッサシステムの故
障処理の動作を、図2のフローチャートを参照して説明
する。プロセッサはN個の接続が可能であるが、ここで
はプロセッサ12−1に故障が発生したものとして、こ
の故障処理の説明をする。いま、プロセッサ12−1に
メモリパリティエラー等の故障が発生すると、プロセッ
サ制御用演算処理装置25はこの故障をプロセッサ12
−1内の故障検出部24におけるメモリパリティエラー
検出回路等により検出し、故障通知信号36に故障要因
や故障情報等を付随して、メッセージとして故障通知部
28へ送信する(ステップST7)。
【0014】一方、この故障通知部28は故障通知信号
36を受け取ると、その故障発生を診断バス送信部30
に知らせ、診断バス送信部30は診断バス23を介して
サービスプロセッサ17に、例えばメッセージ等により
通知する(ステップST8)。このサービスプロセッサ
17は上記故障通知を受けると、故障が発生したプロセ
ッサ12−1が正常なプロセッサ12−2〜12−Nの
実行に影響を及ぼさないように、システムバス11から
切り離すため、診断バス23を介してシステムバス11
からの切り離しを指示する(ステップST9)。
【0015】ここで、診断バス受信部29は切り離し指
示を受け取ると、診断用演算処理装置27はシステムバ
ス接続制御部31から、システムバス切り離し信号34
をシステムバスインターフェース部26に対し出力させ
る(ステップST10)。このため、システムバスイン
ターフェース部26はシステムバス切り離し信号34を
受けてプロセッサ12−1をシステムバス11から切り
離す(ステップST11)。プロセッサ12−1がシス
テムバス11から切り離された後、故障の発生したプロ
セッサ12−1を再度システムに参入させるために、サ
ービスプロセッサ17プロセッサ12−1を初期化す
るためのリセットの指示を行なうか否かを調べる(ステ
ップST12)。
【0016】ここで、リセットの指示を行った場合に
は、サービスプロセッサ17はシステム稼動中に故障の
あったプロセッサ12−1のみを初期状態に戻すため、
診断バス23を介してプロセッサ12−1の診断バスイ
ンターフェース部20にリセットを指示する(ステップ
ST13)。診断バスインターフェース部20の診断バ
ス受信部29が、このリセットの指示を受けると、診断
バスインターフェース部20の診断用演算処理装置27
は、診断バス受信部29からリセット信号生成部32に
リセット信号33を生成することを要求する(ステップ
ST14)。リセット信号生成部32はリセット信号3
3をプロセッサ12に対して出力し、プロセッサ12−
1をリセットする(ステップST15)。
【0017】次に、サービスプロセッサ17は、診断用
CPU27より診断バス23を経由してプロセッサ12
−1の故障状態が解除されたという通知を得て、プロセ
ッサ12−1のリセット完了を認識すると、サービスプ
ロセッサ17は初期化の完了したプロセッサ12−1を
システムに復帰させるため、診断バスインターフェース
部20にプロセッサ12−1のシステムバス11からの
切り離し解除を指示する(ステップST16)。この指
示により、プロセッサ12−1の診断用演算処理装置2
7は、システムバス接続制御部31からシステムバス切
り離し解除信号35をシステムバスインターフェース部
26に指示する(ステップST17)。システムバスイ
ンターフェース部26は、システムバス切り離し解除信
号35を受けると、プロセッサ12−1とシステムバス
11との接続を行う(ステップST18)。これによ
り、プロセッサ12−1は、システムバス11と接続さ
れ、再び他のプロセッサ12−2〜12−Nやサービス
プロセッサ17とのシステムバス11を経由した通信が
可能となり、プログラムが実行できるようになる。
【0018】なお、上記実施例ではプロセッサ12−1
〜12−Nにはプロセッサ制御用演算処理装置25と診
断用演算処理装置27の2つをもたせたが、プロセッサ
制御用演算処理装置の軽故障でシステムから切り離すよ
うな故障処理を行うシステムでは、プロセッサ制御用演
算処理装置は継続実行可能であり、1つの演算処理装置
に、プロセッサ制御用演算処理装置と診断用演算処理装
置の両方の機能を持たせても、同様の効果を奏する。
【0019】また、上記実施例ではプロセッサ12−1
〜12−Nとサービスプロセッサ17との間の通信を診
断バス23を介して行ったものを示したが、システムバ
ス11上に診断用の故障通知信号等の信号線を設けて通
信するようにしてもよい。
【0020】さらに、上記実施例ではサービスプロセッ
サ17から故障を発生したプロセッサ12−1〜12−
Nへのリセット指示とシステムバス11への接続指示を
別々に行ったものを示したが、サービスプロセッサ17
からの1回の要求で、診断バスインターフェース部20
が上記リセットとシステムバス11への接続を連続して
行ってもよい。
【0021】またさらに、上記実施例ではサービスプロ
セッサ17からの要求で故障したプロセッサ12−1〜
12−Nのリセットとシステムバス11への接続を行う
ものを示したが、いずれかのプロセッサ12−1〜12
−Nに接続されているコンソールから、オペレータの指
示によりリセットやシステムバスへの接続を行ってもよ
い。また、上記実施例ではプロセッサとサービスプロセ
ッサを別個のものとして記述したが、プロセッサのいず
れかにサービスプロセッサの機能を持たせてもよい。
らに、上記実施例では、プロセッサ制御用演算処理装置
のリセット指示を、故障したプロセッサのシステムへの
再参入の前に行ったが、故障したプロセッサのシステム
への再参入の後でもよい。
【0022】
【発明の効果】以上のように、この発明によればマルチ
プロセッサシステムにおいて、いずれかのプロセッサが
故障して、このプロセッサを制御するプロセッサ制御用
演算処理装置が動作不良となったことを検出し、かつ故
障要因を収集する故障検出部と、該故障検出部からの情
報を故障通知部および診断バス送信部30を介して上記
サービスプロセッサ17に伝える診断バス23と、上記
サービスプロセッサ17の故障処理によって切り離され
たプロセッサをシステムへ再参入させる指示を上記サー
ビスプロセッサ17から受け取る診断バス受信部29と
を設けて、システムバス接続部に、システムバス切り離
し解除信号を生成させ、リセット信号生成部に、上記プ
ロセッサ上のプロセッサ制御用演算処理装置を初期化す
るためのリセット信号を生成させるように構成したの
で、システム全体を再立ち上げすることなしに、故障が
発生したプロセッサのみをリセットし、システムバスに
接続して再立ち上げをすることで、上記プロセッサがシ
ステムバスから切り離されてしまった後でも、システム
に再参入できるとともに、プロセッサに発生した故障に
対するデバッグ(保守作業)が可能となり、他のプロセ
ッサの実行中にも、一旦故障が発生し、かつシステムバ
スから切り離されたプロセッサの故障原因を解析できる
ものが得られる効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例によるマルチプロセッサシ
ステムを示すブロック接続図である。
【図2】この発明のマルチプロセッサシステムにおける
故障処理の手順を示すフローチャート図である。
【図3】従来のマルチプロセッサシステムを示すブロッ
ク接続図である。
【図4】従来のマルチプロセッサシステムにおける故障
処理の手順を示すフローチャート図である。
【符号の説明】
11 システムバス 12−1 プロセッサ 12−N プロセッサ 17 サービスプロセッサ 23 診断バス 24 故障検出部 25 プロセッサ制御用演算処理装置(プロセッサ制御
用CPU) 28 故障通知部 30 診断バス送信部 31 システムバス接続制御部 32 リセット信号生成部 33 リセット信号 35 システムバス切り離し解除信号
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 11/16 - 11/20 G06F 15/16

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサに対してシステムバス
    および診断バスを介して接続され、故障したプロセッサ
    に対してそのシステムバスからの切り離しを指示し、そ
    の後、故障を回復したそのプロセッサをシステムへ再参
    入させるシステムバス切り離し解除の指示をする故障管
    理用のサービスプロセッサと、上記プロセッサを制御す
    るプロセッサ制御用演算処理装置の故障を検出する故障
    検出部と、該故障検出部からの故障情報を上記診断バス
    を介して上記サービスプロセッサに送信する診断バス送
    信部と、上記サービスプロセッサへの故障情報の伝送に
    応じてそのサービスプロセッサの指示によって故障した
    上記プロセッサが上記システムバスから切り離された場
    合に、故障を回復したそのプロセッサをシステムへ再参
    入させるシステムバス切り離し解除の指示をそのサービ
    スプロセッサから上記診断バスを介して受信する診断バ
    ス受信部と、該システムバス切り離し解除の指示に応じ
    てシステムバス切り離し解除信号を生成するシステムバ
    ス接続制御部と、該システムバス切り離し解除信号の出
    力の後あるいは前に、故障した上記プロセッサ上の上記
    プロセッサ制御用演算処理装置を初期化するリセット信
    号を生成するリセット信号生成部とを備えたマルチプロ
    セッサシステム。
JP3140715A 1991-05-17 1991-05-17 マルチプロセッサシステム Expired - Fee Related JP2790204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3140715A JP2790204B2 (ja) 1991-05-17 1991-05-17 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3140715A JP2790204B2 (ja) 1991-05-17 1991-05-17 マルチプロセッサシステム

Publications (2)

Publication Number Publication Date
JPH04340630A JPH04340630A (ja) 1992-11-27
JP2790204B2 true JP2790204B2 (ja) 1998-08-27

Family

ID=15275030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3140715A Expired - Fee Related JP2790204B2 (ja) 1991-05-17 1991-05-17 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JP2790204B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298989B2 (ja) * 1993-06-11 2002-07-08 日本電気株式会社 障害検出・自動組込み装置
JP5745996B2 (ja) * 2011-10-28 2015-07-08 京セラドキュメントソリューションズ株式会社 情報処理装置および画像形成装置
JP6962243B2 (ja) * 2018-03-08 2021-11-05 日本電気株式会社 コンピュータシステム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506335B2 (ja) * 1986-05-20 1996-06-12 富士通株式会社 共通バス構造を持つデ−タ処理装置

Also Published As

Publication number Publication date
JPH04340630A (ja) 1992-11-27

Similar Documents

Publication Publication Date Title
US20050010696A1 (en) System and method for controlling remote console functionality assist logic
JP3595033B2 (ja) 高信頼化コンピュータシステム
KR20040047209A (ko) 네트워크 상의 컴퓨터 시스템의 자동 복구 방법 및 이를구현하기 위한 컴퓨터 시스템의 자동 복구 시스템
JP2790204B2 (ja) マルチプロセッサシステム
JP3806600B2 (ja) 多重系システムの系切り替え方法
JPH07306794A (ja) 分散システム及び分散システムの高信頼化方法
JP2956849B2 (ja) データ処理システム
JP7435035B2 (ja) PCIeデバイス、障害復旧方法、プログラム
JP3022768B2 (ja) 仮想計算機システム
JPH06250886A (ja) 計算機システムの遠隔監視方法及び遠隔計算機管理システム
JP2827713B2 (ja) 二重化装置
JPH05265596A (ja) 装置初期化方式
JP2998804B2 (ja) マルチマイクロプロセッサシステム
JPH08287030A (ja) 多重系計算機システムの自動再起動装置および方法
EP3594780B1 (en) Intelligent load shedding for multi-channel processing systems
JP3062098B2 (ja) 同期運転プロセッサの障害切離し制御システムおよび障害切離し制御方法
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JP2908135B2 (ja) マイクロプロセッサの故障検出装置
JPS6113627B2 (ja)
JPS60247750A (ja) システム初期構成制御方式
JPS6123246A (ja) マルチプロセツサシステムの監視方式
CN116820837A (zh) 一种关于系统组件的异常处理方法及装置
JPS58225738A (ja) 分散形伝送システム
JP3019409B2 (ja) マルチプロセッサシステムのマシンチェックテスト方法
KR100257162B1 (ko) 이중화 시스템에서 상대 시스템의 감시방법 및 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees