JPS6351295B2 - - Google Patents
Info
- Publication number
- JPS6351295B2 JPS6351295B2 JP58115219A JP11521983A JPS6351295B2 JP S6351295 B2 JPS6351295 B2 JP S6351295B2 JP 58115219 A JP58115219 A JP 58115219A JP 11521983 A JP11521983 A JP 11521983A JP S6351295 B2 JPS6351295 B2 JP S6351295B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- output
- circuit
- microcomputer system
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピユータシステムの二
重化方式に関する。
重化方式に関する。
〔従来の技術〕
従来のマイクロコンピユータシステムは、上位
コンピユータと異なり、一般に二重化されていな
い。従つて、ハードウエアが故障した場合にはシ
ステム断となるため、高信頼度を要求されるシス
テムにはマイクロコンピユータを使用することが
できない欠点があつた。
コンピユータと異なり、一般に二重化されていな
い。従つて、ハードウエアが故障した場合にはシ
ステム断となるため、高信頼度を要求されるシス
テムにはマイクロコンピユータを使用することが
できない欠点があつた。
もちろん、上位のコンピユータシステムや通信
制御装置等では信頼性を高めるため二重化するシ
ステムがとられており、そのような二重化システ
ムにおいて、故障した系と運用系とを切り替える
手段として、それぞれの系からの故障検出信号や
運転可能信号をフリツプフロツプを構成する回路
に入力し、そのフリツプフロツプ回路の出力によ
り現用系と予備系とを切り替える技術は例えば特
開昭57−20848号公報等に提案されている。
制御装置等では信頼性を高めるため二重化するシ
ステムがとられており、そのような二重化システ
ムにおいて、故障した系と運用系とを切り替える
手段として、それぞれの系からの故障検出信号や
運転可能信号をフリツプフロツプを構成する回路
に入力し、そのフリツプフロツプ回路の出力によ
り現用系と予備系とを切り替える技術は例えば特
開昭57−20848号公報等に提案されている。
しかしながら、前述のように、マイクロコンピ
ユータシステムについては二重化方式はとられて
おらず、上述の現用系と予備系との切替方式は、
上位装置等で適用されるものであり、一般のマイ
クロコンピユータシステムに適用できるものでは
なく、特に、マイクロコンピユータシステムを使
用する場合、外部からの入出力系の切替が複雑と
なり、複数の入出力装置として扱わなければなら
ない問題がある。
ユータシステムについては二重化方式はとられて
おらず、上述の現用系と予備系との切替方式は、
上位装置等で適用されるものであり、一般のマイ
クロコンピユータシステムに適用できるものでは
なく、特に、マイクロコンピユータシステムを使
用する場合、外部からの入出力系の切替が複雑と
なり、複数の入出力装置として扱わなければなら
ない問題がある。
本発明の目的は、上述の欠点を解決し、高信頼
度を得るとともに外部からみた入出力系が一つに
見えるマイクロコンピユータシステム二重化方式
を提供することにある。
度を得るとともに外部からみた入出力系が一つに
見えるマイクロコンピユータシステム二重化方式
を提供することにある。
本発明の二重化方式は、２つのマイクロコンピ
ユータシステムは、それぞれハードウエア故障回
路と、電源リセツト回路と、これらの出力を入力
するNAND回路とを備え、該NAND回路の出力
を相互に他方のマイクロコンピユータシステムの
前記NAND回路の１つの入力に接続してこの二
つのNAND回路がフリツプフロツプ回路を構成
し、このフリツプフロツプ回路の出力をマイクロ
コンピユータシステムの選択信号としたマイクロ
コンピユータシステム二重化方式において、 各マイクロコンピユータシステムのそれぞれの
入力ポートおよび出力ポートは共通の外部バスに
並列に接続され、上記マイクロコンピユータシス
テムの各選択信号は各マイクロコンピユータシス
テムの出力ポートと外部バスとの間に設けられ上
記マイクロコンピユータシステムの予備側の装置
の出力ポートの出力を停止させる各出力信号制御
回路に導かれたことを特徴とする。
ユータシステムは、それぞれハードウエア故障回
路と、電源リセツト回路と、これらの出力を入力
するNAND回路とを備え、該NAND回路の出力
を相互に他方のマイクロコンピユータシステムの
前記NAND回路の１つの入力に接続してこの二
つのNAND回路がフリツプフロツプ回路を構成
し、このフリツプフロツプ回路の出力をマイクロ
コンピユータシステムの選択信号としたマイクロ
コンピユータシステム二重化方式において、 各マイクロコンピユータシステムのそれぞれの
入力ポートおよび出力ポートは共通の外部バスに
並列に接続され、上記マイクロコンピユータシス
テムの各選択信号は各マイクロコンピユータシス
テムの出力ポートと外部バスとの間に設けられ上
記マイクロコンピユータシステムの予備側の装置
の出力ポートの出力を停止させる各出力信号制御
回路に導かれたことを特徴とする。
本発明のマイクロコンピユータシステムの二重
化方式では、２つのマイクロコンピユータシステ
ムの入出力装置は、共通の外部バスに並列に接続
されており、出力ポートについては、外部バスと
の間に出力信号制御回路を設け、この出力信号制
御回路により出力ポートの出力信号を予備システ
ムについてはシステム選択信号で送出させない。
化方式では、２つのマイクロコンピユータシステ
ムの入出力装置は、共通の外部バスに並列に接続
されており、出力ポートについては、外部バスと
の間に出力信号制御回路を設け、この出力信号制
御回路により出力ポートの出力信号を予備システ
ムについてはシステム選択信号で送出させない。
この２つのマイクロコンピユータシステムはそ
れぞれがハードウエア故障検出回路、電源リセツ
ト回路、他方のマイクロコンピユータシステムか
ら入力の３入力NAND回路で構成されるフリツ
プフロツプ回路のマイクロコンピユータシステム
選択信号により、そのシステムは現用と予備とに
選択される。
れぞれがハードウエア故障検出回路、電源リセツ
ト回路、他方のマイクロコンピユータシステムか
ら入力の３入力NAND回路で構成されるフリツ
プフロツプ回路のマイクロコンピユータシステム
選択信号により、そのシステムは現用と予備とに
選択される。
この二重化されたマイクロコンピユータシステ
ムは外部からみた場合、現用の予備の入出力装置
は一つのものとして扱うことができるため、入出
力の切替を考慮することなくシステム運行を続行
できる。
ムは外部からみた場合、現用の予備の入出力装置
は一つのものとして扱うことができるため、入出
力の切替を考慮することなくシステム運行を続行
できる。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
図は、本発明の一実施例を示すブロツク図であ
る。すなわち、２つのマイクロコンピユータシス
テム１，１′は、それぞれ、処理装置（CPU）
２，２′、ランダムアクセスメモリ（RAM）３，
３′、読出し専用メモリ（ROM）４，４′、入力
ポート５，５′、出力ポート６，６′、出力信号制
御回路７，７′、ハードウエア故障検出回路８，
８′、電源リセツト回路９，９′、発光ダイオード
１０，１０′、３入力NAND回路１１，１１′、
バス１２，１２′等から構成されている。
る。すなわち、２つのマイクロコンピユータシス
テム１，１′は、それぞれ、処理装置（CPU）
２，２′、ランダムアクセスメモリ（RAM）３，
３′、読出し専用メモリ（ROM）４，４′、入力
ポート５，５′、出力ポート６，６′、出力信号制
御回路７，７′、ハードウエア故障検出回路８，
８′、電源リセツト回路９，９′、発光ダイオード
１０，１０′、３入力NAND回路１１，１１′、
バス１２，１２′等から構成されている。
２つのマイクロコンピユータシステム１，１′
の３入力NAND回路１１，１１′の出力は、相互
に他方のマイクロコンピユータシステムの３入力
NAND回路１１′，１１の入力に接続されてい
て、フリツプフロツプ回路を構成する。このフリ
ツプフロツプ回路の出力すなわち３入力NAND
回路１１，１１′の出力は、マイクロコンピユー
タシステム選択信号１３，１３′とされて、出力
信号制御回路７，７′、処理装置２，２′、発光ダ
イオード１０，１０′に供給される。
の３入力NAND回路１１，１１′の出力は、相互
に他方のマイクロコンピユータシステムの３入力
NAND回路１１′，１１の入力に接続されてい
て、フリツプフロツプ回路を構成する。このフリ
ツプフロツプ回路の出力すなわち３入力NAND
回路１１，１１′の出力は、マイクロコンピユー
タシステム選択信号１３，１３′とされて、出力
信号制御回路７，７′、処理装置２，２′、発光ダ
イオード１０，１０′に供給される。
今、一方のマイクロコンピユータシステム、例
えばマイクロコンピユータシステム１のマイクロ
コンピユータシステム選択信号１３がハイレベル
“１”であるときには、他方のマイクロコンピユ
ータシステム１′の３入力NAND回路１１′はロ
ーレベル“０”を出力している。出力信号制御回
路７，７′は、マイクロコンピユータシステム選
択信号１３，１３′が“１”の場合は、出力ポー
ト６，６′の出力信号を外部バス１４に送出し、
マイクロコンピユータシステム選択信号１３が
“０”の場合は、ハイインピーダンスで外部バス
１４に接続される。すわなち、マイクロコンピユ
ータシステム選択信号１３が“１”であるマイク
ロコンピユータシステム１は現用とされ、他方の
マイクロコンピユータシステム１′は予備とされ
る。３入力NAND回路１１，１１′の他の２つの
入力には、各マイクロコンピユータシステムの電
源リセツト回路９，９′の出力およびハードウエ
ア故障検出回路８，８′の出力が入力されている。
えばマイクロコンピユータシステム１のマイクロ
コンピユータシステム選択信号１３がハイレベル
“１”であるときには、他方のマイクロコンピユ
ータシステム１′の３入力NAND回路１１′はロ
ーレベル“０”を出力している。出力信号制御回
路７，７′は、マイクロコンピユータシステム選
択信号１３，１３′が“１”の場合は、出力ポー
ト６，６′の出力信号を外部バス１４に送出し、
マイクロコンピユータシステム選択信号１３が
“０”の場合は、ハイインピーダンスで外部バス
１４に接続される。すわなち、マイクロコンピユ
ータシステム選択信号１３が“１”であるマイク
ロコンピユータシステム１は現用とされ、他方の
マイクロコンピユータシステム１′は予備とされ
る。３入力NAND回路１１，１１′の他の２つの
入力には、各マイクロコンピユータシステムの電
源リセツト回路９，９′の出力およびハードウエ
ア故障検出回路８，８′の出力が入力されている。
次に本実施例の動作を説明する。
電源投入時、２つのマイクロコンピユータシス
テム１，１′の電源リセツト回路９，９′が作動し
て、それぞれの３入力NAND回路１１，１１′に
電源リセツト信号を送り、３入力NAND回路１
１，１１′の出力をローレベル“０”にリセツト
する。そして、電源リセツト信号が先にオフした
３入力NAND回路の出力、例えばマイクロコン
ピユータシステム１の３入力NAND回路１１の
出力、すなわち、マイクロコンピユータシステム
選択信号１３が“１”となり、発光ダイオード１
０が点灯し、マイクロコンピユータシステム１が
現用として動作する。他方のマイクロコンピユー
タシステム１′は、マイクロコンピユータシステ
ム選択信号１３′が“０”となり、発光ダイオー
ド１０′は点灯しない。現用および予備マイクロ
コンピユータシステム１，１′は、それぞれの入
力ポート５，５′で外部バス１５からの入力信号
を受信し、同じ動作を行うが、予備として動作し
ているマイクロコンピユータシステム１′からは、
出力信号制御回路７′により出力信号は送出され
ない。
テム１，１′の電源リセツト回路９，９′が作動し
て、それぞれの３入力NAND回路１１，１１′に
電源リセツト信号を送り、３入力NAND回路１
１，１１′の出力をローレベル“０”にリセツト
する。そして、電源リセツト信号が先にオフした
３入力NAND回路の出力、例えばマイクロコン
ピユータシステム１の３入力NAND回路１１の
出力、すなわち、マイクロコンピユータシステム
選択信号１３が“１”となり、発光ダイオード１
０が点灯し、マイクロコンピユータシステム１が
現用として動作する。他方のマイクロコンピユー
タシステム１′は、マイクロコンピユータシステ
ム選択信号１３′が“０”となり、発光ダイオー
ド１０′は点灯しない。現用および予備マイクロ
コンピユータシステム１，１′は、それぞれの入
力ポート５，５′で外部バス１５からの入力信号
を受信し、同じ動作を行うが、予備として動作し
ているマイクロコンピユータシステム１′からは、
出力信号制御回路７′により出力信号は送出され
ない。
次にシステム運用中に、現用のマイクロコンピ
ユータシステム１に故障が生じ、ハードウエア故
障検出回路８によつて検出されると、その出力信
号により、３入力NAND回路１１の出力が“０”
となり、フリツプフロツプ回路が反転する。その
結果マイクロコンピユータシステム１の発光ダイ
オード１０は消灯し、発光ダイオード１６が点灯
して故障を表示する。また出力信号制御回路７に
より出力信号が送出されなくなる。一方、マイク
ロコンピユータシステム１′はマイクロコンピユ
ータシステム選択信号１３′が“１”となつたこ
とにより、現用状態に移行し発光ダイオード１
０′が点灯し、出力信号制御回路７′から出力信号
が送出される。従つて、システム断が発生しない
という効果がある。
ユータシステム１に故障が生じ、ハードウエア故
障検出回路８によつて検出されると、その出力信
号により、３入力NAND回路１１の出力が“０”
となり、フリツプフロツプ回路が反転する。その
結果マイクロコンピユータシステム１の発光ダイ
オード１０は消灯し、発光ダイオード１６が点灯
して故障を表示する。また出力信号制御回路７に
より出力信号が送出されなくなる。一方、マイク
ロコンピユータシステム１′はマイクロコンピユ
ータシステム選択信号１３′が“１”となつたこ
とにより、現用状態に移行し発光ダイオード１
０′が点灯し、出力信号制御回路７′から出力信号
が送出される。従つて、システム断が発生しない
という効果がある。
なお、故障したほうのマイクロコンピユータシ
ステム１を修理のために取り外しても他方のマイ
クロコンピユータシステム１′の３入力NAND回
路１１′の出力は“１”のままであり、フリツプ
フロツプ回路は反転しない。すなわち、システム
運用には何ら影響を与えない。
ステム１を修理のために取り外しても他方のマイ
クロコンピユータシステム１′の３入力NAND回
路１１′の出力は“１”のままであり、フリツプ
フロツプ回路は反転しない。すなわち、システム
運用には何ら影響を与えない。
以上のように、本発明においては、２つのマイ
クロコンピユータシステムのそれぞれの入力と出
力とを並列に外部バスに接続し、一方のマイクロ
コンピユータシステムが故障の場合には、その出
力ポートの出力を停止させて、他方のマイクロコ
ンピユータシステムを運用状態として処理を実行
させるので、外部からみて、入出力状態が同一で
ありながら現用と予備との切替がなされるため、
入出力の切替を考慮することなく信頼度の高いマ
イクロコンピユータシステムを実現することがで
きる。
クロコンピユータシステムのそれぞれの入力と出
力とを並列に外部バスに接続し、一方のマイクロ
コンピユータシステムが故障の場合には、その出
力ポートの出力を停止させて、他方のマイクロコ
ンピユータシステムを運用状態として処理を実行
させるので、外部からみて、入出力状態が同一で
ありながら現用と予備との切替がなされるため、
入出力の切替を考慮することなく信頼度の高いマ
イクロコンピユータシステムを実現することがで
きる。
図は本発明の一実施例を示すブロツク図。
１，１′……マイクロコンピユータシステム、
２，２′……処理装置、３，３′……ランダムアク
セスメモリ、４，４′……読出し専用メモリ、５，
５′……入力ポート、６，６′……出力ポート、
７，７′……出力信号制御回路、８，８′……ハー
ドウエア故障検出回路、９，９′……電源リセツ
ト回路、１０，１０′……発光ダイオード、１１，
１１′……３入力NAND回路、１２，１２′……
バス、１３，１３′……マイクロコンピユータシ
ステム選択信号、１４，１５……外部バス、１
６，１６′……発光ダイオード。
２，２′……処理装置、３，３′……ランダムアク
セスメモリ、４，４′……読出し専用メモリ、５，
５′……入力ポート、６，６′……出力ポート、
７，７′……出力信号制御回路、８，８′……ハー
ドウエア故障検出回路、９，９′……電源リセツ
ト回路、１０，１０′……発光ダイオード、１１，
１１′……３入力NAND回路、１２，１２′……
バス、１３，１３′……マイクロコンピユータシ
ステム選択信号、１４，１５……外部バス、１
６，１６′……発光ダイオード。
Claims (1)
- 【特許請求の範囲】 １ ２つのマイクロコンピユータシステムは、そ
れぞれハードウエア故障回路と、電源リセツト回
路と、これらの出力を入力するNAND回路とを
備え、該NAND回路の出力を相互に他方のマイ
クロコンピユータシステムの前記NAND回路の
１つの入力に接続してこの二つのNAND回路が
フリツプフロツプ回路を構成し、このフリツプフ
ロツプ回路の出力をマイクロコンピユータシステ
ムの選択信号としたマイクロコンピユータシステ
ム二重化方式において、 各マイクロコンピユータシステムのそれぞれの
入力ポートおよび出力ポートは共通の外部バスに
並列に接続され、 上記マイクロコンピユータシステムの各選択信
号は各マイクロコンピユータシステムの出力ポー
トと外部バスとの間に設けられ上記マイクロコン
ピユータシステムの予備側の装置の出力ポートの
出力を停止させる各出力信号制御回路７，７′に
導かれた ことを特徴とするマイクロコンピユータシステム
二重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115219A JPS607547A (ja) | 1983-06-28 | 1983-06-28 | マイクロコンピユ−タシステム二重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115219A JPS607547A (ja) | 1983-06-28 | 1983-06-28 | マイクロコンピユ−タシステム二重化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607547A JPS607547A (ja) | 1985-01-16 |
| JPS6351295B2 true JPS6351295B2 (ja) | 1988-10-13 |
Family
ID=14657308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115219A Granted JPS607547A (ja) | 1983-06-28 | 1983-06-28 | マイクロコンピユ−タシステム二重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0441687U (ja) * | 1990-08-03 | 1992-04-08 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0827736B2 (ja) * | 1988-07-26 | 1996-03-21 | 横河電機株式会社 | 二重化プロセッサシステム |
| JP4874873B2 (ja) * | 2007-06-06 | 2012-02-15 | 株式会社東芝 | ディジタル制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720848A (en) * | 1980-07-14 | 1982-02-03 | Nissin Electric Co Ltd | Automatic switching device for double system device |
| JPS57211650A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Act designation controlling system |
-
1983
- 1983-06-28 JP JP58115219A patent/JPS607547A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720848A (en) * | 1980-07-14 | 1982-02-03 | Nissin Electric Co Ltd | Automatic switching device for double system device |
| JPS57211650A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Act designation controlling system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0441687U (ja) * | 1990-08-03 | 1992-04-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS607547A (ja) | 1985-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3377623A (en) | Process backup system | |
| US4539487A (en) | Power supply system | |
| JPS6351295B2 (ja) | ||
| KR100333484B1 (ko) | 이중화된 데이터 채널을 갖는 동시 쓰기 방식을 적용한결함 허용 제어 시스템 | |
| JP2793115B2 (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| JPH05233579A (ja) | ホットスタンバイ式二重化システム | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS6227814A (ja) | 故障検出回路 | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| KR100295894B1 (ko) | 엘리베이터의 군관리 제어장치 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS5864553A (ja) | 二重化演算システム | |
| JPH0594381A (ja) | 冗長回路システム | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPH0695903A (ja) | 耐故障コンピュータシステム | |
| JPH0281203A (ja) | ロボット制御システム | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH04350730A (ja) | 二重化回路 | |
| JPS60246455A (ja) | インタフエ−スのバツクアツプシステム | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPS5947605A (ja) | バツク・アツプ制御装置 | |
| JPH06124213A (ja) | コンピュータのフォールト・トレラント方式 |