JPS5864553A - 二重化演算システム - Google Patents
二重化演算システムInfo
- Publication number
- JPS5864553A JPS5864553A JP56162819A JP16281981A JPS5864553A JP S5864553 A JPS5864553 A JP S5864553A JP 56162819 A JP56162819 A JP 56162819A JP 16281981 A JP16281981 A JP 16281981A JP S5864553 A JPS5864553 A JP S5864553A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- main
- arithmetic
- dual
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は二重の演算装置を二重化したいわゆるデユーブ
レックス方式の二重化演算システムに関する。
レックス方式の二重化演算システムに関する。
（ｂ） 従来技術の説明
第１図は従来の二重化演算システムの一例を示すブロッ
ク図である。すなわち主系の演算装置１と従系の演算装
置２とを二重化構成とし、同一の演算処理を行ガい、そ
の結果をバスＢ１およびバスＢ２を介して二重系監視装
置３で照合する。照合した結果、一致したときは主系の
演算装置１からの結果がパスラインＢを通じて被制御機
器に出力される。一方、不一致のときは、異常割込みラ
インＬ１に異常割込ステータスを各々の演算装置１，２
に出す。この異常割込みステータスがあると、主系の演
算装置１は、自己の異常かあるいは従系の演算装置２の
異常であるかを判定し、自己の異常であるときは自らを
解除し、従系の演算装置２が異常であるときはそれを切
離する。そして、その旨を状態表示部４に表示する。
ク図である。すなわち主系の演算装置１と従系の演算装
置２とを二重化構成とし、同一の演算処理を行ガい、そ
の結果をバスＢ１およびバスＢ２を介して二重系監視装
置３で照合する。照合した結果、一致したときは主系の
演算装置１からの結果がパスラインＢを通じて被制御機
器に出力される。一方、不一致のときは、異常割込みラ
インＬ１に異常割込ステータスを各々の演算装置１，２
に出す。この異常割込みステータスがあると、主系の演
算装置１は、自己の異常かあるいは従系の演算装置２の
異常であるかを判定し、自己の異常であるときは自らを
解除し、従系の演算装置２が異常であるときはそれを切
離する。そして、その旨を状態表示部４に表示する。
すなわち、主系演算装置１（以下、主系ＣＰＵ部という
。）は、演算結果（データー）を二重系監視装置３にバ
スＢｌ、Ｂ２を介し出力し、又二重系監視装置３よりの
異常割込みステータス入力により制御プログラムを実行
し、その判定結果により他系を分離して直接演算結果を
パスラインＢを通して出力しく正常）、及び自系を解除
する（異常）ものである。
。）は、演算結果（データー）を二重系監視装置３にバ
スＢｌ、Ｂ２を介し出力し、又二重系監視装置３よりの
異常割込みステータス入力により制御プログラムを実行
し、その判定結果により他系を分離して直接演算結果を
パスラインＢを通して出力しく正常）、及び自系を解除
する（異常）ものである。
従系演算装置２（以下従系ＣＰ ＴＪ部という。）は主
系演算装置１と同等機能を有するが、制御プログラムの
判定の際、状態表示部４の表示内容をロードし、主系演
算装置１が解除の時にのみ自系にて演算結果を主系演算
装置１に代って出力する（正常）、及び自系を解除する
（異常）ものである。
系演算装置１と同等機能を有するが、制御プログラムの
判定の際、状態表示部４の表示内容をロードし、主系演
算装置１が解除の時にのみ自系にて演算結果を主系演算
装置１に代って出力する（正常）、及び自系を解除する
（異常）ものである。
また二重系監視装置３は、主系、従系ＣＰＵ部１，２よ
りの演算結果の比較判定を行々い、演算結果を直接パス
ラインＢを通して出力する（判定一致）、及び割込みラ
インＬ１の異常割込みステータスを主系、従系Ｃｌ）
０部１，２へ出力する（判定一致）ものである。
りの演算結果の比較判定を行々い、演算結果を直接パス
ラインＢを通して出力する（判定一致）、及び割込みラ
インＬ１の異常割込みステータスを主系、従系Ｃｌ）
０部１，２へ出力する（判定一致）ものである。
そして、状態表示部４は主系ＣＰＵ部１が演算結果を直
接出力した事をＣＰＵに解読出来る形で表示するもので
あり、パスラインＢは主系従系ＣＰＵ部１，２そして二
重系監視部３を相互に接続するものである。
接出力した事をＣＰＵに解読出来る形で表示するもので
あり、パスラインＢは主系従系ＣＰＵ部１，２そして二
重系監視部３を相互に接続するものである。
ここで二重化監視部３が異常割込ステータスを主系、従
系ＣＰＵ部１，２へ出力１〜だとき、ＣＰＵ側でそれに
対して、制御プログラムを実行する。その際、正常異常
の判定の為の基準となる、照合データを記憶しているＲ
ＯＭ （リード・オンリー・メモリー）が、二重化監視
部３に格納されている。
系ＣＰＵ部１，２へ出力１〜だとき、ＣＰＵ側でそれに
対して、制御プログラムを実行する。その際、正常異常
の判定の為の基準となる、照合データを記憶しているＲ
ＯＭ （リード・オンリー・メモリー）が、二重化監視
部３に格納されている。
とのような従来の二重化演算システムにおいては、主系
ＣＰＵ部１、従系ＣＰＵ部２の制御が、常に外部装置で
ある二重系監視部３及び、状態表示部４の統制を介して
行なわれ、ＣＰＵがそれぞれ主系ＣＰＵ部１、従系ＣＰ
Ｕ部２の機能に常に固定化されており、主系ＣＰＵ部１
から従系ＣＰＵ部２へと又、従系ＣＰＵ部２から主系Ｃ
ＰＵ部１へとの様々自在性はなく、又ＣＰＵ部１．ＣＰ
Ｕ部２間での互換性が失なわれてしまっている。
ＣＰＵ部１、従系ＣＰＵ部２の制御が、常に外部装置で
ある二重系監視部３及び、状態表示部４の統制を介して
行なわれ、ＣＰＵがそれぞれ主系ＣＰＵ部１、従系ＣＰ
Ｕ部２の機能に常に固定化されており、主系ＣＰＵ部１
から従系ＣＰＵ部２へと又、従系ＣＰＵ部２から主系Ｃ
ＰＵ部１へとの様々自在性はなく、又ＣＰＵ部１．ＣＰ
Ｕ部２間での互換性が失なわれてしまっている。
そして、二重化演算システムの演算装置として、主系、
従系ＣＰＵ部１，２の２者を統制するのが、１つの二重
系監視部３．１つの状態表示部４であり、その為二重系
監視部３状態表示部４の故障で両系の制御に影響を与え
、しかも修理の為に一時、主系、従系ＣＰＵ部１，２を
停止しなくてはからない問題がある。
従系ＣＰＵ部１，２の２者を統制するのが、１つの二重
系監視部３．１つの状態表示部４であり、その為二重系
監視部３状態表示部４の故障で両系の制御に影響を与え
、しかも修理の為に一時、主系、従系ＣＰＵ部１，２を
停止しなくてはからない問題がある。
（Ｃ） 発明の目的
本発明の目的は、両系ＣＰＵを同一回路構成および同一
制御プログラムとし、又その中にそれぞれ従来の外部装
置である二重系監視部や状態表示部に相当する二重系監
視部を設け、主系（従系）ＣＰＵとして両系どちらでも
対応出来る自在性を持ち、主系（従系）ＣＰＵ内の二重
監視部の異常に対しても６系（主系、従系）別に対処し
、かつ連けいのとれた二重化演算システムとしての機能
を果すことができる二重化演算システムを得ることを目
的とする。
制御プログラムとし、又その中にそれぞれ従来の外部装
置である二重系監視部や状態表示部に相当する二重系監
視部を設け、主系（従系）ＣＰＵとして両系どちらでも
対応出来る自在性を持ち、主系（従系）ＣＰＵ内の二重
監視部の異常に対しても６系（主系、従系）別に対処し
、かつ連けいのとれた二重化演算システムとしての機能
を果すことができる二重化演算システムを得ることを目
的とする。
（ｄ） 発明の構成
以下本発明を第２図ないし第４図に示す一実施例に基づ
いて説明する。主（従）系演算装置１３はＣＰＵ部５、
二重系監視部６から成る。
いて説明する。主（従）系演算装置１３はＣＰＵ部５、
二重系監視部６から成る。
ＣＰＵ部５は、主（従）二重系監視部６よりのステータ
スにより主系、従系を判定し、その判定に基づき制御プ
ログラムを実行し、演算結果を照合出力する。
スにより主系、従系を判定し、その判定に基づき制御プ
ログラムを実行し、演算結果を照合出力する。
二重系監視部６は、その主（従）ＣＰＵ部５に主従切換
え入力ライン１２から供給される各種入力（各種エラー
人力、リセット入力、ソフトによる切換え入力）により
、主従判定ゲート８を通じて作成されるステータスを出
力する。
え入力ライン１２から供給される各種入力（各種エラー
人力、リセット入力、ソフトによる切換え入力）により
、主従判定ゲート８を通じて作成されるステータスを出
力する。
主（従）二重系監視部６内の主従判定ゲート８では、第
４図に示す様にナントゲート１０の相手系との「たすき
掛け」接続にてＦ−Ｆ（フリップ・フロップ）を形成し
、その主従切換え入力ライン１２の各種入力を以って主
従判定フラグを立てている。その判定フラグをステータ
スとしてＣＰＵ部５にロードさせる為に判定ステータス
ラインＬ２を通じてバッファー７へと接続が行ガわれて
いる。
４図に示す様にナントゲート１０の相手系との「たすき
掛け」接続にてＦ−Ｆ（フリップ・フロップ）を形成し
、その主従切換え入力ライン１２の各種入力を以って主
従判定フラグを立てている。その判定フラグをステータ
スとしてＣＰＵ部５にロードさせる為に判定ステータス
ラインＬ２を通じてバッファー７へと接続が行ガわれて
いる。
そして、上記、主（従）系演算装置１３．２組をパスラ
インＢで接続する事により二重化演算システムを構成す
る。
インＢで接続する事により二重化演算システムを構成す
る。
（ｅ） 発明の作用
本発明の詳細な説明を第３図のフローチャートに従って
行なう。第１ステツプでは電源投入時、第４図の構成の
様にナントゲート１０の入力、出力を演算装置間で互い
に［たすき掛け一１接続を行う事によってＦ ｅ Ｆが
形成される主従判定ゲート８では必ずどちらかの系（Ｆ
、Ｆ’）がセットされ、そのセットステータスにより相
手系がリセットされ主従判定フラグが立つ。
行なう。第１ステツプでは電源投入時、第４図の構成の
様にナントゲート１０の入力、出力を演算装置間で互い
に［たすき掛け一１接続を行う事によってＦ ｅ Ｆが
形成される主従判定ゲート８では必ずどちらかの系（Ｆ
、Ｆ’）がセットされ、そのセットステータスにより相
手系がリセットされ主従判定フラグが立つ。
但しこのＦ−Ｆのセット・リセットによりどちらの系が
主系演算装置ｉｔ 、従系演算装置になるかは、各素子
の特性により不定である。
主系演算装置ｉｔ 、従系演算装置になるかは、各素子
の特性により不定である。
第２ステツプでは、主従判定ゲート８での主従判定フラ
グをバッファ７を経てステータスとしてステータスとし
てＣＰ Ｕ部５がロードする。
グをバッファ７を経てステータスとしてステータスとし
てＣＰ Ｕ部５がロードする。
第３ステツプでは、ＣＰＵ部５がロードしたステータス
蹟より演算装置の主系、従系の設定が行なわれ、その各
基における制御プログラムの処理ルーチンにより演算装
置が制御を受ける。
蹟より演算装置の主系、従系の設定が行なわれ、その各
基における制御プログラムの処理ルーチンにより演算装
置が制御を受ける。
第４ステツプでは、主系、従系として各処理ルーチンの
管理による各基で演算処理が行なわれ、各基の異常に対
しての系切換及び解除は、第４図における主従判定ゲー
トのフラグを従系がある決った周期毎にロードし、主系
が主従切換え入力ライン１２の各種入力により、従系に
切換わる瞬間を監視し、切換つだ場合、奇声主系であっ
た演算装置を解除して系から分離させ従系であった系は
、主系であった系の主従判定ゲート（「たすき掛け」接
続による）よりのセットステータスでＦ−Ｆを反転させ
主系としてロックされ−１化システムとなる。又従系が
主従切換え入力ライン１２の各種入力により解除される
場合は、主系の一重化演算システムとなる。
管理による各基で演算処理が行なわれ、各基の異常に対
しての系切換及び解除は、第４図における主従判定ゲー
トのフラグを従系がある決った周期毎にロードし、主系
が主従切換え入力ライン１２の各種入力により、従系に
切換わる瞬間を監視し、切換つだ場合、奇声主系であっ
た演算装置を解除して系から分離させ従系であった系は
、主系であった系の主従判定ゲート（「たすき掛け」接
続による）よりのセットステータスでＦ−Ｆを反転させ
主系としてロックされ−１化システムとなる。又従系が
主従切換え入力ライン１２の各種入力により解除される
場合は、主系の一重化演算システムとなる。
第５ステツプでは電源投入時主従判定ゲート８で設定さ
れた主従関係が各系異常による系切換えが無く保持され
たり、系切換等により、片系切離していたものが復旧し
た場合（この復旧時復旧した系は主従判定ゲート８によ
り従系としてＳＥＴされ従系としての演算処理内容が主
系よりロードされる。）演算結果の照合を行ない主系よ
り演算結果を出力する事になる。
れた主従関係が各系異常による系切換えが無く保持され
たり、系切換等により、片系切離していたものが復旧し
た場合（この復旧時復旧した系は主従判定ゲート８によ
り従系としてＳＥＴされ従系としての演算処理内容が主
系よりロードされる。）演算結果の照合を行ない主系よ
り演算結果を出力する事になる。
（ｆ） 発明の効果
以上述べた様に本発明によれば、従来の２重化演算シス
テムに対して主従判定ゲート８の「たすき掛け」という
極めて簡潔、明瞭な相手系との接続方法によりＦ−Ｆを
形成し、片系のフラグの変化を相手系にステータスとし
て供給する事でその機能をロックしない限り、必ず両系
のフラグが片系が「正」なら相手系が１−負」という様
なバランスで保たれ片系のフラグ変化に追従して、相手
系も変化する為二重化演算システムにおける主従の決定
そして必要時、主従関係を切り換える事が出来る。この
「たすき掛け」により主従関係を操作する主従判定ゲー
ト８は設定、切換え要素として二重系に最適の効果を上
ることが出来る。
テムに対して主従判定ゲート８の「たすき掛け」という
極めて簡潔、明瞭な相手系との接続方法によりＦ−Ｆを
形成し、片系のフラグの変化を相手系にステータスとし
て供給する事でその機能をロックしない限り、必ず両系
のフラグが片系が「正」なら相手系が１−負」という様
なバランスで保たれ片系のフラグ変化に追従して、相手
系も変化する為二重化演算システムにおける主従の決定
そして必要時、主従関係を切り換える事が出来る。この
「たすき掛け」により主従関係を操作する主従判定ゲー
ト８は設定、切換え要素として二重系に最適の効果を上
ることが出来る。
上記の特徴に基づく本発明は、以下の様な効用がある。
（イ）前述の主従判定ゲート８の「たすき掛け」という
左右対称的な主従判定方式により両系を同一回路構成、
同一制御プログラムに発展させる事が出来独立した演算
装置レベルでの二重化構成となり、各種エラーにより系
より切離された（解除）演算装置の保守（修理より復旧
までを含む）面、又両系の状態把握の面での容易さがえ
られ、二重化演算システムとして、両演算装置が独立し
ながら密接に主系従系として結びついて二重系のバラン
スを保つ事が出来るという効用がある。
左右対称的な主従判定方式により両系を同一回路構成、
同一制御プログラムに発展させる事が出来独立した演算
装置レベルでの二重化構成となり、各種エラーにより系
より切離された（解除）演算装置の保守（修理より復旧
までを含む）面、又両系の状態把握の面での容易さがえ
られ、二重化演算システムとして、両演算装置が独立し
ながら密接に主系従系として結びついて二重系のバラン
スを保つ事が出来るという効用がある。
（ロ）主従判定ゲートの使用により、主系演算装置、従
系演算装置を装置別に固定化する必要がなく、状況々に
応じて演算装置の主系、従系の使い分けが出来、演算装
置としての柔軟性を持つ。
系演算装置を装置別に固定化する必要がなく、状況々に
応じて演算装置の主系、従系の使い分けが出来、演算装
置としての柔軟性を持つ。
第１図は従来の二重化演算システム例を示すブロック図
、第２図は本発明の二重化演算システムの実施例を示す
構成図、第３図は動作説明用のフローチャート、第４図
は主従判定ゲートの具体的構成図である。 １・・−・・主系ＣＰＵ部 ２・・・・従系ＣＰＵ部
３・・・・・二重系監視部 ４・・−状態表示部５・
・・・・ＣＰＵ （主系及び従系）部６・・・・・二重
系監視部（主系及び従系）７・・・・・バッファ（各種
フラグ用・主系及び従系）８・・・・・主従判定ゲート
（主系及び従系）９・・・・・インバーター １０・・・・ ２人力ＮＡＮＤゲート １１・・・・４人力ＮＡＮＩ）ゲート １２・・・・主従切換え入力ライン １３・・・・主系（従系）演鷲装置 Ｂｌ、Ｂ２．Ｂ・・・・ パスライン Ｌ１・・・・割り込みライン Ｌ２・・・・判定スデータスライン （７３１７）代理人 弁哩士 則 近 憲 佑 （ほか
１名）０１） 第１図 第３図 第 ４ 図
、第２図は本発明の二重化演算システムの実施例を示す
構成図、第３図は動作説明用のフローチャート、第４図
は主従判定ゲートの具体的構成図である。 １・・−・・主系ＣＰＵ部 ２・・・・従系ＣＰＵ部
３・・・・・二重系監視部 ４・・−状態表示部５・
・・・・ＣＰＵ （主系及び従系）部６・・・・・二重
系監視部（主系及び従系）７・・・・・バッファ（各種
フラグ用・主系及び従系）８・・・・・主従判定ゲート
（主系及び従系）９・・・・・インバーター １０・・・・ ２人力ＮＡＮＤゲート １１・・・・４人力ＮＡＮＩ）ゲート １２・・・・主従切換え入力ライン １３・・・・主系（従系）演鷲装置 Ｂｌ、Ｂ２．Ｂ・・・・ パスライン Ｌ１・・・・割り込みライン Ｌ２・・・・判定スデータスライン （７３１７）代理人 弁哩士 則 近 憲 佑 （ほか
１名）０１） 第１図 第３図 第 ４ 図
Claims (1)
- 二重の演算装置のうち一方の演算装置が主系演算装置と
して外部機器の制御を行ない、他方の演算装置が従系演
算装置として外部機器の制御は行なわない二重化演算シ
ステムにおいて、前記主系および従系の演算装置の異常
信号を入力し一方が故障したときは他方を主系演算装置
とする主従判定ゲートを設けたことを特徴とする二重化
演算システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162819A JPS5864553A (ja) | 1981-10-14 | 1981-10-14 | 二重化演算システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162819A JPS5864553A (ja) | 1981-10-14 | 1981-10-14 | 二重化演算システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5864553A true JPS5864553A (ja) | 1983-04-16 |
Family
ID=15761826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162819A Pending JPS5864553A (ja) | 1981-10-14 | 1981-10-14 | 二重化演算システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4588935A (en) * | 1983-12-27 | 1986-05-13 | Nippondenso Co., Ltd. | Method for controlling automobile device when sensor output is abnormal |
| JPH0337537U (ja) * | 1989-08-25 | 1991-04-11 |
-
1981
- 1981-10-14 JP JP56162819A patent/JPS5864553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4588935A (en) * | 1983-12-27 | 1986-05-13 | Nippondenso Co., Ltd. | Method for controlling automobile device when sensor output is abnormal |
| JPH0337537U (ja) * | 1989-08-25 | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03131939A (ja) | 高信頼性コンピュータ診断システム | |
| JPS5864553A (ja) | 二重化演算システム | |
| CN115328706A (zh) | 双cpu冗余架构综合控制方法及系统 | |
| JPH07121395A (ja) | 予備装置優先選択方法 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JPS6351295B2 (ja) | ||
| JPS62115555A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JPS6321217B2 (ja) | ||
| KR100390402B1 (ko) | 삼중 중복형 모듈러 장치 | |
| JPH0726762Y2 (ja) | バス不一致発生回路 | |
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| JPS6232739A (ja) | 切換制御方式 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JP2965255B2 (ja) | 二重化制御演算システム | |
| JPS6213700B2 (ja) | ||
| JPS6113627B2 (ja) | ||
| JPS6075942A (ja) | 演算処理系の冗長方式 | |
| JP3009504B2 (ja) | フォールトトレラント・コンピュータ・システム | |
| JPH0695903A (ja) | 耐故障コンピュータシステム | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPS59112349A (ja) | 二重化演算システム | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ | |
| JPS5941066A (ja) | 制御装置のデ−タ照合方法 | |
| JPH0213138A (ja) | 切替回路 | |
| JPH0844682A (ja) | 耐故障性計算機の制御方式 |