JP3009504B2 - フォールトトレラント・コンピュータ・システム - Google Patents
フォールトトレラント・コンピュータ・システムInfo
- Publication number
- JP3009504B2 JP3009504B2 JP3156532A JP15653291A JP3009504B2 JP 3009504 B2 JP3009504 B2 JP 3009504B2 JP 3156532 A JP3156532 A JP 3156532A JP 15653291 A JP15653291 A JP 15653291A JP 3009504 B2 JP3009504 B2 JP 3009504B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- control
- output
- cpu
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、制御システムに適用さ
れるＣＰＵ部（中央処理装置部）のみをデュアル化した
フォールトトレラント・コンピュータ・システムに関す
る。
れるＣＰＵ部（中央処理装置部）のみをデュアル化した
フォールトトレラント・コンピュータ・システムに関す
る。
【０００２】
【従来の技術】従来、高信頼度が要求される制御システ
ムでは、フォールトトレラント・コンピュータ・システ
ムとして、図２（ａ）に示すように、同一処理を行う多
重の制御用コンピュータにより対処していた。
ムでは、フォールトトレラント・コンピュータ・システ
ムとして、図２（ａ）に示すように、同一処理を行う多
重の制御用コンピュータにより対処していた。
【０００３】図２に示す制御システムでは、＃１〜＃４
の複数の制御用コンピュータ１０１が内蔵のＣＰＵ部１
０２により同一処理を行い、それぞれが与える＃１〜＃
４の出力１０３を多数決部１０４で比較し、多数決結果
をシステム出力１０５としている。正常時は各出力１０
３は同一内容である。図２中、Ｃは同一のＣＰＵ実行タ
スクを示す。
の複数の制御用コンピュータ１０１が内蔵のＣＰＵ部１
０２により同一処理を行い、それぞれが与える＃１〜＃
４の出力１０３を多数決部１０４で比較し、多数決結果
をシステム出力１０５としている。正常時は各出力１０
３は同一内容である。図２中、Ｃは同一のＣＰＵ実行タ
スクを示す。
【０００４】そして、多数決処理において１フェイルが
発生、例えば＃１のコンピュータが故障したと判断した
場合は、図２（ｂ）に示すように故障したコンピュータ
を分離し、残りの＃２〜＃４のコンピュータの出力１０
３を多数決処理して、システム出力１０５を得る。
発生、例えば＃１のコンピュータが故障したと判断した
場合は、図２（ｂ）に示すように故障したコンピュータ
を分離し、残りの＃２〜＃４のコンピュータの出力１０
３を多数決処理して、システム出力１０５を得る。
【０００５】更に、２フェイルが発生、例えば＃２のコ
ンピュータが故障したと判断した場合は、図２（ｃ）に
示すように、このコンピュータも分離し、残りの＃３，
＃４のコンピュータ１０３の出力の平均値を多数決部１
０４で求め、システム出力１０５とする。
ンピュータが故障したと判断した場合は、図２（ｃ）に
示すように、このコンピュータも分離し、残りの＃３，
＃４のコンピュータ１０３の出力の平均値を多数決部１
０４で求め、システム出力１０５とする。
【０００６】
【発明が解決しようとする課題】このように従来の高信
頼度が要求される制御システムでは同一処理を行う多重
コンピュータにより対処しているため、１ＦＯ（ＦＯ：
フェイル・オペラティブ）を実現するには制御用コンピ
ュータ１０１が３台の３重系が必要であり、また２ＦＯ
を実現するには図２の如く制御用コンピュータ１０１が
４台の４重系が必要である。そのため、実行可能なタス
クの割りに、制御システムの重量増大を招いていた。
頼度が要求される制御システムでは同一処理を行う多重
コンピュータにより対処しているため、１ＦＯ（ＦＯ：
フェイル・オペラティブ）を実現するには制御用コンピ
ュータ１０１が３台の３重系が必要であり、また２ＦＯ
を実現するには図２の如く制御用コンピュータ１０１が
４台の４重系が必要である。そのため、実行可能なタス
クの割りに、制御システムの重量増大を招いていた。
【０００７】本発明は上述した従来技術の問題点を解消
したフォールトトレラント・コンピュータ・システムを
提供することを目的とする。
したフォールトトレラント・コンピュータ・システムを
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるフォールト
トレラント・コンピュータ・システムの構成は、多重系
をなす制御用コンピュータの中のＣＰＵ部をデュアル化
し、通常は同一制御用コンピュータ中のそれぞれのＣＰ
Ｕ部に別々のタスクを実行させ、制御用コンピュータの
出力間の多数決により１フェイルを検出し、１フェイル
検出後は、それぞれのＣＰＵ部に同一のタスクを実行さ
せ、各制御用コンピュータ中のＣＰＵ部の出力を相互に
比較してセカンド・フェイルを検出することを特徴とす
るものである。
トレラント・コンピュータ・システムの構成は、多重系
をなす制御用コンピュータの中のＣＰＵ部をデュアル化
し、通常は同一制御用コンピュータ中のそれぞれのＣＰ
Ｕ部に別々のタスクを実行させ、制御用コンピュータの
出力間の多数決により１フェイルを検出し、１フェイル
検出後は、それぞれのＣＰＵ部に同一のタスクを実行さ
せ、各制御用コンピュータ中のＣＰＵ部の出力を相互に
比較してセカンド・フェイルを検出することを特徴とす
るものである。
【０００９】
【作用】通常は各制御用コンピュータ中でデュアル化さ
れた各ＣＰＵ部が別々のタスクを実行しており、多数決
によりいずれかのコンピュータが故障であるかを検出す
る（１フェイル検出）。１フェイルを検出したら、故障
コンピュータは分離され、残りの各制御用コンピュータ
中のＣＰＵ部が同一のタスクを実行し、コンピュータ毎
にそのＣＰＵ部の出力間の相互比較をして故障であるか
否かを検出する（セカンド・フェイル検出）。セカンド
・フェイル検出後は、故障コンピュータは分離される。
これにより、正常時には、従来のコンピュータ・システ
ムに比べて２倍のタスクを実行することができる。ま
た、３重コンピュータによる２ＦＯを実現することがで
きる。
れた各ＣＰＵ部が別々のタスクを実行しており、多数決
によりいずれかのコンピュータが故障であるかを検出す
る（１フェイル検出）。１フェイルを検出したら、故障
コンピュータは分離され、残りの各制御用コンピュータ
中のＣＰＵ部が同一のタスクを実行し、コンピュータ毎
にそのＣＰＵ部の出力間の相互比較をして故障であるか
否かを検出する（セカンド・フェイル検出）。セカンド
・フェイル検出後は、故障コンピュータは分離される。
これにより、正常時には、従来のコンピュータ・システ
ムに比べて２倍のタスクを実行することができる。ま
た、３重コンピュータによる２ＦＯを実現することがで
きる。
【００１０】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。図１（ａ）に示す実施例のフォールトトレラン
ト・コンピュータ・システムには、３台の制御用コンピ
ュータ１〜３と、多数決部１０とがある。また、各制御
用コンピュータ１〜３には、それぞれデュアル化したＣ
ＰＵ部４と５，６と７，８と９があり、且つそれぞれ出
力相互比較部１１〜１３がある。
明する。図１（ａ）に示す実施例のフォールトトレラン
ト・コンピュータ・システムには、３台の制御用コンピ
ュータ１〜３と、多数決部１０とがある。また、各制御
用コンピュータ１〜３には、それぞれデュアル化したＣ
ＰＵ部４と５，６と７，８と９があり、且つそれぞれ出
力相互比較部１１〜１３がある。
【００１１】通常、３台の制御用コンピュータ１〜３に
おいて、各制御用コンピュータ内の２つのＣＰＵ部は互
いに別々のタスクＡ，Ｂを実行している。例えば、ＣＰ
Ｕ部４，６，８はタスクＡを実行し、ＣＰＵ部５，７，
９はタスクＢを実行する。そして、３台の制御用コンピ
ュータ１〜３の出力４Ａ，５Ｂ，６Ａ，７Ｂ，８Ａ，９
Ｂがそれぞれの出力相互比較部１１，１２，１３を素通
りして多数決部１０に与えられ、タスクＡに関する出力
４Ａ，６Ａ，８Ａについて多数決が行われ、またタスク
Ｂに関する出力５Ｂ，７Ｂ，９Ｂについても多数決が行
われ、システム出力１４Ａ，１４Ｂが多数決の結果得ら
れる。
おいて、各制御用コンピュータ内の２つのＣＰＵ部は互
いに別々のタスクＡ，Ｂを実行している。例えば、ＣＰ
Ｕ部４，６，８はタスクＡを実行し、ＣＰＵ部５，７，
９はタスクＢを実行する。そして、３台の制御用コンピ
ュータ１〜３の出力４Ａ，５Ｂ，６Ａ，７Ｂ，８Ａ，９
Ｂがそれぞれの出力相互比較部１１，１２，１３を素通
りして多数決部１０に与えられ、タスクＡに関する出力
４Ａ，６Ａ，８Ａについて多数決が行われ、またタスク
Ｂに関する出力５Ｂ，７Ｂ，９Ｂについても多数決が行
われ、システム出力１４Ａ，１４Ｂが多数決の結果得ら
れる。
【００１２】ここで、例えば制御用コンピュータ１が故
障して、他の制御用コンピュータ２及び３の出力と異な
る場合は、１フェイルとして、多数決部１０により制御
用コンピュータ１が故障と判断され、他から分離され
る。図１（ｂ）参照。
障して、他の制御用コンピュータ２及び３の出力と異な
る場合は、１フェイルとして、多数決部１０により制御
用コンピュータ１が故障と判断され、他から分離され
る。図１（ｂ）参照。
【００１３】この１フェイル検出後は、図１（ｂ）に示
すように、残りの制御用コンピュータ２と３は、各ＣＰ
Ｕ部６，７，８，９で同一タスクＡ′を実行する。但
し、タスクＡ′の作業量はタスクＡとタストＢの和の作
業量以下とする（Ａ′≦Ａ＋Ｂ）。この場合、一方の制
御用コンピュータ２ではＣＰＵ部６の出力６Ａ′とＣＰ
Ｕ部７の出力７Ａ′とが出力相互比較部１２によって比
較され、他方の制御用コンピュータ３でもＣＰＵ部８の
出力８Ａ′とＣＰＵ部９の出力９Ａ′とが出力相互比較
部１３によって比較される。そして正常な場合（６Ａ′
＝７Ａ′，８Ａ′＝９Ａ′）は、各制御用コンピュータ
２，３の出力１２Ａ′（＝６Ａ′＝７Ａ′）、１３Ａ′
（＝８Ａ′＝９Ａ′）が多数決部１０に与えられ、１２
Ａ′または１３Ａ′がシステム出力１４Ａ′とされる。
すように、残りの制御用コンピュータ２と３は、各ＣＰ
Ｕ部６，７，８，９で同一タスクＡ′を実行する。但
し、タスクＡ′の作業量はタスクＡとタストＢの和の作
業量以下とする（Ａ′≦Ａ＋Ｂ）。この場合、一方の制
御用コンピュータ２ではＣＰＵ部６の出力６Ａ′とＣＰ
Ｕ部７の出力７Ａ′とが出力相互比較部１２によって比
較され、他方の制御用コンピュータ３でもＣＰＵ部８の
出力８Ａ′とＣＰＵ部９の出力９Ａ′とが出力相互比較
部１３によって比較される。そして正常な場合（６Ａ′
＝７Ａ′，８Ａ′＝９Ａ′）は、各制御用コンピュータ
２，３の出力１２Ａ′（＝６Ａ′＝７Ａ′）、１３Ａ′
（＝８Ａ′＝９Ａ′）が多数決部１０に与えられ、１２
Ａ′または１３Ａ′がシステム出力１４Ａ′とされる。
【００１４】正常でない場合、例えば一方の制御用コン
ピュータ２内で、一方のＣＰＵ部６が故障して他方のＣ
ＰＵ部７の出力７Ａ′と異なる出力６Ａ′を出した場合
は、セカンド・フェイルとして、出力相互比較部１２に
より制御用コンピュータ２が故障したと判断され、他方
の制御用コンピュータ３から分離される。図１（ｃ）参
照。
ピュータ２内で、一方のＣＰＵ部６が故障して他方のＣ
ＰＵ部７の出力７Ａ′と異なる出力６Ａ′を出した場合
は、セカンド・フェイルとして、出力相互比較部１２に
より制御用コンピュータ２が故障したと判断され、他方
の制御用コンピュータ３から分離される。図１（ｃ）参
照。
【００１５】セカンド・フェイルの検出後は、図１
（ｃ）に示すように、残りの制御用コンピュータ３の出
力１３Ａ′が多数決部１０を素通りしてシステム出力１
４Ａ′とされる。なお、その後、２つのＣＰＵ部８，９
の出力８Ａ′と９Ａ′が異なればシステムは停まる。
（ｃ）に示すように、残りの制御用コンピュータ３の出
力１３Ａ′が多数決部１０を素通りしてシステム出力１
４Ａ′とされる。なお、その後、２つのＣＰＵ部８，９
の出力８Ａ′と９Ａ′が異なればシステムは停まる。
【００１６】
【発明の効果】本発明によれば、多重系をなす制御用コ
ンピュータの中のＣＰＵ部をデュアル化し、通常は同一
制御用コンピュータ中のそれぞれのＣＰＵ部に別々のタ
スクを実行させ、制御用コンピュータの出力間の多数決
により１フェイルを検出し、１フェイル検出後は、それ
ぞれのＣＰＵ部に同一のタスクを実行させ、各制御用コ
ンピュータ中のＣＰＵ部の出力を相互に比較してセカン
ド・フェイルを検出するので、３重の制御用コンピュー
タによって２フェイル・オペラティブ（２ＦＯ）のフォ
ールトトレラント・コンピュータ・システムの実現が可
能となり、従来の４重の制御用コンピュータによるシス
テムよりも、大幅な重量軽減が期待できる。しかも、正
常時には従来の２倍のタスクを実行できる。
ンピュータの中のＣＰＵ部をデュアル化し、通常は同一
制御用コンピュータ中のそれぞれのＣＰＵ部に別々のタ
スクを実行させ、制御用コンピュータの出力間の多数決
により１フェイルを検出し、１フェイル検出後は、それ
ぞれのＣＰＵ部に同一のタスクを実行させ、各制御用コ
ンピュータ中のＣＰＵ部の出力を相互に比較してセカン
ド・フェイルを検出するので、３重の制御用コンピュー
タによって２フェイル・オペラティブ（２ＦＯ）のフォ
ールトトレラント・コンピュータ・システムの実現が可
能となり、従来の４重の制御用コンピュータによるシス
テムよりも、大幅な重量軽減が期待できる。しかも、正
常時には従来の２倍のタスクを実行できる。
【図１】本発明の実施例を示すフォールト処置推移図。
【図２】従来例を示すフォールト処理推移図。
１，２，３ 制御用コンピュータ ４，５，６，７，８，９ ＣＰＵ部 １０ 多数決部 １１，１２，１３ 出力相互比較部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/16 - 11/20 G06F 15/177
Claims (1)
- 【請求項１】 多重系をなす制御用コンピュータの中の
ＣＰＵ部をデュアル化し、通常は同一制御用コンピュー
タ中のそれぞれのＣＰＵ部に別々のタスクを実行させ、
制御用コンピュータの出力間の多数決により１フェイル
を検出し、１フェイル検出後は、それぞれのＣＰＵ部に
同一のタスクを実行させ、各制御用コンピュータ中のＣ
ＰＵ部の出力を相互に比較してセカンド・フェイルを検
出することを特徴とするフォールトトレラント・コンピ
ュータ・システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156532A JP3009504B2 (ja) | 1991-06-27 | 1991-06-27 | フォールトトレラント・コンピュータ・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156532A JP3009504B2 (ja) | 1991-06-27 | 1991-06-27 | フォールトトレラント・コンピュータ・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056287A JPH056287A (ja) | 1993-01-14 |
| JP3009504B2 true JP3009504B2 (ja) | 2000-02-14 |
Family
ID=15629854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3156532A Expired - Fee Related JP3009504B2 (ja) | 1991-06-27 | 1991-06-27 | フォールトトレラント・コンピュータ・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3009504B2 (ja) |
-
1991
- 1991-06-27 JP JP3156532A patent/JP3009504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056287A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8886994B2 (en) | Radiation hard and fault tolerant multicore processor and method for ionizing radiation environment | |
| US6393582B1 (en) | Error self-checking and recovery using lock-step processor pair architecture | |
| JP7351933B2 (ja) | エラーリカバリ方法及び装置 | |
| US5764660A (en) | Processor independent error checking arrangement | |
| JPH03131939A (ja) | 高信頼性コンピュータ診断システム | |
| JP3211878B2 (ja) | 通信処理制御手段及びそれを備えた情報処理装置 | |
| JP3009504B2 (ja) | フォールトトレラント・コンピュータ・システム | |
| JP2915528B2 (ja) | センサ・データの故障検出・信号選択装置 | |
| JPH0375834A (ja) | パリティの置換装置及び方法 | |
| EP0686921B1 (en) | Decentralized system and multiprocessor system | |
| US6915450B2 (en) | Method and apparatus for arbitrating transactions between domains in a computer system | |
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JP2813480B2 (ja) | センサ再構成制御方式 | |
| JPH06124213A (ja) | コンピュータのフォールト・トレラント方式 | |
| JP3061998B2 (ja) | コンピュータのフォールト・トレラント方式 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JP2790511B2 (ja) | 装置内監視切替方式 | |
| JPS58225401A (ja) | プロセス入出力システム | |
| JPS6155699B2 (ja) | ||
| JPS5864553A (ja) | 二重化演算システム | |
| JPS5941066A (ja) | 制御装置のデ−タ照合方法 | |
| JPH0581056A (ja) | 電子計算機の二重化方式 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0855040A (ja) | システム運転方法 | |
| GODDARD | Coverage as a trade-off issue in system architectural design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |
|
| LAPS | Cancellation because of no payment of annual fees |