JPH05233579A - ホットスタンバイ式二重化システム - Google Patents
ホットスタンバイ式二重化システムInfo
- Publication number
- JPH05233579A JPH05233579A JP4029760A JP2976092A JPH05233579A JP H05233579 A JPH05233579 A JP H05233579A JP 4029760 A JP4029760 A JP 4029760A JP 2976092 A JP2976092 A JP 2976092A JP H05233579 A JPH05233579 A JP H05233579A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- main
- master
- operation state
- hot standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】 ホットスタンバイ式二重化システムにおい
て、マスター・スレーブの切替をＣＰＵに依存せず、ハ
ードウェアにより自律的に行う。 【構成】 ハードウェア故障検出回路3 、電源投入リセ
ット回路2 、及びトグルスイッチ4 からの信号11、10、
12を入力とする動作状態決定回路6 が、これら入力の状
態と他装置1=内動作状態決定回路6=の出力信号14= とに
基づいて自装置1内の動作状態を決定する。例えば、故
障が無く、リセットもされず、トグルスイッチ4 がオフ
で、且つ、他装置1=がスレーブのときは、マスターを示
す動作状態信号14を自装置1 内主動作回路5 に送り、マ
スター動作をさせる。
て、マスター・スレーブの切替をＣＰＵに依存せず、ハ
ードウェアにより自律的に行う。 【構成】 ハードウェア故障検出回路3 、電源投入リセ
ット回路2 、及びトグルスイッチ4 からの信号11、10、
12を入力とする動作状態決定回路6 が、これら入力の状
態と他装置1=内動作状態決定回路6=の出力信号14= とに
基づいて自装置1内の動作状態を決定する。例えば、故
障が無く、リセットもされず、トグルスイッチ4 がオフ
で、且つ、他装置1=がスレーブのときは、マスターを示
す動作状態信号14を自装置1 内主動作回路5 に送り、マ
スター動作をさせる。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータシステムに
係り、特に、システム構成装置の切替方式に特徴を有す
るホットスタンバイ式二重化システムに関する。
係り、特に、システム構成装置の切替方式に特徴を有す
るホットスタンバイ式二重化システムに関する。
【０００２】
【従来の技術】高信頼性が要求されるコンピュータシス
テムでは、通常、システム構成装置全体あるいはメモリ
のみを二重化してホットスタンバイ式二重化構成とし、
現用系（以下、マスターと称する）が断になったときに
待機系（以下、スレーブと称する）が直ちにマスターに
切り替わるようにしている。
テムでは、通常、システム構成装置全体あるいはメモリ
のみを二重化してホットスタンバイ式二重化構成とし、
現用系（以下、マスターと称する）が断になったときに
待機系（以下、スレーブと称する）が直ちにマスターに
切り替わるようにしている。
【０００３】図２は従来の二重化システムの概念を示す
ブロック図であり、主動作回路21、21= と切替回路22、
22= 及び故障検出回路23、23= からなる動作状態切替手
段を少なくとも有する同一構成の二つのシステム構成装
置20、20= をバス上に接続し、いずれか一方の装置、例
えば上部装置20をマスター、他方21をスレーブに設定し
ている。
ブロック図であり、主動作回路21、21= と切替回路22、
22= 及び故障検出回路23、23= からなる動作状態切替手
段を少なくとも有する同一構成の二つのシステム構成装
置20、20= をバス上に接続し、いずれか一方の装置、例
えば上部装置20をマスター、他方21をスレーブに設定し
ている。
【０００４】この状態において、マスター20が断になる
と、その故障検出回路23で検出した故障をＣＰＵ27がバ
スを介して認識し、信号線25を通して切替回路22に制御
信号を送る。切替回路22では制御信号に基づいてマスタ
ー制御からスレーブ制御に切り替え、その出力を信号線
24を通して主動作回路21に送る。これにより、それまで
マスターであった主動作回路21がスレーブとなる。同時
にＣＰＵ27は、スレーブ20= の信号線25= を通して切替
回路22= に制御信号を送り、同様にその主動作回路21=
をマスターに切り替える。
と、その故障検出回路23で検出した故障をＣＰＵ27がバ
スを介して認識し、信号線25を通して切替回路22に制御
信号を送る。切替回路22では制御信号に基づいてマスタ
ー制御からスレーブ制御に切り替え、その出力を信号線
24を通して主動作回路21に送る。これにより、それまで
マスターであった主動作回路21がスレーブとなる。同時
にＣＰＵ27は、スレーブ20= の信号線25= を通して切替
回路22= に制御信号を送り、同様にその主動作回路21=
をマスターに切り替える。
【０００５】このように、従来は、一方のシステム構成
装置20が動作中のときに他方のシステム装置20= をホッ
トスタンバイにしておくことで、故障時の迅速なバック
アップを可能にしている。
装置20が動作中のときに他方のシステム装置20= をホッ
トスタンバイにしておくことで、故障時の迅速なバック
アップを可能にしている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
二重化システムには以下のような問題があった。 (1) ＣＰＵ27からの制御信号に基づいて動作状態の切替
を行っているので、主動作回路21、21= や切替回路22、
22= がバスサイクルと無関係に動作するものである場合
には、切替を良好に行うことができず、初期動作状態の
設定も困難となる。 (2) ＣＰＵ27からの制御信号を待って切替を行うので切
替に多くの時間を要する。 (3) ＣＰＵ27の無い装置に対応できない。 (4) システムの重要な回路、部品のみを選択的に二重化
しにくい。 (5) ＣＰＵ27を介さずに手動スイッチで切替を行うこと
ができない。
二重化システムには以下のような問題があった。 (1) ＣＰＵ27からの制御信号に基づいて動作状態の切替
を行っているので、主動作回路21、21= や切替回路22、
22= がバスサイクルと無関係に動作するものである場合
には、切替を良好に行うことができず、初期動作状態の
設定も困難となる。 (2) ＣＰＵ27からの制御信号を待って切替を行うので切
替に多くの時間を要する。 (3) ＣＰＵ27の無い装置に対応できない。 (4) システムの重要な回路、部品のみを選択的に二重化
しにくい。 (5) ＣＰＵ27を介さずに手動スイッチで切替を行うこと
ができない。
【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的とするところは、初期動作状態の自動設
定が可能で、且つ、ＣＰＵを介さずに自律的に動作状態
を切り替えられるホットスタンバイ式二重化システムを
提供することにある。
ので、その目的とするところは、初期動作状態の自動設
定が可能で、且つ、ＣＰＵを介さずに自律的に動作状態
を切り替えられるホットスタンバイ式二重化システムを
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、同一機能の二つのシステム構成装置を
有するホットスタンバイ式二重化システムであって、各
システム構成装置は、夫々、自装置内主動作回路のマス
ター・スレーブの切替を行う動作状態切替手段を少なく
とも備え、いずれか一方の装置の主動作回路がマスター
のときは他方の装置の主動作回路が随時マスターに切替
可能のスレーブとなるものにおいて、前記動作状態切替
手段を、自装置内構成部品の異常を検出する異常検出回
路と、自装置の主動作回路の動作状態を互いに通知し合
うとともに他装置内主動作回路の動作状態と自装置内構
成部品の異常の有無とに基づいて自装置内主動作回路の
動作状態を決定する動作状態決定回路とで構成した。
め、本発明では、同一機能の二つのシステム構成装置を
有するホットスタンバイ式二重化システムであって、各
システム構成装置は、夫々、自装置内主動作回路のマス
ター・スレーブの切替を行う動作状態切替手段を少なく
とも備え、いずれか一方の装置の主動作回路がマスター
のときは他方の装置の主動作回路が随時マスターに切替
可能のスレーブとなるものにおいて、前記動作状態切替
手段を、自装置内構成部品の異常を検出する異常検出回
路と、自装置の主動作回路の動作状態を互いに通知し合
うとともに他装置内主動作回路の動作状態と自装置内構
成部品の異常の有無とに基づいて自装置内主動作回路の
動作状態を決定する動作状態決定回路とで構成した。
【０００９】また、スイッチ部材を各システム構成装置
に設け、マスター動作中にこのスイッチ部材をオンする
ことで、自装置内主動作回路を強制的にスレーブに切り
替えるとともに、前記動作状態決定回路を通じて他装置
内主動作回路をマスターに切り替えるようにした。
に設け、マスター動作中にこのスイッチ部材をオンする
ことで、自装置内主動作回路を強制的にスレーブに切り
替えるとともに、前記動作状態決定回路を通じて他装置
内主動作回路をマスターに切り替えるようにした。
【００１０】更に、出力遅延時間設定手段を有する電源
投入リセット回路を各システム構成装置内に設け、電源
投入リセット時、いずれか短い遅延時間が設定された装
置をマスターに設定するようにした。
投入リセット回路を各システム構成装置内に設け、電源
投入リセット時、いずれか短い遅延時間が設定された装
置をマスターに設定するようにした。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１２】図１は本発明の一実施例に係る二重化シス
テムのブロック図であり、同一構成の第一及び第二のシ
ステム装置1 、1=を信号線で直接接続して構成してい
る。
テムのブロック図であり、同一構成の第一及び第二のシ
ステム装置1 、1=を信号線で直接接続して構成してい
る。
【００１３】各システム構成装置1 、1=は、夫々、電源
投入リセット回路2 、2=、ハードウェア故障検出回路3
、3=、トグルスイッチ4 、4=、主動作回路5 、5=、動
作状態決定回路6 、6=、発光ダイオード7 、7=、8 、8
=、9 、9=を少なくとも有している。ハードウェア故障
検出回路3 、3=、動作状態決定回路6 、6=、発光ダイオ
ード7 、7=、9 、9=で動作状態切替手段を構成してい
る。なお、ハードウェア故障検出回路3 、3=に代え、又
はこの回路とともにソフトウェア故障検出回路を含んで
なる異常検出回路を設けても良い。
投入リセット回路2 、2=、ハードウェア故障検出回路3
、3=、トグルスイッチ4 、4=、主動作回路5 、5=、動
作状態決定回路6 、6=、発光ダイオード7 、7=、8 、8
=、9 、9=を少なくとも有している。ハードウェア故障
検出回路3 、3=、動作状態決定回路6 、6=、発光ダイオ
ード7 、7=、9 、9=で動作状態切替手段を構成してい
る。なお、ハードウェア故障検出回路3 、3=に代え、又
はこの回路とともにソフトウェア故障検出回路を含んで
なる異常検出回路を設けても良い。
【００１４】動作状態決定回路6 、6=は、自装置内のハ
ードウェア検出回路3 、3=、電源投入リセット回路2 、
2=、トグルスイッチ4 、4=、及び、他装置内の動作状態
決定回路6=、6 からの出力信号14= 、14を相互に入力し
合い、自装置内の動作状態、即ち、マスターかスレーブ
かを決定し、動作状態信号13、13= を主動作回路5 、5=
に送出する。
ードウェア検出回路3 、3=、電源投入リセット回路2 、
2=、トグルスイッチ4 、4=、及び、他装置内の動作状態
決定回路6=、6 からの出力信号14= 、14を相互に入力し
合い、自装置内の動作状態、即ち、マスターかスレーブ
かを決定し、動作状態信号13、13= を主動作回路5 、5=
に送出する。
【００１５】各主動作回路5 、5=は、この動作状態信号
13、13= がマスターを示す信号のときは、マスター動作
を行い、スレーブを示す信号のときはスレーブ動作を行
う。
13、13= がマスターを示す信号のときは、マスター動作
を行い、スレーブを示す信号のときはスレーブ動作を行
う。
【００１６】ここで動作状態決定回路6 、6=における動
作状態決定論理を、第一のシステム構成装置1 を例に挙
げて説明する。
作状態決定論理を、第一のシステム構成装置1 を例に挙
げて説明する。
【００１７】故障検出信号11が故障無しを示し、電源投
入リセット回路出力信号10がリセットされておらず、ト
グルスイッチ4 からの信号12がＯＦＦ信号で、且つ、他
装置の動作状態決定回路6=からの動作状態信号14= がス
レーブを示すときは、動作状態決定回路6 からの動作状
態信号14はマスターを示す信号となる。
入リセット回路出力信号10がリセットされておらず、ト
グルスイッチ4 からの信号12がＯＦＦ信号で、且つ、他
装置の動作状態決定回路6=からの動作状態信号14= がス
レーブを示すときは、動作状態決定回路6 からの動作状
態信号14はマスターを示す信号となる。
【００１８】この動作状態については、マスターからス
レーブの方向へのみ、ハードウェア故障有り又はトグル
スイッチＯＮの信号を他方の動作状態決定回路6=に送
り、且つ、第一のシステム構成装置1 がマスターである
ときに限り、出力される動作状態信号14がスレーブを示
す信号となる。
レーブの方向へのみ、ハードウェア故障有り又はトグル
スイッチＯＮの信号を他方の動作状態決定回路6=に送
り、且つ、第一のシステム構成装置1 がマスターである
ときに限り、出力される動作状態信号14がスレーブを示
す信号となる。
【００１９】発光ダイオード7 、8 、9 は、夫々、ハー
ドウェア故障有りのとき、トグルスイッチＯＮのとき、
及び、マスターとして動作しているときに点灯する。
ドウェア故障有りのとき、トグルスイッチＯＮのとき、
及び、マスターとして動作しているときに点灯する。
【００２０】なお、マスター・スレーブの動作状態は、
一方が先に決定されれば他方は一意に決定される構造と
なっているが、電源を同時に投入した場合は、いずれを
優先するかを決定する必要がある。そこで、各電源当入
リセット回路2 、2=内にリセット信号10、10= の出力遅
延時間設定回路を設け、内部スイッチ設定によりマスタ
ーに設定する方の遅延時間を短く、スレーブに設定する
方の遅延時間を長くする。このようにすれば、電源投入
時には先に立ち上がった方がマスターに、他方がスレー
ブになって、確実に初期動作動作状態を決定することが
できる。
一方が先に決定されれば他方は一意に決定される構造と
なっているが、電源を同時に投入した場合は、いずれを
優先するかを決定する必要がある。そこで、各電源当入
リセット回路2 、2=内にリセット信号10、10= の出力遅
延時間設定回路を設け、内部スイッチ設定によりマスタ
ーに設定する方の遅延時間を短く、スレーブに設定する
方の遅延時間を長くする。このようにすれば、電源投入
時には先に立ち上がった方がマスターに、他方がスレー
ブになって、確実に初期動作動作状態を決定することが
できる。
【００２１】
【発明の効果】以上説明したように、本発明では、異常
検出回路と動作状態決定回路とで動作状態切替手段を構
成したので、従来のように、ＣＰＵに依存する必要が無
くなり、バスサイクルに拘らず、マスター・スレーブの
切替を自律的に且つ迅速に行うことができる効果を有す
る。なお、本発明の動作状態決定回路を応用すること
で、重要な回路のみを選択的に二重化することも容易と
なり、汎用性が高いシステムを構築することができる。
検出回路と動作状態決定回路とで動作状態切替手段を構
成したので、従来のように、ＣＰＵに依存する必要が無
くなり、バスサイクルに拘らず、マスター・スレーブの
切替を自律的に且つ迅速に行うことができる効果を有す
る。なお、本発明の動作状態決定回路を応用すること
で、重要な回路のみを選択的に二重化することも容易と
なり、汎用性が高いシステムを構築することができる。
【００２２】本発明では、また、オン・オフ動作を行う
スイッチ部材を各システム構成装置に設け、これにより
マスター・スレーブを強制的に切替え得るようにしたの
で、切替を瞬時に行うことができ、保守も容易且つ安全
に行える効果がある。
スイッチ部材を各システム構成装置に設け、これにより
マスター・スレーブを強制的に切替え得るようにしたの
で、切替を瞬時に行うことができ、保守も容易且つ安全
に行える効果がある。
【００２３】更に、出力遅延時間設定手段を有する電源
投入リセット回路を各システム構成装置内に設け、電源
投入リセット時、いずれか短い遅延時間が設定された装
置をマスターに設定するようにしたので、初期状態での
マスター・スレーブの設定を確実に行える効果がある。
投入リセット回路を各システム構成装置内に設け、電源
投入リセット時、いずれか短い遅延時間が設定された装
置をマスターに設定するようにしたので、初期状態での
マスター・スレーブの設定を確実に行える効果がある。
【図１】本発明の一実施例に係る二重化システムのブロ
ック図である。
ック図である。
【図２】従来の二重化システムのブロック図である。
1 、1=・・・システム構成装置 2 、2=・・・電源投入リセット回路 3 、3=・・・ハードウェア故障検出回路（異常検出回
路） 4 、4=・・・トグルスイッチ（スイッチ部材） 5 、5=・・・主動作回路 6 、6=・・・動作状態決定回路（動作状態切替手段）
路） 4 、4=・・・トグルスイッチ（スイッチ部材） 5 、5=・・・主動作回路 6 、6=・・・動作状態決定回路（動作状態切替手段）
Claims (3)
- 【請求項１】 同一機能の二つのシステム構成装置を有
するホットスタンバイ式二重化システムであって、各シ
ステム構成装置は、夫々、自装置内主動作回路の現用系
と待機系の切替を行う動作状態切替手段を少なくとも備
え、いずれか一方の装置の主動作回路が現用系のときは
他方の装置の主動作回路が随時現用系に切替可能の状態
で待機するものにおいて、 前記動作状態切替手段は、自装置内構成部品の異常を検
出する異常検出回路と、自装置の主動作回路の動作状態
を互いに通知し合うとともに他装置内主動作回路の動作
状態と自装置内構成部品の異常の有無とに基づいて自装
置内主動作回路の動作状態を決定する動作状態決定回路
とを有するものであることを特徴とするホットスタンバ
イ式二重化システム。 - 【請求項２】 請求項１記載のホットスタンバイ式二重
化システムにおいて、 スイッチ部材を各システム構成装置に設け、現用系での
動作中にこのスイッチ部材をオンすることで、自装置内
主動作回路を強制的に待機系に切り替えるとともに、前
記動作状態決定回路を通じて他装置内主動作回路を現用
系に切り替えるようにしたことを特徴とするホットスタ
ンバイ式二重化システム。 - 【請求項３】 請求項１又は請求項２記載のホットスタ
ンバイ式二重化方式において、 出力遅延時間設定手段を有する電源投入リセット回路を
各システム構成装置内に設け、電源投入リセット時、い
ずれか短い遅延時間が設定された装置を現用系に設定す
るようにしたことを特徴とするホットスタンバイ式二重
化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029760A JPH05233579A (ja) | 1992-02-17 | 1992-02-17 | ホットスタンバイ式二重化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029760A JPH05233579A (ja) | 1992-02-17 | 1992-02-17 | ホットスタンバイ式二重化システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233579A true JPH05233579A (ja) | 1993-09-10 |
Family
ID=12285031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029760A Withdrawn JPH05233579A (ja) | 1992-02-17 | 1992-02-17 | ホットスタンバイ式二重化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233579A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
| JP2009181597A (ja) * | 2009-05-21 | 2009-08-13 | Hitachi Ltd | クラスタ構成コンピュータシステムの排他制御方法 |
| JP2012155744A (ja) * | 2012-04-13 | 2012-08-16 | Hitachi Ltd | クラスタ構成コンピュータシステムの排他制御方法 |
-
1992
- 1992-02-17 JP JP4029760A patent/JPH05233579A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
| JP2009181597A (ja) * | 2009-05-21 | 2009-08-13 | Hitachi Ltd | クラスタ構成コンピュータシステムの排他制御方法 |
| JP2012155744A (ja) * | 2012-04-13 | 2012-08-16 | Hitachi Ltd | クラスタ構成コンピュータシステムの排他制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05233579A (ja) | ホットスタンバイ式二重化システム | |
| JP2760164B2 (ja) | スイッチング電源回路 | |
| JPH10304598A (ja) | 電源切替装置 | |
| KR100333484B1 (ko) | 이중화된 데이터 채널을 갖는 동시 쓰기 방식을 적용한결함 허용 제어 시스템 | |
| JPS607547A (ja) | マイクロコンピユ−タシステム二重化方式 | |
| JPH04322138A (ja) | 交流電力供給システム | |
| KR100278703B1 (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| KR100825458B1 (ko) | 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JPH0783539B2 (ja) | 電源制御方式 | |
| KR970002522A (ko) | 핫 백업(HBU:Hot Back Up)장치의 모-드 검출방법 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS61169036A (ja) | システム監視装置 | |
| KR0161133B1 (ko) | 이중화제어회로 | |
| JPH02199567A (ja) | 共通入出力機器制御方式 | |
| JPH09261858A (ja) | コンピュータの電源オン／オフ制御方式 | |
| KR19990059294A (ko) | 교환기에서의 이중화 스위칭 시스템 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPH04112630A (ja) | バッテリー・バックアップ装置 | |
| JPH03138732A (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPH05143381A (ja) | 待機冗長方式 | |
| JPH0619723B2 (ja) | 二重化プロセッサシステム | |
| JPH03101416A (ja) | クロック供給切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |