JPH03138732A - ２重化マイクロプロセッサの自動切換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、２重化したマイクロプロセッサを、１つの
入出力部に対して最適条件下で選択的に自動切換する２
重化マイクロプロセッサの自動切換装置に関するもので
ある。

〔従来の技術〕

第４図は従来の２重化マイクロプロセッサの自動切換装
置を示すブロック接続図であり、図において、１２．１
３はマイクロプロセッサで、以下。

マイクロプロセッサ１２を動作系とし、マイクロプロセ
ッサ１３を待機系として説明していく。１４はアドレス
、データ、コマンドの各信号を伝えるシステムバス、１
５は手動スイッチ部、１６はこの手動スイッチ部１５に
連動して切り換えられるバス切換スイッチで、概念的に
示しである。１７はマイクロプロセッサ１２．１３のい
ずれか−方とデータ等の授受を行う入出力部である。

第５図は上記バス切換スイッチ１６を具体的に示すブロ
ック接続図であり、動作系および待機系の各マイクロプ
ロセッサ１２．１３ごとに、アドレス、データ、コマン
ドの各信号対応のドライバ／レシーバ７ａ、７ｂ、７ｃ
および８ａ、８ｂ。

８ｃを有し、これらは動作、不動作を制御するゲート端
子Ｇを備えている。また、１６Ａはゲート端子Ｇに制御
信号を入力するための制御スイッチで、これが第４図の
バス切換スイッチ１６に対応するものとなっている。ま
た、１８は２つのゲート端子Ｇに相対信号を入力するた
めのインバータである。

次に動作について説明する。第４図はバックアップ系の
切換装置を構成しており、動作系のマイクロプロセッサ
１２がバス切換スイッチ１６を通して、入出力部１７を
使用しながら稼働している。

いま、マイクロプロセッサ１２がダウン等により待機系
のマイクロプロセッサ１３に切り換える必要が生じた場
合には１手動スイッチ部１５を操作することによりバス
切換スイッチ１６をマイクロプロセッサ１３側に切り換
える。これによりこのマイクロプロセッサ１３の動作を
開始する。

第５図ではこの切換動作を詳しく示しており、ここでは
、制御スイッチ１６Ａをオンまたはオフとすることによ
り、各ドライバ／レシーバ７ａ〜７ｃおよび８ａ〜８ｃ
の各ゲート端子ｄを１′およびＯ′として、これらのド
ライバ／レシーバ７ａ〜７ｃまたは８ａ〜８ｃのいずれ
かを通して、マイクロプロセッサ１２または１３が入出
力部１７とシステムデータの交換を行えるようにしてい
る。

〔発明が解決しようとする課題〕

従来の２重化マイクロプロセッサの自動切換装置は以上
のように構成されているので、各マイクロプロセッサ１
２．１３の入出力部１７に対する切換接続は１手動スイ
ッチ部１５の手動操作にて行わなければならず、この場
合に、動作系のマイクロプロセッサ１２のダウンを確認
してから待機系のマイクロプロセッサ１３へ切り換える
ことが必要で、また、誤って稼働中に上記切り換えを行
うと、正常なデータの受は渡しができずシステムダウン
につながるなどの課題があった。

この発明は上記のような課題を解消するためになされた
もので、動作系のマイクロプロセッサのダウンを検知し
たときは、入出力部を自動的に待機系のマイクロプロセ
ッサに切換接続することができるとともに、２系統のマ
イクロプロセッサが相互に同時に並列運転できる２重化
マイクロプロセッサの自動切換装置を得ることを目的と
する。

【課題を解決するための手段〕

この発明に係る２重化マイクロプロセッサの自動切換装
置は、動作系のマイクロプロセッサのダウン検出時に、
待機系のマイクロプロセッサを選択すべき信号を出力す
るマイクロプロセッサ選択回路を設け、このマイクロプ
ロセッサ選択回路から選択すべき信号を受けた際に、ア
クセス信号の遷移によって、バス切換信号出力回路がそ
の選択されたマイクロプロセッサを入出力部に接続すべ
きバス切換信号を出力し、上記動作系および待機系のマ
イクロプロセッサがともに動作中に、並列／バックアッ
プ選択回路がこれらのマイクロプロセッサをバックアッ
プ運転から並列運転にすべき信号を出力するようにし、
この並列運転にすべき信号の出力中であって、先に上記
アクセスを獲得しているマイクロプロセッサの当該アク
セスが設定時間を超えたことをアクセス監視回路により
検出して、待機系のマイクロプロセッサを上記入出力部
に接続すべき信号を、上記バス切換信号出力回路を通じ
て出力させるようにしたものである。

〔作用〕

この発明における２重化マイクロプロセッサの自動切換
装置は、バックアップ自動切換モードにおいては動作系
めマイクロプロセッサのダウンを検知したとき、自動的
に待機系のマイクロプロセッサに入出力部を切換接続す
ることにより、従来のような手動スイッチ操作における
人手の介在を無くシ、誤操作によるシステムダウンを防
止できるとともに、並列運転モード時にはアクセス監視
回路を用いることで、２重系マイクロプロセッサの並列
処理が可能となり、システムの機能および処理速度の向
上が図れるようにする。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１はマイクロプロセッサ選択回路で、バッ
クアップモード時に上記マイクロプロセッサ１２．１３
のいずれかを自動的に選択する信号を出力する。９はか
かる信号をＡマスタ信号、Ｂマスタ信号として強制的に
生成するための選択スイッチ、ｌａ、ｌｂは動作系、待
機系のダウン信号、ＩＣはリセット信号である。２は手
動／自動選択回路で、切換制御回路６ａ、６ｂの１つか
ら得られたダウン信号１ａ、または１ｂを受けて、バッ
クアップモード時の自動切換を行う。

１０は上記手動／自動切換を手動でセットするための手
動／自動切換スイッチ、３はマイクロプロセッサ１２．
１３の並列／バックアップの各運転モードを選択する並
列／バックアップ選択回路。

１１はこの選択切換を設定する切換スイッチ、４はバス
切換信号出力回路で、アクセス信号４ａ。

４ｂにより選択されたマイクロプロセッサ１２゜１３の
いずれか一方を入出力部１７に接続すべきバス切換信号
を、ゲート信号Ｉ、Ｊとして出力する。５ａ、５ｂはア
クセス監視回路で、並列運転モードにあって、先にアク
セスを獲得しているマイクロプロセッサ１２の当該アク
セス（アクセス信号４ａ）が設定時間を超えたとき、待
機系のマイクロプロセッサ１３を上記入出力部１７に接
続すべき信号（ゲート信号Ｊ）を、バス切換信号出力回
路４を通じて出力させるものである。５ｃ。

５ｄは入出力部からの応答信号としてのアクノリッジ信
号である。そしてバス切換信号出力回路４の出力側は、
第５図に示したものと同様のドライバ／レシーバ７８〜
７ｃ、８ａ〜８ｃのゲート端子Ｇに接続されている。

次に動作について、第２図のタイミングチャートを参照
しながら説明する。まず、マイクロプロセッサ１２が動
作系として動作している場合において、アクセス信号４
ａがアクティブ（Ｈレベル）になるとドライバ／レシー
バ７８〜７ｃに対して入力されるゲート信号Ｉがアクテ
ィブ（Ｌレベル）となり、従って各ドライバ／レシーバ
７ａ〜７Ｃがアクティブになり、マイクロプロセッサ１
２側のアドレス、データ、コマンドの各信号は、入出力
部１７に入力される。このとき、マイクロプロセッサ選
択回路１２羊動／自動選択回路２．並列／バックアップ
選択回路３およびバス切換信号出力回路４間の信号ライ
ンでは、マイクロプロセッサ１２が動作系であるため、
信号Ｃ，Ｅ、ＧがＴ０期間中においてアクティブ（Ｈレ
ベル）となる。この場合において、いま、ｔｌでマイク
ロプロセッサ１２のダウンが検知されると、マイクロプ
ロセッサ選択回路１にてそれまで待機系であったマイク
ロプロセッサ１３が動作系に切り換えられ、各信号り、
Ｆ、Ｈがアクティブ（Ｈレベル）になり、アクセス信号
４ｂライン上のアクセス信号のアクティブへの遷移によ
り、ゲート信号Ｊがアクティブ（Ｌレベル）となる。こ
のためドライバ８８〜８ｃがアクティブになり、アドレ
ス、データ、コマンドの各信号は、マイクロプロセッサ
１３から入出力部１７へ、Ｔ３期間中供給される。

この場合においては、マイクロプロセッサ１２が正常に
復帰しても、そのままマイクロプロセッサ１３が動作系
として動作しており、マイクロプロセッサ１２を動作系
へ変更する必要がある場合は。

リセット信号ライン上のリセット信号１ｃをアクティブ
にして、マイクロプロセッサ選択回路１に入力すること
により可能となる。

次に並列動作モードについて、第３図のタイミングチャ
ートを参照しながら説明する。まず、マイクロプロセッ
サ１２．１３が共に入出力部１７へのアクセスが必要な
場合は、各アクセス信号４ａ、４ｂにより入出力部１７
をアクセスし、さらに入出力部１７からアクノリッジ信
号を受は取って、１アクセスを終了する。この時信号Ｃ
，Ｄ。

Ｅ、Ｆはいずれがアクティブであってもよく、並列動作
モードであることか°ら並列／バックアップ選択回路３
の出力信号Ｇ、ＨはＴ３期間中に共にアクティブ（Ｈレ
ベル）となっている。そして。

Ｔ４期間では両マイクロプロセッサ１２．１３の入出力
部１７へのアクセスが重複し、バス切換信号出力回路４
内の先取り動作により、先にマイクロプロセッサ１２が
入出力部１７へのアクセスを獲得したことを示している
。この時、マイクロプロセッサ１２にて何らかの原因に
より、通常の入出力部１７へのアクセス時間より長い時
間を要し、アクセス監視回路５ａ内のアクセスタイマＴ
ａ。

Ｔｂ（図示しない）のうちアクセスタイマＴａがｔ２時
にてタイムアウトとなった場合には、信号Ｋがアクティ
ブ（Ｌレベル）となり、バス切換信号出力回路４の裁定
ロジックにてゲート信号■をインアクティブ（Ｈレベル
）として、それまで待機状態にあったマイクロプロセッ
サ１３に入出力部１７へのアクセス権を渡す、これによ
りゲート信号Ｊがアクティブとなり、マイクロプロセッ
サ１３が入出力部１７と接続される。このようにして、
一方のマイクロプロセッサ１２または１３による入出力
部１７の独占と、それが原因によるシステムダウンを防
ぐことができる。

なお、上記実施例ではアクティブレベルを限定したが、
論理を変更することによりアクティブレベルを変更して
もよい。

〔発明の効果〕

以上のように、この発明によれば動作系のマイクロプロ
セッサのダウン検出時に、待機系のマイクロプロセッサ
を選択すべき信号を出方するマイクロプロセッサ選択回
路を設け、このマイクロプロセッサ選択回路から選択す
べき信号を受けた際に、アクセス信号の遷移によって、
バス切換信号出力回路がその選択されたマイクロプロセ
ッサを入出力部に接続すべきバス切換信号を出方し、上
記動作系および待機系のマイクロプロセッサがともに動
作中に、並列／バックアップ選択回路がこれらのマイク
ロプロセッサをバックアップ運転から並列運転にすべき
信号を出力するようにし、この並列運転にすべき信号の
出力中であって、先に上記アクセスを獲得しているマイ
クロプロセッサの当該アクセスが設定時間を超えたこと
をアクセス監視回路により検出して、待機系のマイクロ
プロセッサを上記入出力部に接続すべき信号を、上記バ
ス切換信号出力回路を通じて出力させるように構成した
ので、マイクロプロセッサの自動切換による信頼性の向
上を図りながら、切換操作の排除を可能にするとともに
、並列運転によるシステムの機能および処理速度を向上
できるものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による２重化マイクロプロ
セッサの自動切換装置を示すブロック接続図、第２図は
バックアップ、自動切換モードにおける第１図のブロッ
ク各部の信号を示すタイミングチャート図、第３図は並
列運転モードにおける第１図のブロック各部の信号を示
すタイミングチャート図、第４図は従来の２重化マイク
ロプロセッサの自動切換装置を示すブロック接続図、第
５図は第４図の中の切換部の詳細を示すブロック接続図
である。 １はマイクロプロセッサ選択回路、３は並列／バックア
ップ選択回路、４はバス切換信号出力回路、５ａ、５ｂ
はアクセス監視回路、１２は動作系のマイクロプロセッ
サ、１３は待機系のマイクロプロセッサ、１７は入出力
部。 なお、図中、同一符号は同一、または相当部分を示す。 第 ３ 図 Ｔ３　　　　　　　　７４ ２ 第 図 白？ｆｉ／＋動 第 図

Claims (1)

【特許請求の範囲】
1. 動作系のマイクロプロセッサのダウンを検出したとき、
   待機系のマイクロプロセッサを選択すべき信号を出力す
   るマイクロプロセッサ選択回路と、このマイクロプロセ
   ッサ選択回路から選択すべき信号を受けた際に、アクセ
   ス信号の遷移により、この選択されたマイクロプロセッ
   サを入出力部に接続すべきバス切換信号を出力するバス
   切換信号出力回路と、上記動作系および待機系のマイク
   ロプロセッサがともに動作中であって、これらのマイク
   ロプロセッサをバックアップ運転から並列運転にすべき
   信号を出力する並列／バックアップ選択回路と、上記並
   列運転にすべき信号の出力中であって、先に上記アクセ
   スを獲得しているマイクロプロセッサの当該アクセスが
   設定時間を超えたことを検出し、待機系のマイクロプロ
   セッサを上記入出力部に接続すべき信号を、上記バス切
   換信号出力回路を通じて出力させるアクセス監視回路と
   を備えた２重化マイクロプロセッサの自動切換装置。