JP3049955B2 - 切替制御方式 - Google Patents
切替制御方式Info
- Publication number
- JP3049955B2 JP3049955B2 JP4216725A JP21672592A JP3049955B2 JP 3049955 B2 JP3049955 B2 JP 3049955B2 JP 4216725 A JP4216725 A JP 4216725A JP 21672592 A JP21672592 A JP 21672592A JP 3049955 B2 JP3049955 B2 JP 3049955B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- signal
- interrupt
- unconnected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、切替制御方式、特に１
台の周辺装置を切替装置により複数の本体装置と切り替
えて共有する情報処理システムにおける切替制御方式に
関する。
台の周辺装置を切替装置により複数の本体装置と切り替
えて共有する情報処理システムにおける切替制御方式に
関する。
【０００２】
【従来の技術】従来のこの種の切替制御方式は、切替装
置内の切替スイッチをオペレーションにより切り替え、
切替動作制御回路からの指示でデータ切替回路の接続先
ポートの選択が変更され、周辺装置と本体装置との信号
ルートが切り替わることで、接続／切り離しの動作を行
い、上位装置の本体装置へ接続状態の通知を行っていな
い。
置内の切替スイッチをオペレーションにより切り替え、
切替動作制御回路からの指示でデータ切替回路の接続先
ポートの選択が変更され、周辺装置と本体装置との信号
ルートが切り替わることで、接続／切り離しの動作を行
い、上位装置の本体装置へ接続状態の通知を行っていな
い。
【０００３】
【発明が解決しようとする課題】上述した従来の切替制
御方式では、一台の周辺装置とＮ台の本体装置とのイン
タフェースの接続／切り離しの切り替え動作のみ制御す
るため、ある一台の本体装置が周辺装置との接続状態に
あり、データ転送がない間に切り替え動作を行い接続変
更すると周辺装置が切り離されるが、上位装置である本
体装置（ＣＰＵ）は切り離されたことの通知がないため
論理的に異常となることがある。また周辺装置とデータ
転送中に切り替え動作が行われるとインタフェース障害
が発生し、不明障害となる可能性がある。
御方式では、一台の周辺装置とＮ台の本体装置とのイン
タフェースの接続／切り離しの切り替え動作のみ制御す
るため、ある一台の本体装置が周辺装置との接続状態に
あり、データ転送がない間に切り替え動作を行い接続変
更すると周辺装置が切り離されるが、上位装置である本
体装置（ＣＰＵ）は切り離されたことの通知がないため
論理的に異常となることがある。また周辺装置とデータ
転送中に切り替え動作が行われるとインタフェース障害
が発生し、不明障害となる可能性がある。
【０００４】
【課題を解決するための手段】本発明の方式は、１台の
周辺装置を切替装置により複数台の本体装置と切り替え
て共有する情報処理システムにおける切替制御方式にお
いて、前記切替装置内に、切替スイッチにより切り替え
動作を実行させる切替動作制御回路を設けることと、前
記本体装置と接続される各ポート毎に、未接続状態にあ
る特定の信号パターンを送出する未接続パターン発信回
路と、周辺装置からの入出力信号と前記未接続パターン
発信回路からの信号を選択する選択回路とを設けること
と、前記本体装置内に、前記未接続パターン発信回路か
らの信号を検出して上位の中央処理部に割込み信号を出
力するパターン検出回路を設けることを特徴とし、前記
切替スイッチにて接続先が変更されると、前記切替動作
制御回路の指示により周辺装置との接続状態が切り離さ
れるポートは切り離し完了後、未接続パターンが再接続
されるまで出力されるように動作することを特徴とす
る。
周辺装置を切替装置により複数台の本体装置と切り替え
て共有する情報処理システムにおける切替制御方式にお
いて、前記切替装置内に、切替スイッチにより切り替え
動作を実行させる切替動作制御回路を設けることと、前
記本体装置と接続される各ポート毎に、未接続状態にあ
る特定の信号パターンを送出する未接続パターン発信回
路と、周辺装置からの入出力信号と前記未接続パターン
発信回路からの信号を選択する選択回路とを設けること
と、前記本体装置内に、前記未接続パターン発信回路か
らの信号を検出して上位の中央処理部に割込み信号を出
力するパターン検出回路を設けることを特徴とし、前記
切替スイッチにて接続先が変更されると、前記切替動作
制御回路の指示により周辺装置との接続状態が切り離さ
れるポートは切り離し完了後、未接続パターンが再接続
されるまで出力されるように動作することを特徴とす
る。
【０００５】
【実施例】図１は本発明の第１の実施例の切替制御方式
を適用した切替装置のブロック図を示す。
を適用した切替装置のブロック図を示す。
【０００６】本切替装置２０は、切替制御を行う共通部
と、ｎ個の本体装置１〜ｎとのインタフェースを個別に
持つポート４１〜４ｎとからなる。共通部は、切替スイ
ッチ２１と、切替スイッチ２１からの切り替え信号によ
り本切替装置２０の切り替え動作のシーケンス制御を行
う切替動作制御回路２２と、切替動作制御回路２２から
の信号により周辺装置３０とのインタフェースをポート
４１〜４ｎに接続するデータ切替回路２３から構成され
る。各ポート４１〜４ｎは、自ポートがデータ切替回路
２３を介して周辺装置３０と接続されていない時に未接
続パターンを出力する未接続パターン発信回路２４と、
データ切替回路２３と接続パターン発信回路２４との信
号を選択する選択回路２５を有する。
と、ｎ個の本体装置１〜ｎとのインタフェースを個別に
持つポート４１〜４ｎとからなる。共通部は、切替スイ
ッチ２１と、切替スイッチ２１からの切り替え信号によ
り本切替装置２０の切り替え動作のシーケンス制御を行
う切替動作制御回路２２と、切替動作制御回路２２から
の信号により周辺装置３０とのインタフェースをポート
４１〜４ｎに接続するデータ切替回路２３から構成され
る。各ポート４１〜４ｎは、自ポートがデータ切替回路
２３を介して周辺装置３０と接続されていない時に未接
続パターンを出力する未接続パターン発信回路２４と、
データ切替回路２３と接続パターン発信回路２４との信
号を選択する選択回路２５を有する。
【０００７】本体装置１〜ｎの各各は、切替装置２０内
の選択回路２５からの入出力データ及び出力パターンを
検出するパターン検出回路１２とＣＰＵ１１からなる。
の選択回路２５からの入出力データ及び出力パターンを
検出するパターン検出回路１２とＣＰＵ１１からなる。
【０００８】次に本実施例の動作について説明する。
【０００９】現在、周辺装置３０は、切替装置２０を介
して本体装置１に接続されている状態とする。切替スイ
ッチ２１をオペレーションにより、切り替え状態０から
切り替え状態１に変更すると、切替動作制御回路２２へ
切り替え動作開始信号が出力される。動作開始信号を受
けた切替動作制御回路２２は、データ切替回路２３へ出
力している選択信号を０から１に変更すると共に、ポー
ト４１内の選択回路２５へ未接続パターン発信回路２４
が選択されるように選択信号を出力する。本動作によ
り、切り替え動作実行前には本体装置１に接続されてい
た周辺装置３０が本体装置１〜ｎの全てに接続されない
状態になる。
して本体装置１に接続されている状態とする。切替スイ
ッチ２１をオペレーションにより、切り替え状態０から
切り替え状態１に変更すると、切替動作制御回路２２へ
切り替え動作開始信号が出力される。動作開始信号を受
けた切替動作制御回路２２は、データ切替回路２３へ出
力している選択信号を０から１に変更すると共に、ポー
ト４１内の選択回路２５へ未接続パターン発信回路２４
が選択されるように選択信号を出力する。本動作によ
り、切り替え動作実行前には本体装置１に接続されてい
た周辺装置３０が本体装置１〜ｎの全てに接続されない
状態になる。
【００１０】次にポート４１と同一回路より構成される
ポート４２に対して、データ切替回路２３の信号が本体
装置２へ出力されるようポート４２内の選択回路へ選択
信号を出力する。本動作完了後、周辺装置３０は本体装
置２にポート４２を介して接続されることになる。一
方、ポート４１は未接続パターン発信回路２４から出力
される信号が選択回路２５を介して本体装置１へ出力さ
れる。この信号はオペレーションにより、再び切り替え
状態を１から０に変更するまで出力されることになる。
本体装置１内のパターン検出回路１２で信号を検出する
と、パターン検出回路１２よりＣＰＵ１１へ割込み信号
１を出力する。ＣＰＵ１１は本割込み信号を検出するこ
とで、周辺装置３０が切り離されたことを認識できる。
ポート４２に対して、データ切替回路２３の信号が本体
装置２へ出力されるようポート４２内の選択回路へ選択
信号を出力する。本動作完了後、周辺装置３０は本体装
置２にポート４２を介して接続されることになる。一
方、ポート４１は未接続パターン発信回路２４から出力
される信号が選択回路２５を介して本体装置１へ出力さ
れる。この信号はオペレーションにより、再び切り替え
状態を１から０に変更するまで出力されることになる。
本体装置１内のパターン検出回路１２で信号を検出する
と、パターン検出回路１２よりＣＰＵ１１へ割込み信号
１を出力する。ＣＰＵ１１は本割込み信号を検出するこ
とで、周辺装置３０が切り離されたことを認識できる。
【００１１】また、本動作と逆に切り替え状態を１から
０に変更した場合は、前述した動作と逆になり、本体装
置１内のパターン検出回路１２で未接続パターン受け、
周辺装置の切り離しを検出してＣＰＵ１１へ割込む。パ
ターン検出回路１２はポート４１からの周辺装置未接続
を示す信号がなくなることを検出し、ＣＰＵ１１に対し
割込み信号を出力する。ＣＰＵ１１はこの割込み信号を
検出することで周辺装置３０が再接続されたことを認識
できることになる。
０に変更した場合は、前述した動作と逆になり、本体装
置１内のパターン検出回路１２で未接続パターン受け、
周辺装置の切り離しを検出してＣＰＵ１１へ割込む。パ
ターン検出回路１２はポート４１からの周辺装置未接続
を示す信号がなくなることを検出し、ＣＰＵ１１に対し
割込み信号を出力する。ＣＰＵ１１はこの割込み信号を
検出することで周辺装置３０が再接続されたことを認識
できることになる。
【００１２】図２は本発明の第２の実施例の切替制御方
式を適用した切替装置のブロック図を示す。本切替装置
５０は、図１に示した切替装置２０における各ポート４
１〜４ｎ内の未接続パターン発信回路２４の代りに、接
続割込回路２６および切離割込回路２７を設けている。
他の部分は第１の実施例と同構成である。
式を適用した切替装置のブロック図を示す。本切替装置
５０は、図１に示した切替装置２０における各ポート４
１〜４ｎ内の未接続パターン発信回路２４の代りに、接
続割込回路２６および切離割込回路２７を設けている。
他の部分は第１の実施例と同構成である。
【００１３】接続割込み回路２６は、データ切替装置２
３を介して周辺装置３０と接続される時に一定期間割込
みを発生させ、また切離割込回路２７は、データ切替装
置２３を介して周辺装置３０が切り離される時に一定期
間割込みを発生させる。
３を介して周辺装置３０と接続される時に一定期間割込
みを発生させ、また切離割込回路２７は、データ切替装
置２３を介して周辺装置３０が切り離される時に一定期
間割込みを発生させる。
【００１４】次に本実施例の動作について説明する。
【００１５】現在周辺装置３０は、切替装置５０を介し
て本体装置１に接続されている状態とする。切替スイッ
チ２１をオペレーションにより切り替え状態０から切り
替え状態１に変更すると、切替動作制御回路２２へ切り
替え動作開始信号が出力される。動作開始信号を受けた
切替動作制御回路２２は、データ切替回路２３へ出力し
ている選択信号を０から１に変更すると共にポート５１
内の選択回路２８へ切離割込回路２７が選択されるよう
選択信号を出力する。本動作により、切り替え動作実行
前には本体装置１に接続されていた周辺装置３０が本体
装置１〜ｎの全てに接続されない状態になる。
て本体装置１に接続されている状態とする。切替スイッ
チ２１をオペレーションにより切り替え状態０から切り
替え状態１に変更すると、切替動作制御回路２２へ切り
替え動作開始信号が出力される。動作開始信号を受けた
切替動作制御回路２２は、データ切替回路２３へ出力し
ている選択信号を０から１に変更すると共にポート５１
内の選択回路２８へ切離割込回路２７が選択されるよう
選択信号を出力する。本動作により、切り替え動作実行
前には本体装置１に接続されていた周辺装置３０が本体
装置１〜ｎの全てに接続されない状態になる。
【００１６】次にポート５１と同一回路より構成される
ポート５２内の選択回路２８へ接続割込み信号が一定期
間出力されるよう選択信号を出力し、その後データ切替
回路２３からの信号が選択されるよう選択信号を出力す
る。本動作完了後、周辺装置３０は本体装置２にポート
５２を介して接続されることになる。一方、ポート５１
は切離割込回路２７から出力される信号が選択回路２８
を介して一定期間、本体装置１へ出力される。本体装置
１内にあるパターン検出回路１２で割込み信号を検出す
ると、パターン検出回路１２よりＣＰＵ１１へ割込み信
号−１を出力する。ＣＰＵ１１は本割込み信号−１を検
出することで、周辺装置３０が切り離されたことを認識
できる。
ポート５２内の選択回路２８へ接続割込み信号が一定期
間出力されるよう選択信号を出力し、その後データ切替
回路２３からの信号が選択されるよう選択信号を出力す
る。本動作完了後、周辺装置３０は本体装置２にポート
５２を介して接続されることになる。一方、ポート５１
は切離割込回路２７から出力される信号が選択回路２８
を介して一定期間、本体装置１へ出力される。本体装置
１内にあるパターン検出回路１２で割込み信号を検出す
ると、パターン検出回路１２よりＣＰＵ１１へ割込み信
号−１を出力する。ＣＰＵ１１は本割込み信号−１を検
出することで、周辺装置３０が切り離されたことを認識
できる。
【００１７】また、本動作と逆に切り替え状態を１から
０に変更した場合は、前述した動作と逆になり、パター
ン検出回路１２で切り離し割込み信号を受け、周辺装置
３０の切り離しを検出してＣＰＵ１１へ割込む。パター
ン検出回路１２はポート５１からの接続割込み信号を一
定期間検出し、ＣＰＵ１１に対し割込み信号−２を出力
する。ＣＰＵ１１は割込み信号−２を検出することで周
辺装置３０が再接続されたことを認識できることにな
る。その後、切替動作制御回路２２からの指示により、
ポート５１内の選択回路２８でデータ切替回路２３から
の信号を選択するため、ＣＰＵ１１が周辺装置３０の接
続を認識後、実際の周辺装置再接続が可能となる。
０に変更した場合は、前述した動作と逆になり、パター
ン検出回路１２で切り離し割込み信号を受け、周辺装置
３０の切り離しを検出してＣＰＵ１１へ割込む。パター
ン検出回路１２はポート５１からの接続割込み信号を一
定期間検出し、ＣＰＵ１１に対し割込み信号−２を出力
する。ＣＰＵ１１は割込み信号−２を検出することで周
辺装置３０が再接続されたことを認識できることにな
る。その後、切替動作制御回路２２からの指示により、
ポート５１内の選択回路２８でデータ切替回路２３から
の信号を選択するため、ＣＰＵ１１が周辺装置３０の接
続を認識後、実際の周辺装置再接続が可能となる。
【００１８】
【発明の効果】以上説明したように、本発明の切替制御
方式によれば、一台の本体装置が周辺装置との接続状態
にあり、データ転送がない間に切り替え動作を行い接続
変更し周辺装置を切り離すが、上位装置である本体装置
は切り離されたことの通知を受けているため論理的に異
常となることが防止でき、また周辺装置とデータ転送中
に切り替え動作が行われるとインタフェース障害が発生
しても本体装置内の割込みのトレース情報周辺装置の切
り離し／接続情報が残るための不明障害となることの防
止が可能である。
方式によれば、一台の本体装置が周辺装置との接続状態
にあり、データ転送がない間に切り替え動作を行い接続
変更し周辺装置を切り離すが、上位装置である本体装置
は切り離されたことの通知を受けているため論理的に異
常となることが防止でき、また周辺装置とデータ転送中
に切り替え動作が行われるとインタフェース障害が発生
しても本体装置内の割込みのトレース情報周辺装置の切
り離し／接続情報が残るための不明障害となることの防
止が可能である。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
１〜ｎ 本体装置 １１ ＣＰＵ １２ パターン検出回路 ２０，５０ 切替装置 ２１ 切替スイッチ ２２ 切替動作制御回路 ２３ データ切替回路 ２４ 未接続パターン発信回路 ２５ 選択（ＳＥＬ）回路 ２６ 接続割込み発信回路 ２７ 切り離し割込み発信回路 ２８ 選択回路 ３０ 周辺回路 ４１〜４ｎ ポート５１〜５ｎ
Claims (2)
- 【請求項１】１台の周辺装置を切替装置により複数台の
本体装置と切り替えて共有する情報処理システムにおけ
る切替制御方式において、 前記切替装置内に、切替スイッチにより切り替え動作を
実行させる切替動作制御回路を設けることと、 前記本体装置と接続される各ポート毎に、未接続状態に
ある特定の信号パターンを送出する未接続パターン発信
回路と、周辺装置からの入出力信号と前記未接続パター
ン発信回路からの信号を選択する選択回路とを設けるこ
とと、 前記本体装置内に、前記未接続パターン発信回路からの
信号を検出して上位の中央処理部に割込み信号を出力す
るパターン検出回路を設けることを特徴とし、 前記切替スイッチにて接続先が変更されると、前記切替
動作制御回路の指示により周辺装置との接続状態が切り
離されるポートは切り離し完了後、未接続パターンが再
接続されるまで出力されるように動作する切替制御方
式。 - 【請求項２】１台の周辺装置を切替装置により複数台の
本体装置と切り替えて共有する情報処理システムにおけ
る切替制御方式において、前記切替装置内に切替スイッ
チにより切り替え動作を実行させる切替動作制御回路を
設けることと、前記本体装置と接続される各ポート毎に
接続状態から未接続状態になる時接続状態にあった本体
装置のパターン検出回路に対し一定期間信号を送出する
切離割込回路と、未接続状態から接続状態になる時接続
状態となる本体装置のパターン検出回路に対し一定期間
信号を送出する接続割込回路と、周辺装置からの入出力
信号と前記切離割込回路からの信号を選択する及び周辺
装置からの入出力信号と前記接続割込回路からの信号を
選択する選択回路と、前記本体装置内に、前記接続割込
回路または切離割込回路からの信号を検出して上位の中
央処理部に割込み信号を出力するパターン検出回路と、
を設けることを特徴とする切替制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216725A JP3049955B2 (ja) | 1992-08-14 | 1992-08-14 | 切替制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216725A JP3049955B2 (ja) | 1992-08-14 | 1992-08-14 | 切替制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667771A JPH0667771A (ja) | 1994-03-11 |
| JP3049955B2 true JP3049955B2 (ja) | 2000-06-05 |
Family
ID=16692949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216725A Expired - Fee Related JP3049955B2 (ja) | 1992-08-14 | 1992-08-14 | 切替制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049955B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619898B1 (ko) * | 2004-08-24 | 2006-09-19 | 엘지전자 주식회사 | 외부장치 감지 기능을 갖는 이동통신 단말기 및 그 방법 |
-
1992
- 1992-08-14 JP JP4216725A patent/JP3049955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667771A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754762B1 (en) | Redundant bus switching | |
| JP3049955B2 (ja) | 切替制御方式 | |
| JP2679775B2 (ja) | Ｃｐｕ間通信方法 | |
| JPH02122730A (ja) | 信号ライン終端方式 | |
| JP3125864B2 (ja) | 二重化システム | |
| JP3339377B2 (ja) | 回線切替装置 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP2818002B2 (ja) | チャネルスイッチ制御方式 | |
| JPH08191319A (ja) | データ通信システム | |
| JPH04235656A (ja) | チャネル装置制御方式 | |
| JP2000330879A (ja) | 入出力チャネル試験方法および装置 | |
| JP2000068988A (ja) | 外部クロック制御方式及び多重装置 | |
| JPH0573343A (ja) | データ転送処理装置 | |
| JP2002335303A (ja) | 通信路切り替え方法 | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JP2642489B2 (ja) | マルチポート切換え制御方式 | |
| JP2946731B2 (ja) | 冗長系の選択切替装置 | |
| JP4246856B2 (ja) | 制御装置の二重化切替方法 | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| JPH04142648A (ja) | データ転送処理方式 | |
| JPH05183605A (ja) | シリアルインタフェースのハードウエア制御システム | |
| JPH05235803A (ja) | 伝送路終端回路 | |
| JPH06175869A (ja) | 二重化計算機システム | |
| JPS63231656A (ja) | 共通バスシステム | |
| JPH10154971A (ja) | 多重通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| LAPS | Cancellation because of no payment of annual fees |