KR950005148B1

KR950005148B1 - 패킷처리장치의 이중화 패킷버스 선택회로

Info

Publication number: KR950005148B1
Application number: KR1019910023139A
Authority: KR
Inventors: 이형호; 박주열; 홍현하; 한치문
Original assignee: 재단법인한국전자통신연구소; 경상현
Priority date: 1991-12-17
Filing date: 1991-12-17
Publication date: 1995-05-18
Also published as: KR930015463A

Abstract

내용 없음.

Description

패킷처리장치의 이중화 패킷버스 선택회로

제1도는 패킷교환장치의 구성도.

제2도는 패킷처리장치의 구성도.

제3도는 패킷버스정합부의 구성도.

제4도는 이중화 패킷버스 선택부의 구성도.

제5도는 동작/대기 상태변화 감지부의 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 이중화 패킷 버스 선택부 12 : 인터럽트 처리부

13 : 동작/대기 상태 변화 감지부 15 : 논리합 게이트

16 내지 19 : 논리곱 게이트 20 내지 23 : 인버터

본 발명은 전자교환기 패킷교환장치에 구현되는 패킷처리장치내의 이중화 패킷버스 선택회로에 관한 것이다.

본 발명은 패킷처리장치들 간의 데이타 전송시나, 패킷호 제어프로세서에서 패킷처리장치로 고속 데이타 패킷 전송시 2개의 패킷버스를 동작/대기 상태로 이중화 운용함으로써 데이타 전송의 신뢰성을 높이는데 그 목적이 있다.

이를 위하여 패킷처리장치내에서는 2개의 패킷버스에 상응하는 2개의 정합소자가 패킷버스 정합부에 있다. 상위 패킷호 제어프로세서에서 오는 동작/대기 제어신호를 패킷처리장치에서 받아 동작/대기 상태의 패킷버스 정합소자를 결정하여 운용함으로 하나의 패킷버스 불량이 있어도 다른 패킷버스로 자동절체되어 고속 데이타 패킷 전송은 이상없도록 설계되었다.

본 발명은 상기 목적을 달성하기 위하여 패킷 처리장치내의 이중화 패킷버스 선택회로에 있어서 ; 하나의 인터럽트 소오스(Source) 인 패킷버스로부터 수신되었던 전상태의 동작/대기 신호를 송출하는 기능을 하고, 다른 인터럽트 소오스인 패킷호제어프로세서(1)로부터 상기 패킷 버스를 경유하는 각각의 패킷 버스 동작/대기 신호를 수신함과 동시에 동작/대기 상태 변화 인터럽트를 수신할 경우 패킷처리제어부로 동작/대기 선택 제어 인터럽트를 발생하는 인터럽트 처리수단 ; 및 상기 인터럽트 처리수단에서 저장하고 있던 상기 전상태의 동작/대기 신호와 상기 패킷 버스를 경유하여 수신되는 상기 동작/대기 신호를 비교하여 동작/대기상태 변화 인터럽트를 상기 인터럽트 처리수단으로 발생시키는 동작/대기 상태 변화 감지수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.

제1도는 패킷교환장치의 구성도로서, 패킷호 제어 및 루팅 정보처리, 운용 및 유지보수 기능을 수행하는 패킷호 제어프로세서(1)와 패킷처리장치간의 데이타 패킷의 전달, 패킷호 제어프로세서와 패킷처리장치간의 제어패킷의 통신을 담당하는 이중화된 패킷 버스장치(3a,3b)가 있다. 그리고, 본 발명이 적용되는 X.25 링크레벨 기능, 패킷레벨 기능 및 내부 프로토콜 처리기능을 수행하는 패킷처리장치들(5a,5n)이 있다. 이는 시스팀 용량에 따라 n까지 활장할 수 있다. 이 장치들은 내부 프로토콜에 의해 각각 직렬버스로 연결되어 있으며 패킷처리장치(5a)에는 X.25 링크레벨 정합을 통한 타임스위치와 인터페이스되어 있다.

제2도는 패킷처리장치의 구성도로서, X.25링크정합부(6), 패킷처리제어부(7), 패킷공통메모리(9) 및 패킷버스정합부(8)를 구비하며, 이들은 로컬버스로 공통연결되어 있다.

상기 로컬버스로 연결되어 있는 X.25링크정합부(6), 패킷처리젱부(7), 패킷공통메모리(9) 및 패킷버스정합부(8)를 구비하며, 이들을 로컬버스로 공통연결되어 있다.

상기 로컬버스로 연결되어 있는 X.25링크 정합부(6)는 직렬버스로 연결된 타임스위치와 인터페이스되어서 타임 스위치를 경유한 X.25링크레벨을 전용칩으로 프로토콜 처리하는 부분이다.

상기 로컬버스에 연결된 패킷처리 제어부(7)는 범용 CPU(Central Processing Unit)와 주변소자로 구성되어 있으며, 로컬버스를 공유하는 패킷버스 정합부(8), 패킷공통메모리부(9), X.25링크 정합부(6)들에 대한 로컬버스 중재역할을 해주고, 패킷레벨 기능을 수행한다. 그리고, 패킷버스 정합부(8)내의 내부 프로토콜 처리를 위해 프로토콜처리 칩과 각종 제어신호를 주고 받으며, 2개의 패킷버스상태를 감지하여 동작/대기 소자를 결정한다.

상기 2개의 패킷버스와 직렬버스로 연결되어 있는 패킷버스 정합부(8)는 내부 프로토콜에 따른 데이타 패킷 송수신을 수행하는 부분이다.

상기 로컬버스에 연결된 패킷공통 메모리부(9)는 패킷버스정합부(8)로 수신된 패킷 데이타 및 X.25링크 정합부(6)에서 처리된 패킷데이타를 프로세서가 패킷레벨 처리절차에 의하여 수행할 수 있도록 임시저장하는 메모리이다.

제3도는 패킷버스 정합부의 구성도로서, 이중화 패킷버스 선택부(10)와 패킷버스 정합소자(11)를 구비한다.

상기 패킷버스와 동작/대기신호 2선으로 연결되어 있는 이중화 패킷버스 선택부(10)는 패킷버스를 동작/대기 이중화로 자동절체시키는 제어 메시지를 패킷처리 제어부(7)로 전송하는 역할을 수행한다.

상기 패킷버스(2)와 2개의 데이타 버스로 연결되어 있는 패킷버스 정합소자(11)는 2개의 패킷버스에 정합되는 내부 프로토콜 전용칩 2개를 사용하였으며, 이중화 패킷버스 선택부(10)의 동작/대기 이중화선택제어로 운용하고 있다. 그리고, 패킷버스(2)와의 데이타 송수신이 고속인 관계로 신호간섭이 적은 차등송수신소자를 사용하여 고품질의 데이타 패킷 송수신을 할 수 있게 하였다.

제4도는 본 발명에 따른 패킷처리장치의 이중화 패킷버스 선택회로의 구성도로서, 인터럽트 처리부(12), 동작/대기 상태변화 감지부(13)를 구비하여, 패킷버스 정합부(8)내의 2개의 정합소자를 이중화로 자동절체 할 수 있게 패킷처리제어부(7)로 제어신호인 동작/대기 선택제어 인터럽트를 발생시켜 주는 부분이다.

상기(12)의 인터럽트 처리부는 1개의 인터럽트 처리소자(MFP, 예로서 MC68901 상용칩)로 구성되어 종류의 인터럽트 소오스(Source)를 처리한다. 인터럽트 처리부는 하나의 인터럽트 소오스인 패킷버스(2)로부터 수신되어 저장되었던 전 상태의 동작/대기 신호를 동작/대기상태 변화 감지부로 송출하는 기능을 수행하고, 또 하나의 인터럽트 소오스인 패킷호제어프로세서(1)로부터 패킷버스(2)를 경유하는 각각의 패킷버스 동작/대기(A), (B) 신호를 수신함과 동시에 동작/대기 상태 변화감지부(13)로부터 동작/대기 상태변화 인터럽트를 받으면 패킷처리 제어부(7)로 동작/대기 선택제어 인터럽트를 발생하는 역할을 한다. 패킷처리 제어부(7)에서는 이신호를 수신하여 소프트웨어로 현재 동작상태인 하나의 패킷버스 정합소자를 대기상태로 유지하고 대기상태로 있던 또 하나의 정합소자를 동작상태로 절체하거나, 현재 대기상태인 하나의 패킷버스 정합소자를 동작상태로 유지하고 동작상태로 있던 또 하나의 정합소자를 4대기상태로 절체한다.

상기 동작/대기상태 변화 감지부(13)는 인터럽트 처리부(12)에서 저장하고 있던 전 상태의 전 동작/대기신호(A), (B)와 패킷호제어 프로세서로부터 수신되는 동작/대기신호(A),(B)를 비교하여 동작/대기 상태변화 인터럽트를 인터럽트 처리부(12)로 발생시켜 준다.

제5도는 동작/대기 상태변화 감지부 구성도(13)로서, 논리곱 게이트(16 내지 19), 논리합 게이트(15), 인버터(20 내지 23)를 구비한다. 동작/대기 상태변화 인터럽트가 발생되는 경우는 로직에서 나타난 바와 같이 동작/대기신호(A/B)와 전 동작/대기신호(A/B)가 서로 다르게 될 때 발생한다. 동작/대기신호(A)와 전동작신호(A)가 모두 0으로서 대기신호 상태인 경우, 동작/대기신호(A)가 1이 되어 동작상태로 바뀌게 되면 인버터(20), 논리곱 게이트(16)의 동작을 거쳐 논리합 게이트(15)의 출력값이 1이 되어 상태변화 인터럽트를 발생한다.

반대로 동작/대기신호(A)와 전 동작/대기신호(A)가 모두 1로서 동작신호 상태인 경우에도, 동작/대기상태가 0이 되어 대기 상태로 바뀌면 인버터(21), 논리곱 게이트(17)의 동작을 거쳐 논리합 게이트(15)의 출력이 1이 되어 인터럽트를 발생한다. 동작/대기 신호(B)와 전 동작/대기 신호(B)에 대하여서도 같은 방법의 동작을 거친다.

위와 같은 로직을 PAL(Programmable Array Logic)로 구현하여 보드내의 집접화에도 기여했다.

본 발명은 상기와 같이 구성되어 전자교환기의 패킷교환장치에서 패킷버스로 데이타 송수신을 이중화로 구성 운용함으로 고속데이타 패킷 송수신의 신뢰성을 도모함에 그 효과가 있다.

Claims

패킷 처리장치내의 이중화 패킷버스 선택회로에 있어서 ; 하나의 인터럽트 소오스(Source)인 패킷버스(2)로부터 수신되었던 전상태의 동작/대기 신호를 송출하는 기능을 하고, 다른 인터럽트 소오스인 패킷호제어프로세서(1)로부터 상기 패킷 버스(2)를 경유하는 각각의 패킷 버스 동작/대기 신호를 수신함과 동시에 동작/대기 상태 변화 인터럽트를 수신할 경우 패킷처리 제어부(7)로 동작/대기 선택 제어 인터럽트를 발생하는 인터럽트 처리수단(12) ; 및 상기 인터럽트 처리수단(12)에서 저장하고 있던 상기 전 상태의 동작/대기 신호와 상기 패킷 버스(2)를 경유하여 수신되는 상기 동작/대기 신호를 비교하여 동작/대기 상태변화 인터럽트를 상기 인터럽트 처리수단(12)으로 발생시키는 동작/대기 상태 변화 감지수단(13)을 구비하는 것을 특징으로 하는 패킷처리장치의 이중화 패킷 버스 선택회로.
제1항에 있어서, 상기 동작/대기 상태변화 감지수단(13)은, 상기 제1동작/대기신호와 반전된 제1전 동작/대기신호를 입력받아 논리곱하는 제1 논리곱 연산 수단(16) ; 상기 반전된 제1 동작/대기신호와 제1 전 동작/대기신호를 입력받아 논리곱하는 제2 논리곱 연산 수단(17) ; 상기 제3 동작/대기신호와 반전된 제2 전 동작/대기신호를 입력받아 논리곱하는 제2 논리곱 연산 수단(16) ; 상기 반전된 제 2 동작/대기신호와 제2 전 동작/대기신호를 입력받아 논리곱하는 제4 논리곱 연산 수단(17) ; 및 상기 각 논리곱 연산 수단(16,17,18,18)의 출력을 입력받아 논리합하여 동작 대기상태변화 인터럽트를 출력하는 논리합 연산 수단(15)을 구비하는 것을 특징으로 하는 패킷처리장치의 이중화 패킷 버스 선택회로.