JPH09198270A - 障害時自動切離し機能付二重化プロセッサシステム - Google Patents
障害時自動切離し機能付二重化プロセッサシステムInfo
- Publication number
- JPH09198270A JPH09198270A JP8009008A JP900896A JPH09198270A JP H09198270 A JPH09198270 A JP H09198270A JP 8009008 A JP8009008 A JP 8009008A JP 900896 A JP900896 A JP 900896A JP H09198270 A JPH09198270 A JP H09198270A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- signal line
- processor system
- processor
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 二重化プロセッサシステムにおいて、障害が
発生したプロセッサシステムが正常系のプロセッサシス
テムの動作に影響を与えないようにする。 【解決手段】 プロセッサシステム１はハード障害検出
回路６と障害監視時間設定回路７を備えている。ハード
障害検出回路６は信号線４の障害を検出してからその状
態が障害監視時間設定回路７に設定された障害監視時間
以上継続すると、スリーステートバッファ５をハイイン
ピーダンス状態にし、信号線４をプロセッサ間信号線３
から電気的に切離す。
発生したプロセッサシステムが正常系のプロセッサシス
テムの動作に影響を与えないようにする。 【解決手段】 プロセッサシステム１はハード障害検出
回路６と障害監視時間設定回路７を備えている。ハード
障害検出回路６は信号線４の障害を検出してからその状
態が障害監視時間設定回路７に設定された障害監視時間
以上継続すると、スリーステートバッファ５をハイイン
ピーダンス状態にし、信号線４をプロセッサ間信号線３
から電気的に切離す。
Description
【０００１】
【発明の属する技術分野】本発明は二重化プロセッサシ
ステムにおける障害時の自動切離し回路に関する。
ステムにおける障害時の自動切離し回路に関する。
【０００２】
【従来の技術】現用系と予備系に分かれた二重化系の切
替装置の従来例が特開平５−３５５１７号公報に開示さ
れている。これは、中央処理装置を持ち、障害を検出す
る障害検出回路と、障害検出時に障害系の信号出力を停
止するバスインタフェースとを各系に備え、自系が検出
できない障害を他系の中央処理装置によって監視し、他
系内の障害を自系内の障害検出回路が検出して該障害検
出回路によって切離し、制御バスを介して他系内のバス
インタフェースを無効とするものである。
替装置の従来例が特開平５−３５５１７号公報に開示さ
れている。これは、中央処理装置を持ち、障害を検出す
る障害検出回路と、障害検出時に障害系の信号出力を停
止するバスインタフェースとを各系に備え、自系が検出
できない障害を他系の中央処理装置によって監視し、他
系内の障害を自系内の障害検出回路が検出して該障害検
出回路によって切離し、制御バスを介して他系内のバス
インタフェースを無効とするものである。
【０００３】
【発明が解決しようとする課題】上述した従来の二重化
系の切替装置は、障害系内の障害を正常系内の障害検出
回路が検出するため、正常系の動作が影響を受け、両系
のプロセッサシステムが障害に陥いるという欠点があっ
た。
系の切替装置は、障害系内の障害を正常系内の障害検出
回路が検出するため、正常系の動作が影響を受け、両系
のプロセッサシステムが障害に陥いるという欠点があっ
た。
【０００４】本発明の目的は、障害が発生した系のプロ
セッサシステムが正常系のプロセッサシステムの動作に
影響を与えない二重化プロセッサシステムを提供するこ
とにある。
セッサシステムが正常系のプロセッサシステムの動作に
影響を与えない二重化プロセッサシステムを提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明の二重化プロセッ
サシステムは、プロセッサ間信号線と接続された自プロ
セッサシステム内部の信号線を該プロセッサ間信号線か
ら電気的に切離す信号線切離し手段と、自プロセッサシ
ステム内部の信号線の障害を検出すると、信号線切離し
手段を起動するハード障害検出手段を有する。
サシステムは、プロセッサ間信号線と接続された自プロ
セッサシステム内部の信号線を該プロセッサ間信号線か
ら電気的に切離す信号線切離し手段と、自プロセッサシ
ステム内部の信号線の障害を検出すると、信号線切離し
手段を起動するハード障害検出手段を有する。
【０００６】障害が発生した系のプロセッサシステムは
ハード障害が発生したことを検出し、正常系のプロセッ
サシステムの正常動作に影響を与えないように障害が発
生した信号線をプロセッサ間信号線から電気的に切離す
ため、二重化プロセッサシステムの両系のプロセッサシ
ステムが障害に陥ることが防止される。
ハード障害が発生したことを検出し、正常系のプロセッ
サシステムの正常動作に影響を与えないように障害が発
生した信号線をプロセッサ間信号線から電気的に切離す
ため、二重化プロセッサシステムの両系のプロセッサシ
ステムが障害に陥ることが防止される。
【０００７】本発明の一実施形態によれば、二重化プロ
セッサシステムは、障害監視時間が設定される障害監視
時間設定手段をさらに有し、ハード障害検出手段は信号
線の障害が少なくとも障害監視時間継続すると、ハード
障害検出手段を起動する。
セッサシステムは、障害監視時間が設定される障害監視
時間設定手段をさらに有し、ハード障害検出手段は信号
線の障害が少なくとも障害監視時間継続すると、ハード
障害検出手段を起動する。
【０００８】プロセッサシステム内部の動作内容に応じ
てハード障害と認識するまでの監視時間を外部より任意
に設定できるため、プロセッサシステムの障害発生から
信号線を電気的に切離しするまでの時間を最適化でき
る。
てハード障害と認識するまでの監視時間を外部より任意
に設定できるため、プロセッサシステムの障害発生から
信号線を電気的に切離しするまでの時間を最適化でき
る。
【０００９】なお、一般に、プロセッサ間信号線に接続
された信号線は複数あるが、どの信号線がスタックした
場合、両系のプロセッサシステムが障害に陥るか事前に
確認し、両系障害となる信号線に対してのみハード障害
検出手段と信号線切離し手段と障害監視時間設造手段が
個別に設けられる。その理由は、経済性と障害検出の信
頼性のためである。
された信号線は複数あるが、どの信号線がスタックした
場合、両系のプロセッサシステムが障害に陥るか事前に
確認し、両系障害となる信号線に対してのみハード障害
検出手段と信号線切離し手段と障害監視時間設造手段が
個別に設けられる。その理由は、経済性と障害検出の信
頼性のためである。
【００１０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１１】図１は本発明の一実施形態のプロセッサシ
ステムのブロック図である。
ステムのブロック図である。
【００１２】本実施形態の二重化プロセッサシステムは
プロセッサシステム１と２で構成され、プロセッサシス
テム１と２はプロセッサ間信号線３で接続されている。
プロセッサシステム１と２で構成され、プロセッサシス
テム１と２はプロセッサ間信号線３で接続されている。
【００１３】プロセッサシステム１内の信号線４は信号
線切離し手段であるスリーステートバッファ５によって
プロセッサ間信号線３と接続されている。プロセッサシ
ステム１はハード障害検出手段であるハード障害検出回
路６と、障害監視時間設定手段である障害監視時間設定
回路７を備えている。ハード障害検出回路６は信号線４
の障害が検出してからその状態が障害監視時間設定回路
７に設定された障害監視時間以上継続すると、スリース
テートバッファ５をハイインピーダンス状態にし、信号
線４をプロセッサ間信号線３から電気的に切離す。
線切離し手段であるスリーステートバッファ５によって
プロセッサ間信号線３と接続されている。プロセッサシ
ステム１はハード障害検出手段であるハード障害検出回
路６と、障害監視時間設定手段である障害監視時間設定
回路７を備えている。ハード障害検出回路６は信号線４
の障害が検出してからその状態が障害監視時間設定回路
７に設定された障害監視時間以上継続すると、スリース
テートバッファ５をハイインピーダンス状態にし、信号
線４をプロセッサ間信号線３から電気的に切離す。
【００１４】なお、プロセッサシステム２もプロセッサ
システム１と同様の構成になっている。
システム１と同様の構成になっている。
【００１５】次に、本実施形態の動作について説明す
る。プロセッサシステム１内の信号線４のハード障害
（信号線のＨまたはＬレベルのスタック状態）が発生す
ると、ハード障害検出回路６がこれを検出し、ハード障
害が障害監視時間設定回路７に予め設定された障害監視
時間を越えると、ハード障害検出回路６によりスリース
テートバッファ５がハイインピーダンス状態にされ、信
号線４は、正常系プロセッサシステムへ延びるプロセッ
サ間信号線３と電気的に切離された状態になる。
る。プロセッサシステム１内の信号線４のハード障害
（信号線のＨまたはＬレベルのスタック状態）が発生す
ると、ハード障害検出回路６がこれを検出し、ハード障
害が障害監視時間設定回路７に予め設定された障害監視
時間を越えると、ハード障害検出回路６によりスリース
テートバッファ５がハイインピーダンス状態にされ、信
号線４は、正常系プロセッサシステムへ延びるプロセッ
サ間信号線３と電気的に切離された状態になる。
【００１６】このため正常系のプロセッサシステム２の
動作に影響を与えず、二重化プロセッサシステムの両系
のプロセッサシステム１，２が共に障害に陥ることを防
止できる。
動作に影響を与えず、二重化プロセッサシステムの両系
のプロセッサシステム１，２が共に障害に陥ることを防
止できる。
【００１７】また、ハード障害とみなすまでの監視時間
を障害監視時間設定回路７より任意に設定できるため、
障害発生から信号線を電気的に切離すまでの時間を最適
化できる。
を障害監視時間設定回路７より任意に設定できるため、
障害発生から信号線を電気的に切離すまでの時間を最適
化できる。
【００１８】
【発明の効果】以上説明したように、本発明は、下記の
ような効果がある。 （１）請求項１の発明は、各プロセッサシステム内にハ
ード障害検出手段と信号線切離し手段を有することによ
り、二重化プロセッサシステムの両系のプロセッサシス
テムが共に障害に陥ることを防止できる。 （２）請求項２の発明は、障害監視時間設定手段を有す
ることにより、プロセッサシステムの障害発生から信号
線を電気的に切離すまでの時間を最適化できる。
ような効果がある。 （１）請求項１の発明は、各プロセッサシステム内にハ
ード障害検出手段と信号線切離し手段を有することによ
り、二重化プロセッサシステムの両系のプロセッサシス
テムが共に障害に陥ることを防止できる。 （２）請求項２の発明は、障害監視時間設定手段を有す
ることにより、プロセッサシステムの障害発生から信号
線を電気的に切離すまでの時間を最適化できる。
【図１】本発明の一実施形態の障害時切離し機能付二重
化プロセッサシステムの構成図である。
化プロセッサシステムの構成図である。
１，２ プロセッサシステム ３ プロセッサ間信号線 ４ 信号線 ５ スリーステートバッファ ６ ハード障害検出回路 ７ 障害監視時間設定回路
Claims (2)
- 【請求項１】 二重化プロセッサシステムにおいて、プ
ロセッサ間信号線と接続された自プロセッサシステム内
部の信号線を該プロセッサ間信号線から電気的に切離す
信号線切離し手段と、前記自プロセッサシステム内部の
信号線の障害を検出すると、前記信号線切離し手段を起
動するハード障害検出手段を有することを特徴とする障
害時自動切離し機能付二重化プロセッサシステム。 - 【請求項２】 障害監視時間が設定される障害監視時間
設定手段をさらに有し、前記ハード障害検出手段は前記
信号線の障害が少なくとも前記障害監視時間継続する
と、前記ハード障害検出手段を起動する、請求項１記載
の障害時自動切離し機能付二重化プロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009008A JPH09198270A (ja) | 1996-01-23 | 1996-01-23 | 障害時自動切離し機能付二重化プロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009008A JPH09198270A (ja) | 1996-01-23 | 1996-01-23 | 障害時自動切離し機能付二重化プロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09198270A true JPH09198270A (ja) | 1997-07-31 |
Family
ID=11708633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8009008A Pending JPH09198270A (ja) | 1996-01-23 | 1996-01-23 | 障害時自動切離し機能付二重化プロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09198270A (ja) |
-
1996
- 1996-01-23 JP JP8009008A patent/JPH09198270A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09198270A (ja) | 障害時自動切離し機能付二重化プロセッサシステム | |
| JP2003242048A (ja) | バスシステム | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ | |
| KR0144824B1 (ko) | 다수의 노드 장치들에 대한 장애발생 및 장애복구 감지회로 | |
| JPH0535517A (ja) | 二重化系の切替装置 | |
| JPS59135553A (ja) | 障害情報保持方式 | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JP3570334B2 (ja) | 系切替装置 | |
| JPH0695903A (ja) | 耐故障コンピュータシステム | |
| JPS6213700B2 (ja) | ||
| KR20010039096A (ko) | 전자교환기의 통신포트 이중화 제어장치 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JP3528825B2 (ja) | 冗長回線切替装置及び冗長回線切替システム | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPS6175462A (ja) | 複数モジユ−ル二重系システムの系切替方式 | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPH04350730A (ja) | 二重化回路 | |
| JPS6253044A (ja) | 信号伝送装置 | |
| JPH0279130A (ja) | 信号線駆動方式 | |
| JPS5920056A (ja) | 二重化構成装置における現用ユニツト設定方式 | |
| JPS59201126A (ja) | 共通バス制御方式 |