JPS63108436A - バス２重化切換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は２重化構成のシステムにおけるバス２重化切
換方式に関するものである。

〔従来の技術〕

交換機等の極めて高い信頼性が要求されるシステムにお
いては、中央制御装置（以下、ＣＰＵといり）、機能回
路等の機器を２重化して、一方の系統に障害が発生した
場合、他方の系統でこれをバックアップし、システムダ
ウンを防止するのが一般的である。第３図はこのような
２重化構成のシステムの基本構成を示すブロック図であ
る。図において、１は０糸のＣＰＵ、２に１系のＣＰ　
Ｕ。

６にこれら両糸のＣＰＵ１，２の切り換えを行う第１の
２重化切換回路、４は前記ＣＰＵ１あるいに２よりの制
御信号を受信／駆動したり、後述する機能回路のアドレ
スをデコードしたり、前記機能回路を動作させるタイミ
ング信号を発生させる、０系の制御回路、５は同じく１
糸の制御回路、６はこれら両系の制御回路４，５の切り
換えを行う第２の２重化切換回路、７は実際に機能を実
現する０系の機能回路、８に同じく１系の機能回路、９
はシステムが実現する機能サービスそのもの、１０はこ
れに前記両系の機能回路７．８を選択的に接続する機能
回路切換回路である。

このような２重化構成のシステムにあっては、ＣＰｔＪ
ｌ、２、制御回路４，５、機能回路７．８等の２重化さ
れた機器に障害が発生した場合、第１の２重化切換回路
６、第２の２重化切換回路６、機能回路切換回路１０等
を動作させて、障害を起こした機器を切り離し、正常な
機器によってシステムを再構成し、機能サービスの提供
を継続する。

しかしながら、各機器に供給さｎている電源が共通の場
合にに、電源に障害が発生するとシステムダウンを起こ
すため、電源側でも２重化７３重化構成を計って電源部
としての信頼性を高める一方、ＣＰＵ１，２、制御回路
４．５、機能回路７゜８等の２重化された機器に別々の
電源を供給することも考えられている。その場合、この
２重化された機器を結合し、切り換える各２重化切換回
路６．６が共通電源で動作している限り、この部分が信
頼度ダイヤグラム上のネックとなり、また、この部分の
活線保守、即ち、システム全稼働させたままでカード金
着脱したり、配線を増減したジする保守作業に不可能で
あった０そのため、ノ・−ドウエアを２系統に分離構成
した２重化切換回路が提案されている。

第４図に従来のこのような２重化切換回路を示すブロッ
ク図であり、図において、１．２ｉそれぞｎＯ系及び１
系のＣＰＵ、３ｉ２重化切換回路であり、この２重化切
換回路６は０系の切換回路６ａと１系の切換回路３ｂの
１対のハードウェアに分離して構成されている。この両
系の切換回路３ａ、３ｂの入力にはそれぞれ両系のＣＰ
Ｕ１　。

２の出力が接続され、また０系の切換回路６ａの出力に
０系の制御回路４へ、１系の切換回路６ｂの出力は１系
の制御回路５へ接続されている０１１は０糸のＣＰＵ１
を用いるか１系のＣＰｔＪ２を用いるかを決定するシス
テム制御回路である。

次に動作について説明する。まず、０系のＣＰＵ１を用
いる場合にはシステム制御回路１１の出力ｔ−ハイレベ
ルにする。これによって両系の切換回路３ａ、３ｂｉ上
方のゲートが開いてＯ系のＣＰＵ１の出力が両系の制御
回路４及び５へ伝えられる。同様にして、−１系のＣＰ
Ｕ２を用いる場合にはシステム制御回路１１の出力音ロ
ーレベルにする０これによって両系の切換回路３ａ　、
３ｂは下方のゲートが開いて１系のＣＰＵ２の出力が両
系の制御回路４及び５へ伝えられる。

ここで、電源が、０系及び１系のＣＰＬＪｌ　、２と切
換回路３ａ　、３ｂの各々に別々に供給されている場合
、あるいにＯ系のＣＰＵＩ及び切換回路３ａと１系のＣ
ＰＵ２及び切換回路６ｂとにそれぞれ供給されている場
合に、いずれかの電源に障害が発生し、電源の正常な機
器でシステムを再構成して稼働させる場合を想定する。

今、０糸のＣＰＬｌｌでシステム稼働中に１系の切換回
路６ｂへの電源が断となった場合、０系の機器、即ち、
ＣＰＵ０．切換回路５ａ、制御回路４でシステムが再構
成されて機能サービスの提供が継続される。

〔発明が解決しようとする問題点〕

従来のバス２重化切換方式は以上のように構成されてい
るので、切換回路５ｈ、５ｂに、通常のバス回路に用い
らｎる’ｌ”　Ｔ　Ｌ等の汎用論理素子が用いられてい
る場合、たとえ分離構成された切換回路３ａ　、３ｂに
別々の電源を供給したとしても、一方の切換回路、例え
ば３ｂの電源に障害が発生した場合には、この切換回路
３ｂがそれに結合しているＣＰＵＩあるいに２の重負荷
になってしまい、ＣＰＵ１あるいに２は出力論理の正常
性を保つことができなくなってシステムの稼働を維持す
ることができず、結局システムダウンにつながってしま
うという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、電源の障害によってもシステムダウンとなる
ことのないバス２重化切換方式を得ることを目的とする
。

〔問題点を解決するための手段〕

この発明に係るバス２重化切換方式に、２重化切換回路
を２系統のバスを切り換えるための、互いに独立したハ
ードウェアで形成さｎる１対の切換回路で構成し、電源
に発生した障害が他方の系統に影響を及ぼさないように
するためのバス結合回路金、前記切換回路同士を接続す
る部分に挿入したものである６ 〔作用〕 この発明におけるバス２重化切換方式に、いずｎか一方
の系統の切換回路に電源が供給さｎなくなっても、２系
統のバスを切り換えるための切換回路同士を接続する部
分に挿入さｎたバス結合回路のバッファ作用によって、
前記電源の供給が断たｎた系統の機器あるいに切換回路
等が正常な系の機器の重負荷となるのを防止して、当該
機器の出力論理の正常性を保つ。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１〜１０に第３図に同−符号全村し友もの
と同等のものであるため詳細な説明に省略する。３ａ、
３ｂ及び６ａ、６ｂｉ’！それぞｎ対となって第１の２
重化切換回路６あるいに第２の２重化切換回路６を構成
する切換回路であり、ハードウェア的には互いに独立し
ている。また、１２ａ〜１２ｄはこの切換回路６ａと３
ｂとの接続部分、あるいに切換回路６ａと６ｂの接続部
分に挿入されてバッファとして作用するバス結合回路で
、第１図の例でに切換回路３ａ、３ｂあるいＨ６ａ、６
ｂｉ接続するものとして示されている。このバス結合回
路１２ａ〜１２ｄの構成としては、受信側で電源断時の
インピーダンス？高くする素子あるいに回路構成、例え
ば、フォトカブラ、差動形ドライバ素子等を用いるもの
、あるいに、送信側で自系バスの駆動と相手系バスの駆
動とを分離し、相手系のドライバが電源断によって出力
論理レベルの保持ができなくなっても、ドライバ素子の
アイソレーション特性によって自系のバス駆動に影響が
生じないようにするもの等が考えら詐る。

第２図に送信側で対処したバス結合回路構成金示すブロ
ック図であり、この第２図でに前述の第４図の場合と同
様にＣＰＵバスの切り換え金行う第１の２重化切換回路
６の部分について図示している。ここでにバス結合回路
１２ａｌＣＯ系のＣＰＵ１と１１系の切換回路３ｂの間
に挿入さｎ１バス結合回路１２ｂｉＩ系のＣＰＵ２と０
系の切換回路６ａの間に挿入さｎている。

次に動作について説明する。ここで、電源の供給には種
々の組み合わせが考えらｎるが、ここで框、ＣＰＵ１、
制御回路４、機能回路７、切換回路３ａ、６ａ、バス結
合回路１２ａ　、　１２（Ｈという。系。グヤーブと、
ＣＰＵ２、制御回路５、機能回路８、切換回路５ｂ、６
ｂ、バス結合回路１２ｂ、１２ｄという１系のグループ
とにグループ別に供給されているものとし、また０系の
ＣＰＵ１、制御回路４、及び機能回路７で構成されたシ
ステムが稼働している場合に、スタンバイとなっている
１系のＣＰ（Ｊ２、制御回路５、機能回路８等のグルー
プに供給されている電源に障害が発生したことを想定す
る。

０系のバスと１系のバスの２重化切り換えを行う第１及
び第２の２重化切換回路６および６の切換回路３ａ　、
３ｂ及び６ａ、６ｂの接続部分には、前述の如くバス結
合回路１２ａ、１２ｂ及び１２Ｃ１１２ｄが挿入さｎて
いるため、電源が断となっても１系の機器がθ系の切換
回路５ａ　、６ａの論理的な重負荷になることになく、
正常なＯ系にてシステムの稼働を維持することができる
ｏ第２図の例によれば、１系の電源の障害によって切換
回路６ｂの電源供給が停止し、Ｏ系のｃｐｕｉの重負荷
となっても、バス結合回路１２ａで０系のバスは１系の
バスと別個に駆動されるため、１系の電電障害の影響に
Ｏ系側のバスには現れない。

なお、前記バス結合回路１２ａ〜１２ｄＵＣＰＵ１．２
、あるいに２重化切換回路６．６の内部に構成すること
も可能であるが、個別のハードウェアで構成しておけば
、このバス結合回路１２ａ〜１２ｄｔ取り去ることによ
って２系統を別々のサービス機能用途に使用することも
可能となるため、個別のハードウェアで構成した方が有
利となる０ 〔発明の効果〕 以上のように、この発明によれば２重化構成のどステム
の２系統のバスを切り換える回路のための切換回路同士
を接続している部分に、当該切換回路に電源が供給され
ていないときに、前記２系統のバスの間に影響を生じな
いように形成さｎたバス結合回路を挿入するように構成
したので、電源の供給が断たれた系統の機器あるいに切
換回路等が正常な系の機器の重負荷となるのが防止でき
、前記機器の出力論理の正常性が保ｆｃｎて、電源障害
時にも２重化構成による信頼度（稼働率で測定さｎる）
の向上が計ｎる効果がある０

【図面の簡単な説明】

第１図にこの発明の一実施例によるバス２重化切換切換
上示すブロック図、第２図はそのバス結合回路構成を示
すブロック図、第３図は従来のバス２重化切換切換上示
すブロック図、第４図にその２重化切換回路を示すブロ
ック図である。 １．２［ＣＰＵ、３．６Ｈ２重化切換回路、６ａ。 ５ｂ　、６ａ　、６ｂｉ切換回路、４．５に制御回路、
７．８は機能回路、１２ａ〜１２ｄにバス結合回路。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱電機株式会社 第１図 第２図　１３６

Claims (1)

【特許請求の範囲】
1. 中央処理装置、機能回路等の機器がそれぞれ２系統ずつ
   用意され、これらの各機器を２重化切換回路によつて結
   合して２重化構成したシステムにおいて、前記２重化切
   換回路を２系統のバスを切り換える個別ハードウェアに
   よる１対の切換回路で構成するとともに、前記切換回路
   同士を接続する部分に、当該系統の電源に発生した障害
   の影響が他方の系統に及ばないようにバッファとして作
   用するバス結合回路をそれぞれ挿入したことを特徴とす
   るバス２重化切換方式。