JP2775536B2 - 電源装置および電源制御方法 - Google Patents

電源装置および電源制御方法

Info

Publication number
JP2775536B2
JP2775536B2 JP3239466A JP23946691A JP2775536B2 JP 2775536 B2 JP2775536 B2 JP 2775536B2 JP 3239466 A JP3239466 A JP 3239466A JP 23946691 A JP23946691 A JP 23946691A JP 2775536 B2 JP2775536 B2 JP 2775536B2
Authority
JP
Japan
Prior art keywords
power supply
power
unit
instruction
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3239466A
Other languages
English (en)
Other versions
JPH0583853A (ja
Inventor
尚二 天満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3239466A priority Critical patent/JP2775536B2/ja
Publication of JPH0583853A publication Critical patent/JPH0583853A/ja
Application granted granted Critical
Publication of JP2775536B2 publication Critical patent/JP2775536B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は計算機システムの電源装
置および電源制御方法に関する。
【0002】
【従来の技術】計算機システムに対する高信頼化は、図
14に示すように、電源部1a,1bと電源制御部2
a,2bを両方共に二重化することで実現されていた。
ここに、3は制御パネルであって、電源をON/OFF
するスイッチ3aを有する。4は電源であって、電源部
1a,1bに同一の規格、性能を有するものをそれぞれ
二重に内蔵させる。5はダイオードであって、各電源部
1a,1bで二重に内蔵された電源4をダイオード5の
出力側でダイオードORにより接続させる。このような
構成では、各電源部1a,1bに電源4をそれぞれ二重
に持つ必要があり、電源部1a,1bが大きくなってし
まう。
【0003】
【発明が解決しようとする課題】上記従来の技術におい
ては、計算機システムにおける高信頼化電源装置では、
電源部1a,1bに内蔵される電源4をそれぞれ二重に
持つ必要があるため、電源装置全体が大きくなるという
問題点があった。
【0004】本発明は、従来の技術における前記問題点
を解消するためのものであり、そのための課題は、電源
部を大きくさせずに信頼性を高くする電源装置および電
源制御方法を提供することにある。
【0005】
【課題を解決するための手段】本発明は前記課題を達成
できるようにするため、図1に示すように、電源装置を
構成する。ここに、電源装置においては、複数個からな
る同一の電源制御部11,11と、該電源制御部11,
11により制御され、必要な電力を供給するために必要
な個数+1個の同一電源12,12,12からなる必要
分+1の冗長性を持たせた電源部13と、伝送路上で前
記複数個の電源制御部11,11から前記電源部13に
出される制御信号の論理和をとるOR回路装置14と、
前記電源制御部同士の接続を仲介し相互の動作状態通知
情報を保持する通知レジスタ16,16とを備え、前記
電源制御部11,11が、通常動作時には、常時、自電
源制御部11の動作状態を前記通知レジスタ16に書き
込んで他電源制御部11に動作状態の通知を可能にし、
リセット時には、他の電源制御部11の動作状態を前記
通知レジスタ16より読み出して認識し、前記電源部1
3に対する指示状態を同一になるように動作状態合わせ
を行うことを特徴とする。
【0006】また、電源制御方法においては、複数個か
らなる同一の電源制御部11,11と、該電源制御部1
1,11の個数+1個の電源12,12,12を有した
電源部13と、動作状態通知情報を保持する通知レジス
タ16,16とを備え、図2に示すように、前記電源制
御部11が、電源部13に電源切断指示を出してから動
作状態入力先の前記通信レジスタ16の初期状態設定を
行い(ステップ21)、その後、動作状態読込元の前記
通知レジスタ16から他電源制御部11の状態設定内容
を読み込み(ステップ22,23)、その読み込み内容
が電源投入状態の場合(ステップ24)に前記電源部1
3へ電源投入指示を出すとともに動作状態入力先の前記
通知レジスタ16を新たに状態設定し(ステップ2
5)、前記電源部13を監視して(ステップ26)電源
投入信号の変化を認識した場合(ステップ27)には電
源部13に電源投入指示を出すとともに動作状態入力先
の前記通知レジスタ16を新たに状態設定し(ステップ
28)、前記電源部13を監視して電源切断信号の変化
を認識した場合(ステップ29)には電源部13に電源
切断指示を出してから動作状態入力先の前記通知レジス
タ16の初期状態設定を行う(ステップ30)ことを特
徴とする。
【0007】
【作用】このように構成したことにより、電源装置を適
用すると、各電源制御部11,11が、通常動作時に、
常時、自電源制御部11の動作状態を入力先の通知レジ
スタ16に書き込んで他電源制御部11に動作状態を通
知できるようにし、リセット時には、他の電源制御部1
1の動作状態を読込元の通知レジスタ16より読み出し
て認識し、電源部13に対する指示状態が各電源制御部
11,11において同一になるように状態を合わせ、各
電源制御部11,11のいずれかがOR回路装置14を
介して電源部13に動作指示を出力させる。動作指示を
受けた電源部13では電源12,12,12のいずれか
が異常であっても他の電源12,12により必要とする
電圧、電流を供給させて、電源部13が必要最小限の電
源構成で電源供給できるようにする。
【0008】また、電源制御方法においては、主たる電
源制御を実行する電源制御部11が、初期条件設定時に
は、電源部13に電源切断指示を出してから動作状態入
力先の通知レジスタ16に初期状態設定を行い(ステッ
プ21)、それから、動作状態読込元の通知レジスタ1
6から他電源制御部11の状態設定内容を読み込む(ス
テップ22,23)。その読み込み内容が電源投入状態
の場合(ステップ24)には、電源部13へ電源投入指
示を出すとともに動作状態入力先の通知レジスタ16を
新たに状態設定する(ステップ25)。その後、電源部
制御時には、電源部13を監視して(ステップ26)電
源投入信号の変化を認識した場合(ステップ27)に
は、電源部13に電源投入指示を出すとともに動作状態
入力先の通知レジスタ16を新たに状態設定する(ステ
ップ28)。電源部13を監視して電源切断信号の変化
を認識した場合(ステップ29)には、電源部13に電
源切断指示を出すとともに動作状態入力先の通知レジス
タ16の初期状態設定を行う(ステップ30)。そして
その後も引き続き電源部13の監視を継続する。
【0009】
【実施例】本発明における以下の実施例では電源制御部
を2つ装備した場合について説明する。
【0010】図3は一実施例における2つの電源制御部
の詳細を示す図である。ここに、11a,11bは電源
制御部であって、同一の装置を必要個数(実施例では
2)装備し、各電源制御部11aまたは11bは各独立
に指示信号を出力力する。16a,16bは通知レジス
タとしての状態保持レジスタであって、電源制御部11
a,11bから電源部13(図1参照)への指示の状態
を書き込まれ、次に指示の状態を書き込まれるまで保持
する。17は制御パネルで、電源投入あるいは電源切断
を指示するための指示スイッチ17aを設けている。こ
の制御パネル17からの信号は各電源制御部11a,1
1bに同時に出力される。電源制御部11a(11b)
には、制御パネル17からの電源投入か電源切断かの指
示をパルス信号で受ける投入切断指示受信部111a
(112a)と、この投入切断指示受信部111a(1
12a)の出力信号に従って電源制御部11a(11
b)における電源投入あるいは電源切断の制御を実行す
る投入切断制御部111b(112b)と、電源部13
側に出力すべき電源投入あるいは電源切断の指示信号を
保持する投入切断指示保持部111c(112c)と、
投入切断制御部111b(112b)から電源部13に
対する指示の状態を状態保持レジスタ16a(16b)
に書き込む状態書込部111d(112d)と、状態保
持レジスタ16b(16a)から他電源制御部11b
(11a)の電源部13に対する指示状態を読み出す状
態読込部111e(112e)とを具備する。
【0011】図4は状態保持レジスタ16a(16b)
に保持されるデータの詳細を示す。このデータにおい
て、PON(Power ON)ビットは電源部13に対する指
示状態を表し、PONビットが1の場合に電源投入状態
を示し、0の場合に電源切断状態を示す。また、AV
(Availability)ビットはPONビットに保持されてい
るデータが有効かあるいは無効かを表し、AVビットが
1の場合に有効を示し、0の場合に無効を示す。
【0012】図5は図1に示すOR回路装置14の構成
を示す。ここで、14aはD−FF(フリップフロッ
プ)であり、電源制御部11aの投入切断指示保持部1
11cからの電源投入指示信号(1=ON)をD入力端
から入力させ、正常動作の場合にはD入力端から電源投
入指示信号(1)を入力させて反転出力端(〓)から保
持されていた電源投入指示信号(1)を出力するととも
に、RST(リセット)入力端に異常表示信号が入力さ
れた時に反転出力端(〓)から電源投入指示信号(1)
を出力する。14bはD−FF(フリップフロップ)で
あり、電源制御部11bの投入切断指示保持部112c
からの電源投入指示信号(1)をD入力端から入力さ
せ、正常動作の場合にはD入力端から電源投入指示信号
(1)を入力させて反転出力端(〓)から保持されてい
た電源投入指示信号(1)を出力するとともに、RST
(リセット)入力端に異常表示信号が入力された時に反
転出力端(〓)から電源投入指示信号(1)を出力す
る。14cはORゲート回路で、D−FF14aとD−
FF14bとの論理和をとって出力する。
【0013】図6は図1に示すAND回路装置15の構
成を示す。ここで、15aはD−FF(フリップフロッ
プ)であり、電源制御部11aの投入切断指示保持部1
11cからの電源切断指示信号(0=OFF)をD入力
端から入力させ、正常動作の場合にはD入力端から電源
切断指示信号(0)を入力させて反転出力端(〓)から
保持されていた電源切断指示信号(0)を出力するとと
もに、RST(リセット)入力端に異常表示信号が入力
された時に反転出力端(〓)から電源切断指示信号
(0)を出力する。15bはD−FF(フリップフロッ
プ)であり、電源制御部11bの投入切断指示保持部1
12cからの電源切断指示信号(0)をD入力端から入
力させ、正常動作の場合にはD入力端から電源切断指示
信号(0)を入力させて反転出力端(〓)から保持され
ていた電源切断指示信号(0)を出力するとともに、R
ST(リセット)入力端に異常表示信号が入力された時
に反転出力端(〓)から電源切断指示信号(0)を出力
する。14cはANDゲート回路で、D−FF14aと
D−FF14bとの論理積をとって出力する。
【0014】電源部13は、図1に示すように、外部か
ら得た電源を計算機システム内で使用する安定電圧に変
換し、計算機システムの運用に必要とされる必要最小限
の電流を供給できる同一電圧の電源12を、必要とされ
る最大電流を供給するための個数(実施例では2)に1
個の冗長電源を増加させた個数につき装備し、各電源1
2の出力側をダイオード13aの入力端に接続し、その
ダイオード13aの出力側を互いに接続して、各電源1
2を並列に接続するとともに各電源12への逆電流を阻
止させる。電源部13に装備する電源12の必要個数と
は、ある電圧における必要な電流を供給するための最小
の電源を用いた場合における、計算機システムを維持す
るために必要となる容量にするための個数である。ある
電圧における必要な電流を供給するための最小の電源と
して、例えば、5V,50Aの電源を用いると、5V,
100Aの電源が必要な場合に5V,50Aの電源を2
個用いれば良く、5V,150Aのものが必要な場合に
は5V,50Aの電源を3個用いれば良いので、5V,
50Aの電源を複数製造すれば、各個に5V,100A
の電源や5V,150Aの電源を製造する場合よりも遙
かに低コストになる。このように、必要な電源を5V,
100Aにする場合には5V,50Aの最小電源を用い
る場合には必要個数は2個となり、5V,150Aの電
源にするためには5V,50Aの最小電源を用いる場合
には必要個数は3個となる。従って、必要な個数+1個
の同一電源12,12,12からなる必要分+1の冗長
性を持たせた電源部13は、5V,50Aの電源を用い
ると、5V,100Aのシステム電源を必要とする場合
は2+1=3(個)を装備したものとなり、5V,15
0Aのシステム電源を必要とする場合には3+1=4
(個)を装備したものとなる。
【0015】このように構成した実施例においては、図
7〜13に示すように制御する。図7〜13は図2に対
して実施例における詳細を示したものである。電源に投
入時には、各部が初期状態にセットされているものとす
ると、図7に示すように、制御パネル17の電源投入ス
イッチ17aを押して電源投入を指示すると、電源制御
部11a,11bの両方に同時に入力され、投入切断指
示受信部111a,112aが受信してその旨を投入切
断制御部111b,112bに伝える。投入切断制御部
111b,112bでは電源制御信号を0に設定して投
入切断指示保持部111c,112cに保持させるとと
もに電源部13側に通知し、データのPONビットおよ
びAVビットを1に設定して状態書込部111d,11
2dを介してそれぞれ状態保持レジスタ(Reg1)1
6a,状態保持レジスタ(Reg2)16bに格納す
る。電源制御部11a,11bの両方から電源制御信号
(0)を入力したOR回路装置14ではD−FF14a
およびD−FF14bの反転出力端からの出力信号をO
Rゲート回路14cで論理和をとって電源投入指示信号
として電源部13に出力する。この電源投入指示信号を
受けた電源部13ではシステム側に電力の供給を開始す
る。電源に切断時には、各部が投入状態にセットされて
いるものとすると、図8に示すように、制御パネル17
の電源切断スイッチ17aを押して電源切断を指示する
と、電源制御部11a,11bの両方に同時に入力さ
れ、投入切断指示受信部111a,112aが受信して
その旨を投入切断制御部111b,112bに伝える。
投入切断制御部111b,112bでは電源制御信号を
1に設定して投入切断指示保持部111c,112cに
保持させるとともに電源部13側に通知し、データのP
ONビットを0、AVビットを1に設定して状態書込部
111d,112dを介してそれぞれ状態保持レジスタ
(Reg1)16a,状態保持レジスタ(Reg2)1
6bに格納する。電源制御部11a,11bの両方から
電源制御信号(1)を入力したAND回路装置15では
D−FF15aおよびD−FF15bの反転出力端から
の出力信号をORゲート回路15cで論理積をとって電
源切断指示信号として電源部13に出力する。この電源
切断指示信号を受けた電源部13ではシステム側に電力
の供給を停止する。電源投入中において電源制御部11
bに異常が発生した場合には、図9に示すように、電源
制御部11aは電源制御信号を0に設定して投入切断指
示保持部111cに保持させるとともに電源部13側に
通知させる。そして、データのPONビットを1、AV
ビットを1に設定したままとする。この時、電源制御部
11bでは電源制御信号が1に設定変更されるので、投
入切断指示保持部111cに保持させた内容が変化し、
電源部13側に通知させる信号も変化する。そして、電
源制御部11aの出力信号と電源制御部11bの出力信
号とを入力したOR回路装置14では、D−FF14a
の反転出力端からの出力信号と、異常表示信号をRST
入力端に入力させたD−FF14bの反転出力端からの
出力信号とをORゲート回路14cによって論理和をと
り、その出力信号を電源部13に出力する。この出力信
号は電源投入指示信号であって、この出力信号を受けた
電源部13ではシステム側に対する電力の供給を続行す
る。電源投入中において電源制御部11bが抜かれた場
合には、図10に示すように、電源制御部11aは電源
制御信号を0に設定して投入切断指示保持部111cに
保持させるとともに電源部13側に通知させる。そし
て、データのPONビットを1、AVビットを1に設定
したままとする。この時、電源制御部11b側では実装
されていないため、OR回路装置14の電源制御部11
b側入力端には電源切断信号が入力された場合と同じ状
態になる。そして、電源制御部11aの出力信号と電源
制御部11bの出力信号とを入力したOR回路装置14
では、D−FF14aの反転出力端からの出力信号と、
異常表示信号をRST入力端に入力させたD−FF14
bの反転出力端からの出力信号とをORゲート回路14
cによって論理和をとり、その出力信号を電源部13に
出力する。この出力信号は電源投入指示信号であって、
この出力信号を受けた電源部13ではシステム側に対す
る電力の供給を続行する。電源切断中において電源制御
部11bが抜かれた場合には、図11に示すように、電
源制御部11aは電源制御信号を1に設定して投入切断
指示保持部111cに保持させるとともに電源部13側
に通知させる。そして、データのPONビットを0、A
Vビットを1に設定して状態書込部111dを介して状
態保持レジスタ(Reg1)16aに格納する。この
時、電源制御部11b側では実装されていないため、O
R回路装置14の電源制御部11b側入力端には電源切
断信号が入力された場合と同じ状態になる。そして、電
源制御部11aの出力信号と電源制御部11bの出力信
号とを入力したAND回路装置15では、D−FF15
aの反転出力端からの出力信号と、異常表示信号をRS
T入力端に入力させたD−FF15bの反転出力端から
の出力信号とをANDゲート回路15cによって論理積
をとり、その出力信号を電源部13に出力する。この出
力信号は電源切断指示信号であって、この出力信号を受
けた電源部13ではシステム側に対する電力供給の停止
を維持する。電源投入中において電源制御部11bが実
装された場合には、図12に示すように、電源制御部1
1aは電源制御信号を0に設定して投入切断指示保持部
111cに保持させるとともに電源部13側に通知させ
る。そして、データのPONビットを1、AVビットを
1に設定したままとする。そして、電源制御部11b側
では、電源制御部11b側が実装されると、状態読込部
112eを介して状態保持レジスタ16aの保持内容を
読み出し、電源制御信号を1に設定するとともにデータ
のPONビットを0、AVビットを1に設定して状態書
込部112dを介して状態保持レジスタ状態保持レジス
タ16bに格納し、電源制御部11aの状態を読み出し
た状態保持レジスタ16aの保持内容から認識して、電
源制御部11aの状態に合わせて電源制御信号を0に再
設定しなおすとともにデータのPONビットを1、AV
ビットを1に設定して状態書込部112dを介して状態
保持レジスタ状態保持レジスタ16bに格納する。電源
制御部11aと電源制御部11bの出力信号を入力した
OR回路装置14では、D−FF14aの反転出力端か
らの出力信号とD−FF14bの反転出力端からの出力
信号とをORゲート回路14cによって論理和をとり電
源部13に出力する。この出力信号は電源投入指示信号
であって、この出力信号を受けた電源部13ではシステ
ム側に対する電力供給を維持する。電源切断中において
電源制御部11bが実装された場合には、図13に示す
ように、電源制御部11aは電源制御信号を1に設定し
て投入切断指示保持部111cに保持させるとともに電
源部13側に通知させる。そして、データのPONビッ
トを0、AVビットを0に設定し、状態書込部111d
を介して状態保持レジスタ状態保持レジスタ16aに格
納する。そして、電源制御部11b側では、電源制御部
11b側が実装されると、状態読込部112eを介して
状態保持レジスタ16aの保持内容を読み出し、電源制
御信号を1に設定するとともにデータのPONビットを
0、AVビットを1に設定して状態書込部112dを介
して状態保持レジスタ状態保持レジスタ16bに格納
し、状態保持レジスタ16aの保持内容から認識して、
電源制御部11aの状態に合わせて電源制御信号を1に
再設定しなおすとともにデータのPONビットを0、A
Vビットを0に設定して状態書込部112dを介して状
態保持レジスタ状態保持レジスタ16bに再格納する。
電源制御部11aと電源制御部11bの出力信号を入力
したAND回路装置15では、D−FF15aの反転出
力端からの出力信号と、D−FF15bの反転出力端か
らの出力信号とをANDゲート回路15cによって論理
積をとり電源部13に出力する。この出力信号は電源切
断指示信号であって、これを受けた電源部13ではシス
テム側に対する電力供給の停止を維持する。
【0016】このように実施例では、複数の電源制御部
(電源制御部11aと電源制御部11bと)を備えてい
るにもかかわらず、OR回路装置14またはAND回路
装置15によって、電源投入指示信号または電源切断指
示信号を1つの電源制御部11aまたは11bから電源
部13に出力した場合と同様に動作させることができる
とともに、複数の電源制御部(電源制御部11aと電源
制御部11bと)のいずれか一方が異常を生じて抜き出
される場合あるいは修理後の実装される場合などにおい
て他方が電源投入状態を維持させることができ、しかも
状態保持レジスタ16aまたは16bにより異常を生じ
た方の電源制御部11aまたは11bが正常な状態に復
帰した時に他方の正常な電源制御部11aまたは11b
の状態を認識させて同一の状態に設定させることができ
て、システムの制御を単一の状態に保つことができる。
これにより、電源部13の小型化および電源部13と電
源制御部11a,11bの組合せの高信頼性化が両立で
きて、信頼性の高い小型化した電源装置が実現できる。
【0017】
【発明の効果】以上のように本発明では、電源装置にお
いては、各電源制御部11,11が、自電源制御部11
の動作状態を入力先の通知レジスタ16に書き込んで他
電源制御部11に動作状態を通知できるようにし、他電
源制御部11の動作状態を読込元の通知レジスタ16よ
り読み出して認識できるようにして、電源部13に対す
る指示状態が各電源制御部11,11において同一にな
るように状態を合わせ、各電源制御部11,11のいず
れかが電源部13に同一の動作指示を出力させることが
できるようにしたため、電源部13では確実に電源制御
部11,11のいずれかからの動作指示を受けることが
でき、しかもその動作指示はあたかも1つの電源制御部
11からの指示であるかの如く統一された指示を受ける
ことができる。これにより、電源部13は1つの電源制
御部11からの指示を受けたかの如く動作でき、しかも
電源12,12,12のいずれかが異常であっても他の
電源12,12により必要とする電圧、電流を供給させ
ることができ、必要最小限の電源構成で電源供給できる
電源部13が実現できる。さらに、電源制御部11,1
1のいずれかからも同一の動作指示が電源部13に対し
て出せるため、一方が動作指示を出している間に、他方
を交換あるいは修理することができ、電源供給を停止さ
せることなく計算機システムを運用することができる。
このため、電源部13の小型化および電源部13と電源
制御部11a,11bの組合せの高信頼性化が両立でき
て、信頼性の高い小型化した電源装置が実現できる。
【0018】また、電源制御方法においては、主たる電
源制御を実行する電源制御部11が、初期条件設定時に
は、電源部13に電源切断指示を出してから動作状態入
力先の通信レジスタ16に初期状態設定を行い、それか
ら、動作状態読込元の通信レジスタ16から他電源制御
部11の状態設定内容を読み込み、その読み込み内容が
電源投入状態の場合には、電源部13へ電源投入指示を
出すとともに動作状態入力先の通信レジスタ16を新た
に状態設定するようにしたため、複数の電源制御部11
が同一の状態設定ができ、電源部13に対して同じ電源
投入指示を出すことができる。その初期条件設定後の電
源部制御時には、電源部13を監視し、電源投入信号の
変化を認識した場合には、電源部13に電源投入指示を
出すとともに動作状態入力先の通信レジスタ16を新た
に状態設定し、電源切断信号の変化を認識した場合に
は、電源部13に電源切断指示を出すとともに動作状態
入力先の通信レジスタ16の初期状態設定を行うように
したため、常に、各電源制御部11が通信レジスタ16
を介して同一の条件設定ができるようにして、各電源制
御部11,11のいずれかからでも同じ指示を出して電
源部13を制御できる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】本発明による電源制御方法を示す流れ図であ
る。
【図3】実施例における電源制御部を示す構成図であ
る。
【図4】実施例における状態保持レジスタのデータを示
す説明図である。
【図5】実施例におけるOR回路装置を示す構成図であ
る。
【図6】実施例におけるAND回路装置を示す構成図で
ある。
【図7】実施例における電源投入時の動作を示す処理流
れ図である。
【図8】実施例における電源切断時の動作を示す処理流
れ図である。
【図9】実施例における電源投入中に電源制御部に異常
が発生した場合の動作を示す処理流れ図である。
【図10】実施例における電源投入中に電源制御部が抜
かれた場合の動作を示す処理流れ図である。
【図11】実施例における電源切断中に電源制御部が抜
かれた場合の動作を示す処理流れ図である。
【図12】実施例における電源投入中に電源制御部を実
装した場合の動作を示す処理流れ図である。
【図13】実施例における電源切断中に電源制御部を実
装した場合の動作を示す処理流れ図である。
【図14】従来の電源装置を示す構成図である。
【符号の説明】
11 電源制御部 12 電源 13 電源部 13a ダイオード 14 OR回路装置 15 AND回路装置 16 通知レジスタ 17 制御パネル 17a ON/OFFスイッチ(投入切断指示スイッ
チ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数個からなる同一の電源制御部(1
    1,11)と、 該電源制御部(11,11)により制御され、必要な電
    力を供給するために必要な個数+1個の同一電源(1
    2,12,12)からなる必要分+1の冗長性を持たせ
    た電源部(13)と、 伝送路上で前記複数個の電源制御部(11,11)から
    前記電源部(13)に出される制御信号の論理和をとる
    OR回路装置(14)と、 前記電源制御部同士の接続を仲介し相互の動作状態通知
    情報を保持する通知レジスタ(16,16)とを備え、 前記電源制御部(11,11)が、通常動作時には、常
    時、自電源制御部(11)の動作状態を前記通知レジス
    タ(16)に書き込んで他電源制御部(11)に動作状
    態の通知を可能にし、リセット時には、他電源制御部
    (11)の動作状態を前記通知レジスタ(16)より入
    力して認識し、前記電源部(13)に対する指示状態を
    同一になるように動作状態合わせを行うことを特徴とす
    る電源装置。
  2. 【請求項2】 複数個からなる同一の電源制御部(1
    1,11)と、該電源制御部(11,11)の個数+1
    個の電源(12,12,12)を有した電源部(13)
    と、動作状態通知情報を保持する通知レジスタ(16,
    16)とを備え、 前記電源制御部(11)が、電源部(13)に電源切断
    指示を出してから動作状態入力先の前記通知レジスタ
    (16)の初期状態設定を行い(ステップ21)、その
    後、動作状態読込元の前記通知レジスタ(16)から他
    電源制御部(11)の状態設定内容を読み込み(ステッ
    プ22,23)、その読み込み内容が電源投入状態の場
    合(ステップ24)に前記電源部(13)へ電源投入指
    示を出すとともに状態入力先の前記通知レジスタ(1
    6)を新たに状態設定し(ステップ25)、 前記電源部(13)を監視して(ステップ26)電源投
    入信号の変化を認識した場合(ステップ27)には電源
    部(13)に電源投入指示を出すとともに動作状態入力
    先の前記通知レジスタ(16)を新たに状態設定し(ス
    テップ28)、前記電源部(13)を監視して電源切断
    信号の変化を認識した場合(ステップ29)には電源部
    (13)に電源切断指示を出してから動作状態入力先の
    前記通知レジスタ(16)の初期状態設定を行う(ステ
    ップ30)ことを特徴とする電源制御方法。
JP3239466A 1991-09-19 1991-09-19 電源装置および電源制御方法 Expired - Fee Related JP2775536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3239466A JP2775536B2 (ja) 1991-09-19 1991-09-19 電源装置および電源制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3239466A JP2775536B2 (ja) 1991-09-19 1991-09-19 電源装置および電源制御方法

Publications (2)

Publication Number Publication Date
JPH0583853A JPH0583853A (ja) 1993-04-02
JP2775536B2 true JP2775536B2 (ja) 1998-07-16

Family

ID=17045186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3239466A Expired - Fee Related JP2775536B2 (ja) 1991-09-19 1991-09-19 電源装置および電源制御方法

Country Status (1)

Country Link
JP (1) JP2775536B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877622B2 (en) * 2007-12-13 2011-01-25 International Business Machines Corporation Selecting between high availability redundant power supply modes for powering a computer system

Also Published As

Publication number Publication date
JPH0583853A (ja) 1993-04-02

Similar Documents

Publication Publication Date Title
JP2775536B2 (ja) 電源装置および電源制御方法
US6801973B2 (en) Hot swap circuit module
JP2799104B2 (ja) プログラマブルコントローラの二重化切替装置
KR100364780B1 (ko) 통신 시스템의 정상회로 선택 장치
JP2575883B2 (ja) 相互バックアップ可能なシーケンサ機構
KR0129100B1 (ko) 방송운행 자동 제어 시스템
KR100405598B1 (ko) 컴팩트 피씨아이 시스템에서의 보드 이중화 구조
KR20010028123A (ko) 광전송 시스템의 이중화 감시 제어 장치 및 그 방법
JPH036037Y2 (ja)
JP4202480B2 (ja) マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム
KR100216354B1 (ko) 통신시스템의 셀프 이중화 구현방법 및 시스템
JP2894395B2 (ja) 映像信号切替装置
JPH0675653A (ja) 計算機冗長制御方式
JPH10260867A (ja) データ比較装置
JP2002007220A (ja) 多重化メモリシステム
KR0158839B1 (ko) 직렬 통신 라인의 셧 다운 방지 회로
JP2002215201A (ja) 監視制御装置
JPH05334107A (ja) システムバスバッファ制御装置
JPH05197448A (ja) 無停止型コンピュータのマザーボード
JPS63108436A (ja) バス2重化切換方式
JPH0331921A (ja) データ処理装置
KR20010028299A (ko) 이중화 유닛 절체 제어회로
JPH06337730A (ja) 冗長装置
JPS61224757A (ja) 通信制御装置切換制御方式
JPH07281917A (ja) Cpu切替回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980317

LAPS Cancellation because of no payment of annual fees