KR0158839B1 - 직렬 통신 라인의 셧 다운 방지 회로 - Google Patents

직렬 통신 라인의 셧 다운 방지 회로 Download PDF

Info

Publication number
KR0158839B1
KR0158839B1 KR1019950007204A KR19950007204A KR0158839B1 KR 0158839 B1 KR0158839 B1 KR 0158839B1 KR 1019950007204 A KR1019950007204 A KR 1019950007204A KR 19950007204 A KR19950007204 A KR 19950007204A KR 0158839 B1 KR0158839 B1 KR 0158839B1
Authority
KR
South Korea
Prior art keywords
serial
serial communication
information
communication line
line
Prior art date
Application number
KR1019950007204A
Other languages
English (en)
Other versions
KR960036461A (ko
Inventor
김영민
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950007204A priority Critical patent/KR0158839B1/ko
Publication of KR960036461A publication Critical patent/KR960036461A/ko
Application granted granted Critical
Publication of KR0158839B1 publication Critical patent/KR0158839B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 직렬 통신라인의 셧 다운 방지회로에 관한 것으로, 좀더 상세하게는 직렬통신라인에 접속되어 사용되는 임의의자이들 중 한 디바이스가 오동작을 일으킬 경우 직렬 통신라인이 셧 다운되는 현상을 방지하는 회로에 관한 것으로, 본 발명은 저항과 FET로 이루어진 스위칭부와, 콘덴서 및 저항과 다이오드로 이루어진 스위칭제어부를 구비하여 디바이스의 고장발생에 의해 직렬통신라인이 장시간 기능상실상태가 지속되면 스위칭제어부의 동작에 의해 직렬통신라인에 고장발생된 디바이스로부터 신호가 인가되지 않도록 오픈시킴으로써 직렬통신라인이 본래의 기능을 계속 유지할 수 있게 한 것이다.

Description

직렬 통신 라인의 셧 다운 방지 회로
제1도는 종래 직렬 통신라인의 구동회로도.
제2도는 본 발명에 따른 직렬 통신라인의 셧 다운 방지 회로도.
* 도면의 주요부분에 대한 부호의 설명
20 : 제1스위칭부 21 : 제2스위칭부
30 : 정보제어부 40 : 제1스위칭제어부
41 : 제2스위칭제어부 50 : 정부출력부
T1-T4 : FET C1,C2 : 캐패시터
D1,D2 : 다이오드
본 발명은 엑세스 버스(ACCESS BUS)시스템용 직렬 통신라인에 관한 것으로, 좀더 상세하게는 직렬통신라인에 접속되어 사용되는 임의의 디바이스들 중에서 한 디바이스가 오동작을 일으킬 경우, 직렬 통신라인이 셧 다운(SHUT DOWN)되는 현상을 방지할 수 있도록 한 직렬 통신라인의 셧 다운 방지 회로에 관한 것이다.
일반적으로 자동화 시스템에서 많이 채택되는 엑세스 버스 시스템의 경우 직렬 통신라인인 직렬 동기신호선 및 직렬 데이터 선을 이용하여 각각의 디바이스를 다수개 접속시킨 후, 각 디바이스에 구비된 정부입력단자(Write) 및 정보출력단자(Read 단자)를 이용하여 정보를 상호교환하고 있다.
이는 종래 제1도에 나타난 바와 같이, 정보입력단자(a)(b) 및 정보출력단자(c)(d) 그리고 FET(Q1)(Q2)로 구성된 디바이스(10)가 직렬 동기신호선(12)과 직렬데이터선(14)에 각각 접속되어 사용자가 정보를 입력시키기 위해 각각의 정보입력단자(a)(b)에 하이신호를 인가하게 되면, 해당단자에 접속된 직렬동기신호선(12) 또는 직렬데이타선(14)이 순간적으로 로우상태로 절환 됨으로써 정보를 상호 교환하게 되는 것이다.
이때 디바이스(10)에 고장이 발생하게 되면 디바이스(10)를 구성하고 있는 정보입력단자(a)(b)중 (a)단자 또는 (b)단자에 하이신호 또는 로우신호가 계속해서 인가되는 경우가 발생하였다.
만일, (a)단자 또는 (b)단자를 통해 로우신호의 정보가 인가되면 FET(Q1)와 FET(Q2)가 오프되어 직렬동기신호선(12) 및 직렬데이타선(14)에 영향을 미치지 않으므로 다른 디바이스는 정상동작을 하게 되지만, (a)단자 또는 (b)단자에 하이신호가 계속해서 인가되면 FET(Q1)(Q2)가 온 되어 직렬동기신호선(12) 또는 직렬데이터선(14)이 계속해서 로우상태를 유지하게 되기 때문에, 다른 디바이스가 정보입력 등의 동작을 할 수 없게 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 엑세스버스 시스템용 직렬 통신라인에서 한 디바이스가 오동작을 일으킬 경우, 이러한 직렬 통신라인이 셧 다운되어 다른 디바이스까지도 동작하지 못하게 되는 현상을 방지할 수 있도록 한 직렬 통신라인의 셧 다운 방지회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은 직렬 통신라인의 직렬동기신호선 및 직렬 데이터 선을 이용하여 각각의 디바이스(10)를 다수개 접속시킨 후, 각 디바이스에 구비된 정보입력단자 및 정보출력단자를 이용하여 정보를 상호 교환하는 시스템에 있어서, 디바이스의 정상 동작 시에 온/오프를 반복 실행함으로써 정보신호를 입력시키는 정보제어부와, 상기 정보제어부와 직렬 동기신호선 및 직렬 데이터 선으로 이루어진 직렬 통신라인사이에 접속되어 직렬 통신라인의 오동작시 스위칭 오프되는 스위칭부와, 상기 정보제어부 및 스위칭부 사이에 접속되어 정보제어부의 오동작 발생시 상기 스위칭부를 오프시키도록 제어하는 스위칭 제어부를 포함하여 구성된 것을 특징으로 한다.
이하, 본 발명인 직렬 통신 라인의 셧 다운 방지회로의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 따른 직렬 통신라인의 구동회로도로, 먼저 직렬 통신라인이 직렬 동기신호선 및 직렬 데이터선으로 구성됨에 따라, 상기 직렬통신라인에는 다수개의 디바이스(10)가 접속되어 이 직렬통신라인을 통해 디바이스(10) 상호간에 정보를 교환하게 된다.
그리고 이러한 디바이스(10)는, 직렬 데이터 입력단자(32) 및 저항(R4)그리고 FET(T2)로 이루어지는 일련의 구성과 직렬 동기신호 입력단자(34) 및 저항(R8)그리고 FET(T4)로 이루어지는 일련의 구성을 포함하며 하이/로우신호의 반복적인 정보신호를 직렬데이터선(14)으로 전송하는 정보제어부(30)와, FET(T1) 및 저항(R1)또는 FET(T3) 및 저항(R5)으로 이루어져 디바이스의 정상상태에서 항상 온 상태를 유지하는 제1 및 제2스위칭부(20)(21)와, 캐패시터(C1) 및 저항(R2)그리고 다이오드(D1)또는 캐패시터(C2) 및 저항(R6)그리고 다이오드(D2)로 이루어져 정보제어부(30)의 FET(T2)(T4)가 지속적으로 온 상태를 유지하게 될 때 방전함으로써 제1 및 제2스위칭부(20)(21)를 오프 시키는데 제1 및 제2제어부(40)(41)와, 직렬 동기신호선(12) 및 직렬데이터선(14)에 접속되어 정보를 버퍼링시키기 위해 버퍼(IC1)(IC2)로 이루어진 정보 출력부(50)로 구성된다.
또한, 상기 디바이스(10)에는 정보를 입력하는 정보제어부(30)와 정보데이터를 모니터(도시 안됨)에 출력시키는 정보출력부(50)가 구비되어 정보를 입출력하게 되며, 상기 정보제어부(30)는 FET(T2)(T4) 및 저항(R4)(R8) 그리고 직렬데이터 입력단자(32)와 직렬 동기신호 입력단자(34)로 이루어져, FET(T2)와 저항(R4) 및 직렬 데이터 입력단자(32)는 직렬통신라인의 직렬 데이터 선에 접속되고, FET(T4)와 저항(R8) 및 직렬동기 신호입력단자(34)는 직렬통신라인의 직렬 동기신호선에 접속된다.
그러면 본 발명에 따른 작용을 설명하면 다음과 같다.
우선 각각의 디바이스간에 정보를 상호 교환 시에는 직렬 데이터입력단자(32) 및 직렬 동기신호 입력(34)에 하이신호를 인가하여 FET(T2)(T4)를 온 절환시키게 되는데, 이때 제1 및 제2스위칭부(20)(21)의 FET(T1)(T3)를 통해 직렬 통신라인에 각각으로 신호가 인가되어 직렬통신라인을 하이/로우 상태를 반복절환시킴으로써 정보를 교환하게 된다.
한편 상기한 디바이스(10)의 정보제어부(30)에 고장이 발생되어 직렬데이타입력단자(32) 및 직렬 동기신호 입력단자(34)에 오랫동안 하이신호가 입력되면, FET(T2)(T4)가 온 상태를 계속해서 유지하게 됨에 따라 직렬통신라인은 계속해서 로우상태를 유지하게 된다. 이는 직렬통신라인의 동작불능으로 다른 디바이스가 정보를 상호 교환할 수 없게 된다.
그러면 이와 같은 정보제어부(30)의 오동작시에는, 상기 제1 및 제2스위칭제어부(40)(41)를 구성하는 캐패시터(C1)(C2) 및 저항(R2)(R6)에 의해 얻어지는 시정 수에 의해, 제1 및 제2 스위칭제어부(40)의 동작시간이 결정되어 캐패시터(C1)(C2)에 저장된 전하가 저항(R2)(R6)과 다이오드(D1)(D2)를 통해 방전되는데, 이로 인해 제1 및 제2스위칭부(20)(21)의 FET(T1)(T3)가 오프상태로 절환 된다.
그리고 이 제1 및 제2스위칭부(20)(21)의 FET(T1)(T3)가 오프로 절환 되면, 로우상태에 있던 직렬통신라인이 하이상태로 절환 되어 다른 디바이스가 정상적으로 정보를 교환할 수 있게 된다.
이상에서 설명한 바와 같은 본 발명은, 종래에는 다수개의 디바이스를 공동 통신라인인 하나의 직렬통신라인에 병렬 접속시키기 때문에, 디바이스가 상보정보교환을 행할 때 어느 한 디바이스가 오동작을 일으키게 되면, 이는 통신라인의 본래기능을 마비시키게 되어 다른 디바이스까지도 정보교환을 행할 수 없었으나, 본 발명에 의하면 제1 및 제2스위칭부와, 제1 및 제2스위칭부 그리고 정보제어부를 구비하여, 디바이스의 고장발생에 의해 직렬통신라인이 장시간 기능상실 상태가 지속되면, 디바이스로부터 신호가 인가되지 않도록 오픈 시킴으로써, 직렬통신라인이 본래의 기능을 계속 유지할 수 있게 되는 효과를 갖는다.

Claims (2)

  1. 직렬통신라인인 직렬동기신호선 및 직렬 데이터 선을 이용하여 각각의 디바이스를 다수개 접속시켜 각 디바이스에 구비된 정보입력단자 및 정보출력단자를 이용하여 정보를 상호 교환하는 통신시스템에 있어서, 디바이스의 정상 동작 시에 온/오프를 반복 실행함으로써 정보신호를 직렬동기신호선 및 직렬 데이터 선으로 입력시키는 정보제어부(30)와, 상기 정보제어부(30)와 직렬 동기신호선(12) 및 직렬 데이터선(14)으로 이루어진 직렬 통신라인 사이에 접속되어 직렬 통신라인의 오동작시 스위칭 오프 되는 스위칭부(20)(21)와, 상기 정보제어부(30)와 스위칭부(20)(21) 사이에 접속되어 정보제어부(30)의 오동작 발생시 전하가 방전되어 스위칭부(20)(21)를 오프시키는 스위칭제어부(40)(41)로 구성된 것을 특징으로 하는 직렬통신라인의 셧 다운 방지회로.
  2. 제1항에 있어서, 상기 스위칭부(20(21)은 직렬동기 신호선(12)과 직렬데이터선(14)으로 정보데이터를 스위칭 하는 FET(T1)(T3) 및 이 FET(T1)(T3)의 게이트단자에 접속되는 저항(R1)(R5)으로 구성되고, 상기 스위칭 제어부(40)(41)는 다이오드(D1)(D2)의 에노드측으로 저항(R2)(R6) 및 캐패시터(C1)(C2)가 직렬접속된 후 어스되어 이 저항(R2)(R6)의 일단이 상기 FET(T1)(T3)의 게이트측과 접속됨과 동시에 소스측으로 상기 다이오드(D1)(D2)의 캐소드측이 접속됨을 특징으로 하는 직렬통신라인의 셧 다운 방지회로.
KR1019950007204A 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로 KR0158839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007204A KR0158839B1 (ko) 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007204A KR0158839B1 (ko) 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로

Publications (2)

Publication Number Publication Date
KR960036461A KR960036461A (ko) 1996-10-28
KR0158839B1 true KR0158839B1 (ko) 1998-12-01

Family

ID=19411034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007204A KR0158839B1 (ko) 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로

Country Status (1)

Country Link
KR (1) KR0158839B1 (ko)

Also Published As

Publication number Publication date
KR960036461A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
JPH02501244A (ja) 故障許容出力回路
JPH0351002B2 (ko)
US4419592A (en) Bidirection data switch sequencing circuit
KR0158839B1 (ko) 직렬 통신 라인의 셧 다운 방지 회로
JP2000102194A (ja) 入力二重化高性能電源システム
JPH07134601A (ja) ２重系のバスコントロ−ル方法
KR100260895B1 (ko) 비동기전송모드근거리통신망시스템의고속이중화방법
JP2531302B2 (ja) 二重化切替方式
JP2500100Y2 (ja) 出力デ―タ制御回路
JP2775536B2 (ja) 電源装置および電源制御方法
JPH036037Y2 (ko)
KR19990000903A (ko) 이중화된 전원 분배 장치
JP2503299Y2 (ja) 電源盤起動制御回路
KR0122852Y1 (ko) 유니트의 탈장시 절체장치
KR0139968B1 (ko) 이중화시스템의 이중화상태 결정회로
KR0145930B1 (ko) 전전자교환기에 있어서 스위칭네트워크의 이중화제어회로
SU1275416A1 (ru) Устройство дл ввода-вывода информации
KR0140075Y1 (ko) 다원 절체구조의 이중화 회로
EP0678873B1 (en) Load signal generating method and circuit for non-volatile memories
JP3011205U (ja) メモリｉｃ用保護回路
JPH0710421Y2 (ja) 出力デ−タ制御回路
KR100295894B1 (ko) 엘리베이터의 군관리 제어장치
SU1608632A1 (ru) Устройство ввода-вывода информации
KR200203112Y1 (ko) 프로세서유닛의오류방지장치
JP4202480B2 (ja) マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950331

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950331

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980131

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980806

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980806

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20010730

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20010730

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20030610