KR960036461A - 직렬 통신 라인의 셧 다운 방지 회로 - Google Patents

직렬 통신 라인의 셧 다운 방지 회로 Download PDF

Info

Publication number
KR960036461A
KR960036461A KR1019950007204A KR19950007204A KR960036461A KR 960036461 A KR960036461 A KR 960036461A KR 1019950007204 A KR1019950007204 A KR 1019950007204A KR 19950007204 A KR19950007204 A KR 19950007204A KR 960036461 A KR960036461 A KR 960036461A
Authority
KR
South Korea
Prior art keywords
serial communication
control unit
serial
communication line
information
Prior art date
Application number
KR1019950007204A
Other languages
English (en)
Other versions
KR0158839B1 (ko
Inventor
김영민
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950007204A priority Critical patent/KR0158839B1/ko
Publication of KR960036461A publication Critical patent/KR960036461A/ko
Application granted granted Critical
Publication of KR0158839B1 publication Critical patent/KR0158839B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 직렬 통신라인의 셧 다운 방지회로에 관한 것으로, 좀더 상세하게는 직렬통신라인에 접속되어 사용되는 임의의 장치들 중 한 디바이스가 오동작을 일으킬 경우 직렬 통신라인이 셧 다운되는 현상을 방지하는 회로에 관한 것으로, 본 발명은 저항과 FET로 이루어진 스위칭부와, 콘덴서 및 저항과 다이오드로 이루어진 스위칭제어부를 구비하여 디바이스의 고장발생에 의해 직렬통신라인이 장시간 기능상실 상태가 지속되면 스위칭부와 스위칭제어부의 동작에 의해 직렬통신라인에 고장발생된 디바이스로부터 신호가 인가되지 않도록 오픈시킴으로써 직렬통신라인이 본래의 기능을 계속 유지할 수 있게 한 것이다.

Description

직렬 통신 라인의 셧 다운 방지 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 직렬 통신라인의 셧 다운 방지회로도.

Claims (1)

  1. 직렬 통신라인인 직렬동기신호선및 직렬 데이타선을 이용하여 각각의 디바이스를 다수개 접속시켜 각 디바이스에 구비된 정보입력단자및 정보출력단자를 이용하여 정보를 상호교환하는 통신 시스템에 있어서, 디바이스의 정상동작시에 온 ·오프를 반복 실행하므로써 정보신호를 직렬동기신호선및 직렬 데이타 선으로 입력시키는 정보제어부와, 상기 정보제어부와 직렬 동기 신호선 및 직렬 데이타선으로 이루어진 직렬 통신라인 사이에 접속되어 직렬 통신라인의 오동작시 스위칭 오프되는 스위칭부와, 상기 정보제어부 와 스위칭부 사이에 접속되어 정보제어부의 오동작 발생시 전하가 방전되어 스위칭부를 오프시키는 스위칭제어부로 구성된 것을 특징으로 하는 직렬 통신라인의 셧 다운 방지회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007204A 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로 KR0158839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007204A KR0158839B1 (ko) 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007204A KR0158839B1 (ko) 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로

Publications (2)

Publication Number Publication Date
KR960036461A true KR960036461A (ko) 1996-10-28
KR0158839B1 KR0158839B1 (ko) 1998-12-01

Family

ID=19411034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007204A KR0158839B1 (ko) 1995-03-31 1995-03-31 직렬 통신 라인의 셧 다운 방지 회로

Country Status (1)

Country Link
KR (1) KR0158839B1 (ko)

Also Published As

Publication number Publication date
KR0158839B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR860002870A (ko) 집적회로 장치
KR910008906A (ko) 접지해제 보호회로를 갖는 전자 회로 장치
KR910007018A (ko) 다회로 제어장치
KR960036461A (ko) 직렬 통신 라인의 셧 다운 방지 회로
EP0661802A1 (en) Operational amplifier protection circuit using, either in working conditions or at start-up, identical circuit elements for detecting permanent output abnormal conditions
ATE145746T1 (de) Sicherheitsschaltgerät
KR970076821A (ko) 래치회로
KR920704478A (ko) 다중전송방식에 있어서 전압설정장치
KR970024719A (ko) 통신망에서 외부 프로세서에 의한 제어를 위한 실/탈장 보고회로
SU1436108A1 (ru) Стабилизированна система электропитани
KR950012244A (ko) 멀티프로세서 시스템의 리셋회로
SU1635247A1 (ru) Усилитель мощности с защитой
KR880700606A (ko) 시스템 프로세서 인터페이스 장치
KR100202989B1 (ko) 전전자 교환기에서 오퍼레이팅 시스템 할당 장치
SU1603367A1 (ru) Элемент сортировочной сети
SU477496A1 (ru) Устройство дл контрол исправности блока редлейной защиты электроустановок
KR960042729A (ko) 메모리 장치용 멀티플렉서
KR970049290A (ko) 다중화 시스템
KR940027583A (ko) 감시 카메라장치
KR910017265A (ko) 배전기기 제어감시장치
KR930015463A (ko) 패킷처리장치의 이중화 패킷버스 선택회로
KR940015741A (ko) 스위치 하드웨어 이중화 제어회로
KR910013809A (ko) 전전자 교환기 경보구동장치의 이중화 회로
KR950007580A (ko) 이중화된 가입자 호출신호 공급장치의 릴레이 제어회로
KR960013587A (ko) 로보트의 휴대 조작장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010730

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee