JP4202480B2 - マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム - Google Patents
マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム Download PDFInfo
- Publication number
- JP4202480B2 JP4202480B2 JP27347098A JP27347098A JP4202480B2 JP 4202480 B2 JP4202480 B2 JP 4202480B2 JP 27347098 A JP27347098 A JP 27347098A JP 27347098 A JP27347098 A JP 27347098A JP 4202480 B2 JP4202480 B2 JP 4202480B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power
- controller
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は複数の計算機により構成される複合計算機システムに係わり、特に複合計算機システムを自動運転するのに好適なマルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システムに関する。
【０００２】
【従来の技術】
図３に一般的な複合計算機システムを示す。複合計算機システムは２台以上の計算機システムを組み合わせて構成される。機能としては、１つの計算機システムを主業務に使用し、もう一方の計算機システムをバックアップシステムとして位置づけ、主業務を行っている計算機システムに障害が発生した時に主業務の引継ぎをもう一方の計算機システムに移行させ継続的に業務が停止することなく運用させることによりシステム全体の信頼性の向上を図っている。
【０００３】
図３において、Ａ系計算機システム９およびＢ系計算機システム７は共有装置８を介して相互に接続されるとともに、ＬＡＮ（ローカルエリアネットワーク）等のネットワークを介して相互に接続されている。サブコントローラ６はＡ系計算機システム９の電源を制御する。サブコントローラ４はＢ系計算機システムの電源を制御する。サブコントローラ５は共有装置８の電源を制御する。自動運転制御装置（ＡＰＳ）３は、Ａ系計算機システム内に設けられ、Ａ系計算機システムと接続されて種々の情報をやり取りするとともに、前記サブコントローラ４、５、６と接続され、複合系計算機システムの電源制御を行う。自動運転制御装置３の動作モードには自動モードと手動モードの２つがある。
【０００４】
自動モードでは、あらかじめ計算機システム運用時間の情報を設定（計算機システムから設定）しておき、その設定された情報（電源ＯＮ／ＯＦＦ指示の情報）に従って、計算機システムの電源を自動的にＯＮ／ＯＦＦする。
手動モードでは、ＡＰＳ３に設けられた手動スイッチにより計算機システムの電源をＯＮ／ＯＦＦする。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の複合計算機システムでは、単一の計算機システムとしか通信できない（図３の例では、ＡＰＳはＡ系計算機システムと相互に接続されているが、Ｂ系計算機システムとは相互に接続されていない）ため、以下の問題点があった。
【０００６】
（１）Ａ系計算機システムに障害が発生したとき、複合系計算機システムは、Ｂ系計算機システム（待機系、バックアップシステム）に業務を切り替える。その時、ＡＰＳ３は、Ｂ系計算機システムの制御下にないため、自動モードによる運用はできない。従って、手動モード専用でしか使用できなかった。
【０００７】
（２）Ａ系計算機システムに障害が発生したとき、主業務は（１）の構成のためＢ系計算機システムに業務が引き継がれる。Ａ系計算機システムはその後修理を行うことになる。その時、Ａ系計算機システムの電源をＯＦＦして行われる場合があり、その場合は、現在、主業務を引き継いでいるＢ系計算機システムを停止させ、電源をＯＦＦする必要があった。
【０００８】
本発明は上述の実情に鑑みてなされたものであり、Ａ系計算機システムに障害が発生したとき、Ａ系計算機システムからＢ系計算機システムに自動的に業務を引き継ぐことができるとともに、Ａ系計算機システムの修理を行う場合にも、Ｂ系計算機システムを停止させることなく行うことができ、さらに、共有装置の電源制御も自動運転制御装置の制御下にすることで、複合計算機システム全てを電源制御の対象にすることができる、マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述の課題を解決するため、この発明のマルチポートコントローラは、第１の系の電源ＯＮ信号を入力する第１入力回路と、第２の系の電源ＯＮ信号を入力する第２入力回路と、
第１の系の電源ＯＦＦ信号を入力する第３入力回路と、第２の系の電源ＯＦＦ信号を入力する第４入力回路と、前記第１及び第２の系により共有される共有装置の電源制御状態の結果を示す監視信号を入力する第５入力回路と、前記第１入力回路からの電源ＯＮ信号によりセットされ、前記第３入力回路からの電源ＯＦＦ信号によりリセットされる第１フリップフロップ回路と、前記第２入力回路からの電源ＯＮ信号によりセットされ、前記第４入力回路からの電源ＯＦＦ信号によりリセットされる第２フリップフロップ回路と、前記第１及び第２フリップフロップ回路からの各セット出力のＯＲを取るＯＲ回路と、前記第１フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第１の系の電源ＯＮ信号または電源ＯＦＦ信号として第１の系のサブコントローラに出力する第１のＡＮＤ回路と、前記第２フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第２の系の電源ＯＮ信号又は電源ＯＦＦ信号として第２の系のサブコントローラに出力する第２のＡＮＤ回路と、前記第１フリップフロップ回路及び第２フリップフロップ回路の各リセット出力のＡＮＤを取る第３ＡＮＤ回路と、前記ＯＲ回路からの出力に応答して前記共有装置に電源ＯＮ信号を出力する第１出力回路と、前記第３ＡＮＤ回路の出力に応答して前記共有装置に電源ＯＦＦ信号を出力する第２出力回路と、前記第５入力回路からの監視信号によりセットされ、前記第２出力回路からの電源ＯＦＦ信号によりリセットされる第３フリップフロップ回路とを具備したことを特徴とする。
【００１０】
この発明によれば、Ａ系計算機システムおよびＢ系計算機システムそれぞれに自動運転制御装置が設けられるとともに、共有装置にマルチポートコントローラが設けられる。マルチポートコントローラはＡ系計算機システムから電源ＯＮ指示があれば、Ａ系計算機システムの電源および共有装置の電源をＯＮするように制御し、Ｂ系計算機システムから電源ＯＮ指示があれば、Ｂ系計算機システムの電源および共有装置の電源をＯＮするように制御する。一方、電源をＯＦＦする場合には、Ａ系計算機システムおよびＢ系計算機システムの双方が電源ＯＦＦ指示信号を発行した場合にのみ、マルチポートコントローラは電源をオフするように制御する。
【００１１】
この発明の複合計算機システムの自動運転制御装置によれば、第１の計算機システムの電源を制御する第１サブコントローラと、第２の計算機システムの電源を制御する第２のサブコントローラと、前記第１計算機システム及び第２計算機システムから共通に使用される共有装置の電源を制御する第３サブコントローラと、前記第１計算機の電源を制御する第１サブコントローラを制御する第１メインコントローラと、前記第２計算機の電源を制御する第２サブコントローラを制御する第２メインコントローラと、前記第１メインコントローラ及び第２メインコントローラの電源ＯＮ／ＯＦＦ指示信号と、前記第３サブコントローラからの共有装置の電源制御状態の結果を示す監視信号とに応答して前記第１サブコントローラ、第２サブコントローラ及び第３サブコントローラに電源のＯＮ／ＯＦＦ指示信号を、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で出力するマルチポートコントローラとを具備したことを特徴とする。
【００１２】
この発明によれば、上述したマルチポートコントローラを有した複合系計算機システムの自動運転制御装置を提供することができる。さらに、この発明の複合系計算機システムによれば、第１計算機システムと、前記第１計算機システムとネットワークを介して接続された第２計算機システムと、前記第１計算機システム及び第２計算機システムから共通に使用される共有装置と、前記第１計算機システムの電源を制御する第１サブコントローラと、前記第２計算機システムの電源を制御する第２サブコントローラと、前記共有装置の電源を制御する第３サブコントローラと、前記第１計算機の電源を制御する第１サブコントローラを制御する第１メインコントローラと、前記第２計算機の電源を制御する第２サブコントローラを制御する第２メインコントローラと、前記第１メインコントローラ及び第２メインコントローラからの電源ＯＮ／ＯＦＦ指示信号と、前記第３サブコントローラからの共有装置の電源制御状態の結果を示す監視信号とに応答して前記第１サブコントローラ、第２サブコントローラ及び第３サブコントローラに電源のＯＮ／ＯＦＦ指示信号を、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で出力するマルチポートコントローラとを具備したことを特徴とする複合計算機システム。
この発明によれば、上述した自動運転制御装置を有した複合系計算機システムを提供することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係る複合系計算機システムのシステムブロック図を示す。同図において、Ａ系計算機システム２１およびＢ系計算機システム２３は、それぞれＣＰＵ、入出力装置（Ｉ／Ｏ）、ディスク装置等で構成される。Ａ系計算機システム２１およびＢ系計算機システム２３はトランシーバ２５、２７を介してＬＡＮ（ローカルエリアネットワーク）２９等のネットワークに接続されている。さらに、Ａ系計算機システム２１およびＢ系計算機システム２３はライン３１を介して共有装置３３に接続される。共有装置３３は、Ａ系計算機システム２１およびＢ系計算機システム２３から共通に使用するための、例えばディスク装置等の外部記憶装置であり、複合系計算機システムを構成するための種々の情報を格納する。さらに、Ａ系計算機システム２１およびＢ系計算機システム２３にはそれぞれサブコントローラ３５、３７が接続される。さらに、共有装置３３にはサブコントローラ３９が接続される。サブコントローラ３５、３７、３９にはそれぞれ主電源４７が供給される。サブコントローラ３５、３７、３９はそれぞれ、Ａ系計算機システム２１、Ｂ系計算機システム２３、および共有装置３３に電源４５を供給する。サブコントローラ３５、３７、３９は、後述する自動運転制御装置（ＡＰＳ−Ａ、Ｂ）４１、４３からの指示により、接続された計算機システムの電源を制御する。すなわち、サブコントローラ３５はＡ系計算機システム２１の電源のＯＮ／ＯＦＦを制御し、サブコントローラ３７は、Ｂ系計算機システム２３の電源のＯＮ／ＯＦＦを制御し、サブコントローラ３９は共有装置３３の電源のＯＮ／ＯＦＦを制御する。
【００１４】
サブコントローラ３５、３７はそれぞれＡ系計算機システムの自動運転制御装置（ＡＰＳ−Ａ）４１およびＢ系計算機システムの自動運転制御装置（ＡＰＳ−Ｂ）４３に接続される。サブコントローラ３９は後述するマルチポートコントローラ４９に接続される。ＡＰＳ−Ａ４１、ＡＰＳ−Ｂ４３、およびマルチポートコントローラ４９にはそれぞれ上述した電源４７が供給される。ＡＰＳ−Ａ４１およびＡＰＳ−Ｂ４３はライン５１、５３を介してそれぞれＡ系計算機システム２１、およびＢ系計算機システム２３と通信するための信号を送受信する。すなわち、ＡＰＳ−Ａ４１、およびＡＰＳ−Ｂ４３が電源を制御するための情報（電源のＯＮ／ＯＦＦの指示等）または、各ＡＰＳが検出した情報を各計算機システムとの間で送受信する。さらに、ＡＰＳ−Ａ４１およびＡＰＳ−Ｂ４３はそれぞれライン５５、５７を介してそれぞれＡ系計算機システム２１およびＢ系計算機システム２３の電源の制御状態（電源のＯＮ／ＯＦＦの状態）を監視するための信号を、それぞれサブコントローラ３５、３７から受信する。
【００１５】
マルチポートコントローラ４９は、サブコントローラ３５、３７、３９とそれぞれ接続されるとともに、ＡＰＳ−Ａ４１およびＡＰＳ−Ｂ４３と接続される。マルチポートコントローラ４９は、それぞれライン５９、６１を介してＡＰＳ−Ａ４１および／またはＡＰＳ−Ｂ４３から電源ＯＮ／ＯＦＦ指示信号を受け取り、ライン６３を介してサブコントローラ３９に電源ＯＮ／ＯＦＦ指示信号を出力する。さらに、マルチポートコントローラ４９は、ライン６５を介して共有装置３３の電源制御状態の結果（電源ＯＮアンサ信号）を、サブコントローラ３９から受信する。さらに、マルチポートコントローラ４９はライン６７、６９を介してサブコントローラ４７、４９にそれぞれ電源制御信号（電源のＯＮ／ＯＦＦ）信号を出力する。
【００１６】
図２はマルチポートコントローラ４９の詳細回路図である。図２のマルチポートコントローラ４９は、Ａ系ＯＮ入力回路７１、Ｂ系ＯＮ入力回路７３、ＯＮアンサ入力回路７５、Ａ系ＯＦＦ入力回路７７、Ｂ系ＯＦＦ入力回路７９、フリップフロップ回路８１、８３、８５、ＯＲ回路８７、Ａ系ＡＮＤ回路９１、Ｂ系ＡＮＤ回路９３、ＯＮ出力回路８９、ＡＮＤ回路９５、およびＯＦＦ出力回路９７とで構成される。
【００１７】
Ａ系ＯＮ入力回路７１の入力は図１に示すライン５９を介してＡＰＳ−Ａ４１の出力と接続され、その出力はフリップフロップ回路８１のセット（Ｓ）端子に接続される。Ｂ系ＯＮ入力回路７３の入力は図１に示すライン６１を介してＡＰＳ−Ｂ４３の出力と接続され、その出力はフリップフロップ回路８３のセット（Ｓ）端子に接続される。ＯＮアンサ入力回路７５の入力は、図１に示すライン６５を介してサブコントローラ３９の出力と接続され、その出力はフリップフロップ回路８５のセット（Ｓ）端子と接続される。Ａ系ＯＦＦ入力回路７７は、上述したライン５９を介してＡＰＳ−Ａ４１の出力と接続され、その出力は、フリップフロップ回路８１のリセット（Ｒ）端子と接続される。Ｂ系ＯＦＦ入力回路は、上述したライン６１を介してＡＰＳ−Ｂ４３の出力と接続され、その出力は、フリップフロップ回路８３のリセット（Ｒ）端子と接続される。
【００１８】
フリップフロップ回路８１のＱ出力は、ＯＲ回路８７の一方の入力に接続されるとともに、Ａ系ＡＮＤ回路９１の一方の入力に接続され、そのＱ（バー）出力はＡＮＤ回路９５の一方の入力に接続される。フリップフロップ回路８３のＱ出力はＯＲ回路の他方の入力に接続されるとともに、Ｂ系ＡＮＤ回路９３の一方の入力に接続され、そのＱ（バー）出力はＡＮＤ回路９５の他方の入力に接続される。フリップフロップ回路８５のＱ出力はＡ系ＡＮＤ回路９１の他方の入力に接続されるとともに、Ｂ系ＡＮＤ回路９３の他方の入力に接続される。
【００１９】
ＯＲ回路８７の出力はＯＮ出力回路の入力に接続され、その出力は図１に示すライン６３を介してサブコントローラ３９の入力に接続される。Ａ系ＡＮＤ回路９１の出力は図１に示すライン６７を介してサブコントローラ３５の入力に接続される。Ｂ系ＡＮＤ回路９３の出力は、ライン６９を介してサブコントローラ３７の入力に接続される。ＡＮＤ回路９５の出力はＯＦＦ出力回路の入力に接続される。ＯＦＦ出力回路の一方の出力は、ライン６３を介してサブコントローラ３９の入力に接続されるとともに、他方の入力は、フリップフロップ回路８５のリセット（Ｒ）端子に接続される。
【００２０】
上述のように構成されたこの発明の一実施形態の動作について説明する。
始めにＡ系計算機システム２１及び／またはＢ系計算機システム２３の電源をＯＮする場合について説明する。
今、Ａ系計算機システム２１のＡＰＳ−Ａ４１から電源ＯＮ指示信号が出力されたものとする。この電源ＯＮ指示信号はライン５９を介してマルチポートコントローラ４９のＡ系ＯＮ入力回路７１に入力される。Ａ系ＯＮ入力回路７１はこの電源ＯＮ指示信号をフリップフロップ回路８１のセット（Ｓ）端子に供給する。この結果フリップフロップ回路８１がセットされる。従って、フリップフロップ回路８１のＱ出力がＯＲ回路８７の一方の入力およびＡ系ＡＮＤ回路９１の一方の入力に供給される。ＯＲ回路８７は、一方および他方の入力とのＯＲを取り、ＯＮ出力回路８９に出力する。従って、ＯＮ出力回路８９は、ライン６３を介してサブコントローラ３９に電源ＯＮ指示信号を供給する。この電源ＯＮ指示信号に応答して、サブコントローラ３９は電源４５を共有装置３３に供給し、ＯＮアンサ信号をライン６５を介してＯＮアンサ入力回路７５に出力する。ＯＮアンサ入力回路７５は入力された信号をフリップフロップ回路８５のセット（Ｓ）端子に出力する。この結果、フリップフロップ回路８５のＱ出力がＡ系ＡＮＤ回路９１の他方の入力およびＢ系ＡＮＤ回路９３の他方の入力に出力される。この結果、Ａ系ＡＮＤ回路９１は、一方および他方の入力にともに有意の信号が入力されるので、ＡＮＤ条件が成立し、ライン６７を介してサブコントローラ３５にＯＮ信号を出力する。このＯＮ信号に応答して、サブコントローラ３５は電源４５をＡ系計算機システム２１に供給する。Ｂ系計算機システム２３の電源をＯＮする手続き、およびＡ計算機システム２１とＢ系計算機システム２３の両方の電源をＯＮする手続きも上述したＡ系計算機システムの電源ＯＮ処理と同様の処理により行われる。
【００２１】
このように、電源のＯＮ処理では、Ａ系計算機システム２１およびＢ系計算機システム２３のいずれか一方がＯＮ指示を出すことにより共有装置３３の電源が入るとともに対応する計算機システムの電源が入る。
【００２２】
次に、電源ＯＦＦ処理について説明する。
今、仮にＡ系計算機システムのＡＰＳ−Ａ４１が電源ＯＦＦの指示を出したとする。ＡＰＳ−Ａ４１からの電源ＯＦＦの指示はライン５９を介してマルチポートコントローラ４９のＡ系ＯＦＦ入力回路７７に出力される。Ａ系ＯＦＦ入力回路７７は電源ＯＦＦの指示信号をフリップフロップ回路８１のリセット（Ｒ）端子に入力する。それにより、フリップフロップ回路８１のＱ（バー）出力信号がＡＮＤ回路９５の一方の入力端子に供給される。ＡＮＤ回路９５はＡＮＤ条件が成立しないので、有意の信号をＯＦＦ出力回路に出力しない。このため、ＯＦＦ出力回路９７は、ＯＦＦ信号をライン６３を介してサブコントローラ３９に出力しない。このように、Ａ系計算機システム２１、またはＢ系計算機システムの一方のみがＯＦＦ指示信号を出力しただけでは、マルチポートコントローラ４９は共有装置３３のサブコントローラ３９にＯＦＦ信号を出力しない。
【００２３】
次に、Ｂ系計算機システム４３からライン６１を介してＯＦＦ指示信号がマルチポートコントローラ４９のＢ系ＯＦＦ入力回路７９に供給されたとする。Ｂ系ＯＦＦ入力回路７９はＯＦＦ指示信号をフリップフロップ回路８３のリセット（Ｒ）端子に供給する。それにより、フリップフロップ回路８３のＱ（バー）端子から出力信号がＡＮＤ回路９５の他方の入力に出力される。この結果、ＡＮＤ９５はＡＮＤ条件が成立するので、有意の信号をＯＦＦ出力回路９７に出力する。この有意信号に応答してＯＦＦ出力回路９７は、フリップフロップ回路８５のリセット（Ｒ）端子に信号を出力するとともに、ライン６３を介して共有装置３３のサブコントローラ３９にＯＦＦ信号を出力する。このＯＦＦ信号に応答して、サブコントローラ３９は共有装置への電源をＯＦＦにする。さらに、フリップフロップ回路８５はリセットされるので、そのＱ端子から有意の信号がＡ系ＡＮＤ回路９１およびＢ系ＡＮＤ回路９３に出力されないので、ＡＮＤ条件が成立しない。このため、Ａ系ＡＮＤ回路９１およびＢ系ＡＮＤ回路９３は、それぞれＡ系次段装置へのＯＮ信号およびＢ系次段装置へのＯＮ信号を出力しない。このように、Ａ系計算機システム２１、Ｂ系計算機システム２３、および共有装置３３の電源のＯＦＦ処理は、Ａ系計算機システム２１およびＢ系計算機システム２３の双方が電源ＯＦＦの指示信号を出力して初めて行われる。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、各計算機システムに自動運転制御装置を設け、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で制御することにより、複合系計算機システムの電源制御を自動的に制御することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る複合計算機システムのシステムブロック図。
【図２】図１に示す複合計算機システムのマルチポートコントローラの詳細回路図。
【図３】従来の複合計算機システムを示すシステムブロック図。
【符号の説明】
２１…Ａ系計算機システム
２３…Ｂ系計算機システム
２５、２７…トランシーバ
２９…ＬＡＮ
３１…Ａ系計算機システム、B 系計算機システムと共有装置とを接続するライン
３３…共有装置
３５、３７、３９…サブコントローラ
４１、４３…自動運転制御装置
４５…電源
４７…主電源装置からの電源
４９…マルチポートコントローラ
５１…Ａ系計算機システムと自動運転制御装置とを接続するライン
５３…Ｂ系計算機システムと自動運転制御装置とを接続するライン
５５、５７…電源制御状態の監視信号ライン
５９、６１…自動運転制御装置からの電源ＯＮ／ＯＦＦ指示信号ライン
６３…マルチポートコントローラ４９からサブコントローラに出力される電源ＯＮ／ＯＦＦ信号ライン
６５…電源ＯＮアンサ信号ライン
６７、６９…電源制御信号（電源ＯＮ／ＯＦＦ信号）ライン
７１…Ａ系ＯＮ入力回路
７３…Ｂ系ＯＮ入力回路
７５…ＯＮアンサ入力回路
７７…Ａ系ＯＦＦ入力回路
７９…Ｂ系ＯＦＦ入力回路
８１、８３、８５…フリップフロップ回路
８７…ＯＲ回路
８９…ＯＮ出力回路
９１…Ａ系ＡＮＤ回路
９３…Ｂ系ＡＮＤ回路
９５…ＡＮＤ回路
９７…ＯＦＦ出力回路
【発明の属する技術分野】
この発明は複数の計算機により構成される複合計算機システムに係わり、特に複合計算機システムを自動運転するのに好適なマルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システムに関する。
【０００２】
【従来の技術】
図３に一般的な複合計算機システムを示す。複合計算機システムは２台以上の計算機システムを組み合わせて構成される。機能としては、１つの計算機システムを主業務に使用し、もう一方の計算機システムをバックアップシステムとして位置づけ、主業務を行っている計算機システムに障害が発生した時に主業務の引継ぎをもう一方の計算機システムに移行させ継続的に業務が停止することなく運用させることによりシステム全体の信頼性の向上を図っている。
【０００３】
図３において、Ａ系計算機システム９およびＢ系計算機システム７は共有装置８を介して相互に接続されるとともに、ＬＡＮ（ローカルエリアネットワーク）等のネットワークを介して相互に接続されている。サブコントローラ６はＡ系計算機システム９の電源を制御する。サブコントローラ４はＢ系計算機システムの電源を制御する。サブコントローラ５は共有装置８の電源を制御する。自動運転制御装置（ＡＰＳ）３は、Ａ系計算機システム内に設けられ、Ａ系計算機システムと接続されて種々の情報をやり取りするとともに、前記サブコントローラ４、５、６と接続され、複合系計算機システムの電源制御を行う。自動運転制御装置３の動作モードには自動モードと手動モードの２つがある。
【０００４】
自動モードでは、あらかじめ計算機システム運用時間の情報を設定（計算機システムから設定）しておき、その設定された情報（電源ＯＮ／ＯＦＦ指示の情報）に従って、計算機システムの電源を自動的にＯＮ／ＯＦＦする。
手動モードでは、ＡＰＳ３に設けられた手動スイッチにより計算機システムの電源をＯＮ／ＯＦＦする。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の複合計算機システムでは、単一の計算機システムとしか通信できない（図３の例では、ＡＰＳはＡ系計算機システムと相互に接続されているが、Ｂ系計算機システムとは相互に接続されていない）ため、以下の問題点があった。
【０００６】
（１）Ａ系計算機システムに障害が発生したとき、複合系計算機システムは、Ｂ系計算機システム（待機系、バックアップシステム）に業務を切り替える。その時、ＡＰＳ３は、Ｂ系計算機システムの制御下にないため、自動モードによる運用はできない。従って、手動モード専用でしか使用できなかった。
【０００７】
（２）Ａ系計算機システムに障害が発生したとき、主業務は（１）の構成のためＢ系計算機システムに業務が引き継がれる。Ａ系計算機システムはその後修理を行うことになる。その時、Ａ系計算機システムの電源をＯＦＦして行われる場合があり、その場合は、現在、主業務を引き継いでいるＢ系計算機システムを停止させ、電源をＯＦＦする必要があった。
【０００８】
本発明は上述の実情に鑑みてなされたものであり、Ａ系計算機システムに障害が発生したとき、Ａ系計算機システムからＢ系計算機システムに自動的に業務を引き継ぐことができるとともに、Ａ系計算機システムの修理を行う場合にも、Ｂ系計算機システムを停止させることなく行うことができ、さらに、共有装置の電源制御も自動運転制御装置の制御下にすることで、複合計算機システム全てを電源制御の対象にすることができる、マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述の課題を解決するため、この発明のマルチポートコントローラは、第１の系の電源ＯＮ信号を入力する第１入力回路と、第２の系の電源ＯＮ信号を入力する第２入力回路と、
第１の系の電源ＯＦＦ信号を入力する第３入力回路と、第２の系の電源ＯＦＦ信号を入力する第４入力回路と、前記第１及び第２の系により共有される共有装置の電源制御状態の結果を示す監視信号を入力する第５入力回路と、前記第１入力回路からの電源ＯＮ信号によりセットされ、前記第３入力回路からの電源ＯＦＦ信号によりリセットされる第１フリップフロップ回路と、前記第２入力回路からの電源ＯＮ信号によりセットされ、前記第４入力回路からの電源ＯＦＦ信号によりリセットされる第２フリップフロップ回路と、前記第１及び第２フリップフロップ回路からの各セット出力のＯＲを取るＯＲ回路と、前記第１フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第１の系の電源ＯＮ信号または電源ＯＦＦ信号として第１の系のサブコントローラに出力する第１のＡＮＤ回路と、前記第２フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第２の系の電源ＯＮ信号又は電源ＯＦＦ信号として第２の系のサブコントローラに出力する第２のＡＮＤ回路と、前記第１フリップフロップ回路及び第２フリップフロップ回路の各リセット出力のＡＮＤを取る第３ＡＮＤ回路と、前記ＯＲ回路からの出力に応答して前記共有装置に電源ＯＮ信号を出力する第１出力回路と、前記第３ＡＮＤ回路の出力に応答して前記共有装置に電源ＯＦＦ信号を出力する第２出力回路と、前記第５入力回路からの監視信号によりセットされ、前記第２出力回路からの電源ＯＦＦ信号によりリセットされる第３フリップフロップ回路とを具備したことを特徴とする。
【００１０】
この発明によれば、Ａ系計算機システムおよびＢ系計算機システムそれぞれに自動運転制御装置が設けられるとともに、共有装置にマルチポートコントローラが設けられる。マルチポートコントローラはＡ系計算機システムから電源ＯＮ指示があれば、Ａ系計算機システムの電源および共有装置の電源をＯＮするように制御し、Ｂ系計算機システムから電源ＯＮ指示があれば、Ｂ系計算機システムの電源および共有装置の電源をＯＮするように制御する。一方、電源をＯＦＦする場合には、Ａ系計算機システムおよびＢ系計算機システムの双方が電源ＯＦＦ指示信号を発行した場合にのみ、マルチポートコントローラは電源をオフするように制御する。
【００１１】
この発明の複合計算機システムの自動運転制御装置によれば、第１の計算機システムの電源を制御する第１サブコントローラと、第２の計算機システムの電源を制御する第２のサブコントローラと、前記第１計算機システム及び第２計算機システムから共通に使用される共有装置の電源を制御する第３サブコントローラと、前記第１計算機の電源を制御する第１サブコントローラを制御する第１メインコントローラと、前記第２計算機の電源を制御する第２サブコントローラを制御する第２メインコントローラと、前記第１メインコントローラ及び第２メインコントローラの電源ＯＮ／ＯＦＦ指示信号と、前記第３サブコントローラからの共有装置の電源制御状態の結果を示す監視信号とに応答して前記第１サブコントローラ、第２サブコントローラ及び第３サブコントローラに電源のＯＮ／ＯＦＦ指示信号を、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で出力するマルチポートコントローラとを具備したことを特徴とする。
【００１２】
この発明によれば、上述したマルチポートコントローラを有した複合系計算機システムの自動運転制御装置を提供することができる。さらに、この発明の複合系計算機システムによれば、第１計算機システムと、前記第１計算機システムとネットワークを介して接続された第２計算機システムと、前記第１計算機システム及び第２計算機システムから共通に使用される共有装置と、前記第１計算機システムの電源を制御する第１サブコントローラと、前記第２計算機システムの電源を制御する第２サブコントローラと、前記共有装置の電源を制御する第３サブコントローラと、前記第１計算機の電源を制御する第１サブコントローラを制御する第１メインコントローラと、前記第２計算機の電源を制御する第２サブコントローラを制御する第２メインコントローラと、前記第１メインコントローラ及び第２メインコントローラからの電源ＯＮ／ＯＦＦ指示信号と、前記第３サブコントローラからの共有装置の電源制御状態の結果を示す監視信号とに応答して前記第１サブコントローラ、第２サブコントローラ及び第３サブコントローラに電源のＯＮ／ＯＦＦ指示信号を、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で出力するマルチポートコントローラとを具備したことを特徴とする複合計算機システム。
この発明によれば、上述した自動運転制御装置を有した複合系計算機システムを提供することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係る複合系計算機システムのシステムブロック図を示す。同図において、Ａ系計算機システム２１およびＢ系計算機システム２３は、それぞれＣＰＵ、入出力装置（Ｉ／Ｏ）、ディスク装置等で構成される。Ａ系計算機システム２１およびＢ系計算機システム２３はトランシーバ２５、２７を介してＬＡＮ（ローカルエリアネットワーク）２９等のネットワークに接続されている。さらに、Ａ系計算機システム２１およびＢ系計算機システム２３はライン３１を介して共有装置３３に接続される。共有装置３３は、Ａ系計算機システム２１およびＢ系計算機システム２３から共通に使用するための、例えばディスク装置等の外部記憶装置であり、複合系計算機システムを構成するための種々の情報を格納する。さらに、Ａ系計算機システム２１およびＢ系計算機システム２３にはそれぞれサブコントローラ３５、３７が接続される。さらに、共有装置３３にはサブコントローラ３９が接続される。サブコントローラ３５、３７、３９にはそれぞれ主電源４７が供給される。サブコントローラ３５、３７、３９はそれぞれ、Ａ系計算機システム２１、Ｂ系計算機システム２３、および共有装置３３に電源４５を供給する。サブコントローラ３５、３７、３９は、後述する自動運転制御装置（ＡＰＳ−Ａ、Ｂ）４１、４３からの指示により、接続された計算機システムの電源を制御する。すなわち、サブコントローラ３５はＡ系計算機システム２１の電源のＯＮ／ＯＦＦを制御し、サブコントローラ３７は、Ｂ系計算機システム２３の電源のＯＮ／ＯＦＦを制御し、サブコントローラ３９は共有装置３３の電源のＯＮ／ＯＦＦを制御する。
【００１４】
サブコントローラ３５、３７はそれぞれＡ系計算機システムの自動運転制御装置（ＡＰＳ−Ａ）４１およびＢ系計算機システムの自動運転制御装置（ＡＰＳ−Ｂ）４３に接続される。サブコントローラ３９は後述するマルチポートコントローラ４９に接続される。ＡＰＳ−Ａ４１、ＡＰＳ−Ｂ４３、およびマルチポートコントローラ４９にはそれぞれ上述した電源４７が供給される。ＡＰＳ−Ａ４１およびＡＰＳ−Ｂ４３はライン５１、５３を介してそれぞれＡ系計算機システム２１、およびＢ系計算機システム２３と通信するための信号を送受信する。すなわち、ＡＰＳ−Ａ４１、およびＡＰＳ−Ｂ４３が電源を制御するための情報（電源のＯＮ／ＯＦＦの指示等）または、各ＡＰＳが検出した情報を各計算機システムとの間で送受信する。さらに、ＡＰＳ−Ａ４１およびＡＰＳ−Ｂ４３はそれぞれライン５５、５７を介してそれぞれＡ系計算機システム２１およびＢ系計算機システム２３の電源の制御状態（電源のＯＮ／ＯＦＦの状態）を監視するための信号を、それぞれサブコントローラ３５、３７から受信する。
【００１５】
マルチポートコントローラ４９は、サブコントローラ３５、３７、３９とそれぞれ接続されるとともに、ＡＰＳ−Ａ４１およびＡＰＳ−Ｂ４３と接続される。マルチポートコントローラ４９は、それぞれライン５９、６１を介してＡＰＳ−Ａ４１および／またはＡＰＳ−Ｂ４３から電源ＯＮ／ＯＦＦ指示信号を受け取り、ライン６３を介してサブコントローラ３９に電源ＯＮ／ＯＦＦ指示信号を出力する。さらに、マルチポートコントローラ４９は、ライン６５を介して共有装置３３の電源制御状態の結果（電源ＯＮアンサ信号）を、サブコントローラ３９から受信する。さらに、マルチポートコントローラ４９はライン６７、６９を介してサブコントローラ４７、４９にそれぞれ電源制御信号（電源のＯＮ／ＯＦＦ）信号を出力する。
【００１６】
図２はマルチポートコントローラ４９の詳細回路図である。図２のマルチポートコントローラ４９は、Ａ系ＯＮ入力回路７１、Ｂ系ＯＮ入力回路７３、ＯＮアンサ入力回路７５、Ａ系ＯＦＦ入力回路７７、Ｂ系ＯＦＦ入力回路７９、フリップフロップ回路８１、８３、８５、ＯＲ回路８７、Ａ系ＡＮＤ回路９１、Ｂ系ＡＮＤ回路９３、ＯＮ出力回路８９、ＡＮＤ回路９５、およびＯＦＦ出力回路９７とで構成される。
【００１７】
Ａ系ＯＮ入力回路７１の入力は図１に示すライン５９を介してＡＰＳ−Ａ４１の出力と接続され、その出力はフリップフロップ回路８１のセット（Ｓ）端子に接続される。Ｂ系ＯＮ入力回路７３の入力は図１に示すライン６１を介してＡＰＳ−Ｂ４３の出力と接続され、その出力はフリップフロップ回路８３のセット（Ｓ）端子に接続される。ＯＮアンサ入力回路７５の入力は、図１に示すライン６５を介してサブコントローラ３９の出力と接続され、その出力はフリップフロップ回路８５のセット（Ｓ）端子と接続される。Ａ系ＯＦＦ入力回路７７は、上述したライン５９を介してＡＰＳ−Ａ４１の出力と接続され、その出力は、フリップフロップ回路８１のリセット（Ｒ）端子と接続される。Ｂ系ＯＦＦ入力回路は、上述したライン６１を介してＡＰＳ−Ｂ４３の出力と接続され、その出力は、フリップフロップ回路８３のリセット（Ｒ）端子と接続される。
【００１８】
フリップフロップ回路８１のＱ出力は、ＯＲ回路８７の一方の入力に接続されるとともに、Ａ系ＡＮＤ回路９１の一方の入力に接続され、そのＱ（バー）出力はＡＮＤ回路９５の一方の入力に接続される。フリップフロップ回路８３のＱ出力はＯＲ回路の他方の入力に接続されるとともに、Ｂ系ＡＮＤ回路９３の一方の入力に接続され、そのＱ（バー）出力はＡＮＤ回路９５の他方の入力に接続される。フリップフロップ回路８５のＱ出力はＡ系ＡＮＤ回路９１の他方の入力に接続されるとともに、Ｂ系ＡＮＤ回路９３の他方の入力に接続される。
【００１９】
ＯＲ回路８７の出力はＯＮ出力回路の入力に接続され、その出力は図１に示すライン６３を介してサブコントローラ３９の入力に接続される。Ａ系ＡＮＤ回路９１の出力は図１に示すライン６７を介してサブコントローラ３５の入力に接続される。Ｂ系ＡＮＤ回路９３の出力は、ライン６９を介してサブコントローラ３７の入力に接続される。ＡＮＤ回路９５の出力はＯＦＦ出力回路の入力に接続される。ＯＦＦ出力回路の一方の出力は、ライン６３を介してサブコントローラ３９の入力に接続されるとともに、他方の入力は、フリップフロップ回路８５のリセット（Ｒ）端子に接続される。
【００２０】
上述のように構成されたこの発明の一実施形態の動作について説明する。
始めにＡ系計算機システム２１及び／またはＢ系計算機システム２３の電源をＯＮする場合について説明する。
今、Ａ系計算機システム２１のＡＰＳ−Ａ４１から電源ＯＮ指示信号が出力されたものとする。この電源ＯＮ指示信号はライン５９を介してマルチポートコントローラ４９のＡ系ＯＮ入力回路７１に入力される。Ａ系ＯＮ入力回路７１はこの電源ＯＮ指示信号をフリップフロップ回路８１のセット（Ｓ）端子に供給する。この結果フリップフロップ回路８１がセットされる。従って、フリップフロップ回路８１のＱ出力がＯＲ回路８７の一方の入力およびＡ系ＡＮＤ回路９１の一方の入力に供給される。ＯＲ回路８７は、一方および他方の入力とのＯＲを取り、ＯＮ出力回路８９に出力する。従って、ＯＮ出力回路８９は、ライン６３を介してサブコントローラ３９に電源ＯＮ指示信号を供給する。この電源ＯＮ指示信号に応答して、サブコントローラ３９は電源４５を共有装置３３に供給し、ＯＮアンサ信号をライン６５を介してＯＮアンサ入力回路７５に出力する。ＯＮアンサ入力回路７５は入力された信号をフリップフロップ回路８５のセット（Ｓ）端子に出力する。この結果、フリップフロップ回路８５のＱ出力がＡ系ＡＮＤ回路９１の他方の入力およびＢ系ＡＮＤ回路９３の他方の入力に出力される。この結果、Ａ系ＡＮＤ回路９１は、一方および他方の入力にともに有意の信号が入力されるので、ＡＮＤ条件が成立し、ライン６７を介してサブコントローラ３５にＯＮ信号を出力する。このＯＮ信号に応答して、サブコントローラ３５は電源４５をＡ系計算機システム２１に供給する。Ｂ系計算機システム２３の電源をＯＮする手続き、およびＡ計算機システム２１とＢ系計算機システム２３の両方の電源をＯＮする手続きも上述したＡ系計算機システムの電源ＯＮ処理と同様の処理により行われる。
【００２１】
このように、電源のＯＮ処理では、Ａ系計算機システム２１およびＢ系計算機システム２３のいずれか一方がＯＮ指示を出すことにより共有装置３３の電源が入るとともに対応する計算機システムの電源が入る。
【００２２】
次に、電源ＯＦＦ処理について説明する。
今、仮にＡ系計算機システムのＡＰＳ−Ａ４１が電源ＯＦＦの指示を出したとする。ＡＰＳ−Ａ４１からの電源ＯＦＦの指示はライン５９を介してマルチポートコントローラ４９のＡ系ＯＦＦ入力回路７７に出力される。Ａ系ＯＦＦ入力回路７７は電源ＯＦＦの指示信号をフリップフロップ回路８１のリセット（Ｒ）端子に入力する。それにより、フリップフロップ回路８１のＱ（バー）出力信号がＡＮＤ回路９５の一方の入力端子に供給される。ＡＮＤ回路９５はＡＮＤ条件が成立しないので、有意の信号をＯＦＦ出力回路に出力しない。このため、ＯＦＦ出力回路９７は、ＯＦＦ信号をライン６３を介してサブコントローラ３９に出力しない。このように、Ａ系計算機システム２１、またはＢ系計算機システムの一方のみがＯＦＦ指示信号を出力しただけでは、マルチポートコントローラ４９は共有装置３３のサブコントローラ３９にＯＦＦ信号を出力しない。
【００２３】
次に、Ｂ系計算機システム４３からライン６１を介してＯＦＦ指示信号がマルチポートコントローラ４９のＢ系ＯＦＦ入力回路７９に供給されたとする。Ｂ系ＯＦＦ入力回路７９はＯＦＦ指示信号をフリップフロップ回路８３のリセット（Ｒ）端子に供給する。それにより、フリップフロップ回路８３のＱ（バー）端子から出力信号がＡＮＤ回路９５の他方の入力に出力される。この結果、ＡＮＤ９５はＡＮＤ条件が成立するので、有意の信号をＯＦＦ出力回路９７に出力する。この有意信号に応答してＯＦＦ出力回路９７は、フリップフロップ回路８５のリセット（Ｒ）端子に信号を出力するとともに、ライン６３を介して共有装置３３のサブコントローラ３９にＯＦＦ信号を出力する。このＯＦＦ信号に応答して、サブコントローラ３９は共有装置への電源をＯＦＦにする。さらに、フリップフロップ回路８５はリセットされるので、そのＱ端子から有意の信号がＡ系ＡＮＤ回路９１およびＢ系ＡＮＤ回路９３に出力されないので、ＡＮＤ条件が成立しない。このため、Ａ系ＡＮＤ回路９１およびＢ系ＡＮＤ回路９３は、それぞれＡ系次段装置へのＯＮ信号およびＢ系次段装置へのＯＮ信号を出力しない。このように、Ａ系計算機システム２１、Ｂ系計算機システム２３、および共有装置３３の電源のＯＦＦ処理は、Ａ系計算機システム２１およびＢ系計算機システム２３の双方が電源ＯＦＦの指示信号を出力して初めて行われる。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、各計算機システムに自動運転制御装置を設け、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で制御することにより、複合系計算機システムの電源制御を自動的に制御することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る複合計算機システムのシステムブロック図。
【図２】図１に示す複合計算機システムのマルチポートコントローラの詳細回路図。
【図３】従来の複合計算機システムを示すシステムブロック図。
【符号の説明】
２１…Ａ系計算機システム
２３…Ｂ系計算機システム
２５、２７…トランシーバ
２９…ＬＡＮ
３１…Ａ系計算機システム、B 系計算機システムと共有装置とを接続するライン
３３…共有装置
３５、３７、３９…サブコントローラ
４１、４３…自動運転制御装置
４５…電源
４７…主電源装置からの電源
４９…マルチポートコントローラ
５１…Ａ系計算機システムと自動運転制御装置とを接続するライン
５３…Ｂ系計算機システムと自動運転制御装置とを接続するライン
５５、５７…電源制御状態の監視信号ライン
５９、６１…自動運転制御装置からの電源ＯＮ／ＯＦＦ指示信号ライン
６３…マルチポートコントローラ４９からサブコントローラに出力される電源ＯＮ／ＯＦＦ信号ライン
６５…電源ＯＮアンサ信号ライン
６７、６９…電源制御信号（電源ＯＮ／ＯＦＦ信号）ライン
７１…Ａ系ＯＮ入力回路
７３…Ｂ系ＯＮ入力回路
７５…ＯＮアンサ入力回路
７７…Ａ系ＯＦＦ入力回路
７９…Ｂ系ＯＦＦ入力回路
８１、８３、８５…フリップフロップ回路
８７…ＯＲ回路
８９…ＯＮ出力回路
９１…Ａ系ＡＮＤ回路
９３…Ｂ系ＡＮＤ回路
９５…ＡＮＤ回路
９７…ＯＦＦ出力回路
Claims (5)
- 第１の系の電源ＯＮ信号を入力する第１入力回路と、
第２の系の電源ＯＮ信号を入力する第２入力回路と、
第１の系の電源ＯＦＦ信号を入力する第３入力回路と、
第２の系の電源ＯＦＦ信号を入力する第４入力回路と、
前記第１及び第２の系により共有される共有装置の電源制御状態の結果を示す監視信号を入力する第５入力回路と、
前記第１入力回路からの電源ＯＮ信号によりセットされ、前記第３入力回路からの電源ＯＦＦ信号によりリセットされる第１フリップフロップ回路と、
前記第２入力回路からの電源ＯＮ信号によりセットされ、前記第４入力回路からの電源ＯＦＦ信号によりリセットされる第２フリップフロップ回路と、
前記第１及び第２フリップフロップ回路からの各セット出力のＯＲを取るＯＲ回路と、
前記第１フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第１の系の電源ＯＮ信号または電源ＯＦＦ信号として第１の系のサブコントローラに出力する第１のＡＮＤ回路と、
前記第２フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第２の系の電源ＯＮ信号又は電源ＯＦＦ信号として第２の系のサブコントローラに出力する第２のＡＮＤ回路と、
前記第１フリップフロップ回路及び第２フリップフロップ回路の各リセット出力のＡＮＤを取る第３ＡＮＤ回路と、
前記ＯＲ回路からの出力に応答して前記共有装置に電源ＯＮ信号を出力する第１出力回路と、
前記第３ＡＮＤ回路の出力に応答して前記共有装置に電源ＯＦＦ信号を出力する第２出力回路と、
前記第５入力回路からの監視信号によりセットされ、前記第２出力回路からの電源ＯＦＦ信号によりリセットされる第３フリップフロップ回路とを具備したことを特徴とするマルチポートコントローラ。 - 第１の計算機システムの電源を制御する第１サブコントローラと、
第２の計算機システムの電源を制御する第２のサブコントローラと、
前記第１計算機システム及び第２計算機システムから共通に使用される共有装置の電源を制御する第３サブコントローラと、
前記第１計算機の電源を制御する第１サブコントローラを制御する第１メインコントローラと、
前記第２計算機の電源を制御する第２サブコントローラを制御する第２メインコントローラと、
前記第１メインコントローラ及び第２メインコントローラの電源ＯＮ／ＯＦＦ指示信号と、前記第３サブコントローラからの共有装置の電源制御状態の結果を示す監視信号とに応答して前記第１サブコントローラ、第２サブコントローラ及び第３サブコントローラに電源のＯＮ／ＯＦＦ指示信号を、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で出力するマルチポートコントローラとを具備したことを特徴とする複合計算機システムの自動運転制御装置。 - 前記マルチポートコントローラは、第１の系の電源ＯＮ信号を入力する第１入力回路と、
第２の系の電源ＯＮ信号を入力する第２入力回路と、
第１の系の電源ＯＦＦ信号を入力する第３入力回路と、
第２の系の電源ＯＦＦ信号を入力する第４入力回路と、
前記第１及び第２の系により共有される共有装置の電源制御状態の結果を示す監視信号を入力する第５入力回路と、
前記第１入力回路からの電源ＯＮ信号によりセットされ、前記第３入力回路からの電源ＯＦＦ信号によりリセットされる第１フリップフロップ回路と、
前記第２入力回路からの電源ＯＮ信号によりセットされ、前記第４入力回路からの電源ＯＦＦ信号によりリセットされる第２フリップフロップ回路と、
前記第１及び第２フリップフロップ回路からの各セット出力のＯＲを取るＯＲ回路と、
前記第１フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第１の系の電源ＯＮ信号または電源ＯＦＦ信号として前記第１のサブコントローラに出力する第１のＡＮＤ回路と、
前記第２フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第２の系の電源ＯＮ信号又は電源ＯＦＦ信号として前記第２のサブコントローラに出力する第２のＡＮＤ回路と、
前記第１フリップフロップ回路及び第２フリップフロップ回路の各リセット出力のＡＮＤを取る第３ＡＮＤ回路と、
前記ＯＲ回路からの出力に応答して前記共有装置に電源ＯＮ信号を出力する第１出力回路と、
前記第３ＡＮＤ回路の出力に応答して前記共有装置に電源ＯＦＦ信号を出力する第２出力回路と、
前記第５入力回路からの監視信号によりセットされ、前記第２出力回路からの電源ＯＦＦ信号によりリセットされる第３フリップフロップ回路とを具備したことを特徴とする請求項２に記載の複合計算機システムの自動運転制御装置。 - 第１計算機システムと、
前記第１計算機システムとネットワークを介して接続された第２計算機システムと、
前記第１計算機システム及び第２計算機システムから共通に使用される共有装置と、
前記第１計算機システムの電源を制御する第１サブコントローラと、
前記第２計算機システムの電源を制御する第２サブコントローラと、
前記共有装置の電源を制御する第３サブコントローラと、
前記第１計算機の電源を制御する第１サブコントローラを制御する第１メインコントローラと、
前記第２計算機の電源を制御する第２サブコントローラを制御する第２メインコントローラと、
前記第１メインコントローラ及び第２メインコントローラからの電源ＯＮ／ＯＦＦ指示信号と、前記第３サブコントローラからの共有装置の電源制御状態の結果を示す監視信号とに応答して前記第１サブコントローラ、第２サブコントローラ及び第３サブコントローラに電源のＯＮ／ＯＦＦ指示信号を、電源のＯＮ指示はＯＲ論理で、電源のＯＦＦ指示はＡＮＤ論理で出力するマルチポートコントローラとを具備したことを特徴とする複合計算機システム。 - 前記マルチポートコントローラは、第１の系の電源ＯＮ信号を入力する第１入力回路と、
第２の系の電源ＯＮ信号を入力する第２入力回路と、
第１の系の電源ＯＦＦ信号を入力する第３入力回路と、
第２の系の電源ＯＦＦ信号を入力する第４入力回路と、
前記第１及び第２の系により共有される共有装置の電源制御状態の結果を示す監視信号を入力する第５入力回路と、
前記第１入力回路からの電源ＯＮ信号によりセットされ、前記第３入力回路からの電源ＯＦＦ信号によりリセットされる第１フリップフロップ回路と、
前記第２入力回路からの電源ＯＮ信号によりセットされ、前記第４入力回路からの電源ＯＦＦ信号によりリセットされる第２フリップフロップ回路と、
前記第１及び第２フリップフロップ回路からの各セット出力のＯＲを取るＯＲ回路と、
前記第１フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第１の系の電源ＯＮ信号または電源ＯＦＦ信号として前記第１サブコントローラに出力する第１のＡＮＤ回路と、
前記第２フリップフロップ回路と第３フリップフロップ回路の各セット出力のＡＮＤを取り、その出力を前記第２の系の電源ＯＮ信号又は電源ＯＦＦ信号として前記第２サブコントローラに出力する第２のＡＮＤ回路と、
前記第１フリップフロップ回路及び第２フリップフロップ回路の各リセット出力のＡＮＤを取る第３ＡＮＤ回路と、
前記ＯＲ回路からの出力に応答して前記共有装置に電源ＯＮ信号を出力する第１出力回路と、
前記第３ＡＮＤ回路の出力に応答して前記共有装置に電源ＯＦＦ信号を出力する第２出力回路と、
前記第５入力回路からの監視信号によりセットされ、前記第２出力回路からの電源ＯＦＦ信号によりリセットされる第３フリップフロップ回路とを具備したことを特徴とする請求項４に記載の複合計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27347098A JP4202480B2 (ja) | 1998-09-28 | 1998-09-28 | マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27347098A JP4202480B2 (ja) | 1998-09-28 | 1998-09-28 | マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000105755A JP2000105755A (ja) | 2000-04-11 |
| JP4202480B2 true JP4202480B2 (ja) | 2008-12-24 |
Family
ID=17528374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27347098A Expired - Fee Related JP4202480B2 (ja) | 1998-09-28 | 1998-09-28 | マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4202480B2 (ja) |
-
1998
- 1998-09-28 JP JP27347098A patent/JP4202480B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000105755A (ja) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4202480B2 (ja) | マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム | |
| US7137029B2 (en) | Information processor | |
| KR100260895B1 (ko) | 비동기전송모드근거리통신망시스템의고속이중화방법 | |
| KR100378593B1 (ko) | 이중 스위치 보드 및 이중화 방법 | |
| JP2575883B2 (ja) | 相互バックアップ可能なシーケンサ機構 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JP2850838B2 (ja) | システムパワータップの制御方式 | |
| JPH0713791A (ja) | 二重化制御システムの等値化方法 | |
| JP2592676B2 (ja) | 系切り替え方式 | |
| JP2633642B2 (ja) | 電源制御装置 | |
| JPH1049267A (ja) | 電源制御システム | |
| JPH05341803A (ja) | プログラマブルコントローラの二重化切替装置 | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPH04205103A (ja) | 二重化システム | |
| JPH08123503A (ja) | プラント制御装置 | |
| JPH06242858A (ja) | 共有ｉ／ｏ装置の電源制御装置 | |
| JPH0954739A (ja) | 回線アダプタ | |
| JPH04205102A (ja) | 二重化システム | |
| JPH0561703A (ja) | 二重化システムの切替装置 | |
| JPH05197448A (ja) | 無停止型コンピュータのマザーボード | |
| KR19990059294A (ko) | 교환기에서의 이중화 스위칭 시스템 | |
| JPH02111193A (ja) | 遠隔電源制御方式 | |
| JPH0240750A (ja) | 周辺制御装置 | |
| JP2000083043A (ja) | 電源制御方法 | |
| JPS59148915A (ja) | 電子計算機システムの電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |