JP2894395B2 - 映像信号切替装置 - Google Patents
映像信号切替装置Info
- Publication number
- JP2894395B2 JP2894395B2 JP5444892A JP5444892A JP2894395B2 JP 2894395 B2 JP2894395 B2 JP 2894395B2 JP 5444892 A JP5444892 A JP 5444892A JP 5444892 A JP5444892 A JP 5444892A JP 2894395 B2 JP2894395 B2 JP 2894395B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- address
- data
- control data
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【０００１】
【技術分野】本発明は映像信号切替装置に関し、特にテ
レビスタジオ伝送系に用いられる映像信号切替装置の制
御方式に関するものである。
レビスタジオ伝送系に用いられる映像信号切替装置の制
御方式に関するものである。
【０００２】
【従来技術】映像信号切替装置は具体的に図１（Ａ）に
示す構成である。本例では２台の映像信号切換器３，４
が設けられており、これ等は夫々複数（本例では４本）
の入力映像信号の１つを外部指令により選択的に導出す
る機能を有している。
示す構成である。本例では２台の映像信号切換器３，４
が設けられており、これ等は夫々複数（本例では４本）
の入力映像信号の１つを外部指令により選択的に導出す
る機能を有している。
【０００３】そして、各映像信号切替器３，４にはこれ
等を特定するためのアドレス（一般に棚アドレスと称さ
れる）が予め付与されている。本例では、前者のアドレ
スが（０，０）、後者のアドレスが（０，１）となって
いるものとする。
等を特定するためのアドレス（一般に棚アドレスと称さ
れる）が予め付与されている。本例では、前者のアドレ
スが（０，０）、後者のアドレスが（０，１）となって
いるものとする。
【０００４】これ等映像信号切替器３，４により選択さ
れた各映像信号（本例ではNo．４とNo．７）は２段映像
信号切替器２へ入力され、ここで再び外部指令により択
一的に選択されて最終的な映像出力となる。尚、本例で
は、棚アドレス（０，１）のNo．７の入力映像信号が出
力されている状態が示されており、制御コンピュータ１
の制御によってこれ等入力映像信号の１つが選択される
ものである。
れた各映像信号（本例ではNo．４とNo．７）は２段映像
信号切替器２へ入力され、ここで再び外部指令により択
一的に選択されて最終的な映像出力となる。尚、本例で
は、棚アドレス（０，１）のNo．７の入力映像信号が出
力されている状態が示されており、制御コンピュータ１
の制御によってこれ等入力映像信号の１つが選択される
ものである。
【０００５】この場合の制御データのフォーマットは図
２に示す様になっている。全体はＤ0 〜Ｄ4 の５ビット
構成であり、Ｄ1 ，Ｄ2 の２ビットで棚アドレス（映像
信号切替器の各々を特定するためのアドレス）を表し、
Ｄ3 ，Ｄ4 の２ビットで棚内アドレス（各映像信号切替
器内の入力映像信号のナンバNo．）を表している。そし
て、２段映像信号切替器２により選択される棚（映像信
号切替器）の場合、ビットＤ0 は１でオンを表し、選択
されていない棚の場合、０でオフを表す。
２に示す様になっている。全体はＤ0 〜Ｄ4 の５ビット
構成であり、Ｄ1 ，Ｄ2 の２ビットで棚アドレス（映像
信号切替器の各々を特定するためのアドレス）を表し、
Ｄ3 ，Ｄ4 の２ビットで棚内アドレス（各映像信号切替
器内の入力映像信号のナンバNo．）を表している。そし
て、２段映像信号切替器２により選択される棚（映像信
号切替器）の場合、ビットＤ0 は１でオンを表し、選択
されていない棚の場合、０でオフを表す。
【０００６】図１（Ａ）の選択状態に制御したい場合、
制御コンピュータ１より切替え指令のための制御データ
が出力され、各部の切替え処理が行われる。そして、図
１（Ｃ）に示す制御データが各部２〜４のレジスタ（図
示せず）に保持される。尚、図１（Ｃ）の各制御データ
は、左から映像信号切替器３，映像信号切替器４及び２
段映像信号切替器２内に夫々保持されているものとす
る。
制御コンピュータ１より切替え指令のための制御データ
が出力され、各部の切替え処理が行われる。そして、図
１（Ｃ）に示す制御データが各部２〜４のレジスタ（図
示せず）に保持される。尚、図１（Ｃ）の各制御データ
は、左から映像信号切替器３，映像信号切替器４及び２
段映像信号切替器２内に夫々保持されているものとす
る。
【０００７】この状態で、制御コンピュータ１から各映
像信号切替器２〜４に対して保持データの問合せ（タリ
ー要求）があった場合の動作について、図４のタイムチ
ャートを用いて説明する。尚、このタリー要求は、現在
どの入力映像信号を選択しているかを知るために行われ
るものである。
像信号切替器２〜４に対して保持データの問合せ（タリ
ー要求）があった場合の動作について、図４のタイムチ
ャートを用いて説明する。尚、このタリー要求は、現在
どの入力映像信号を選択しているかを知るために行われ
るものである。
【０００８】ステップ１では、制御コンピュータ１から
の制御データ問合せ命令と共に、制御データ（×００×
×）が送出される（×は不定）。棚アドレス（００）に
相当する映像信号切替器３は自己の保持データを送出す
る。２段映像信号切替器２では、この送出されてきた制
御データのビットＤ0 をみて、０（ＯＦＦ）であること
からそのまま制御データをコンピュータ１へ送る。コン
ピュータ１では、Ｄ0の０をみて送られてきた制御デー
タを無視する。
の制御データ問合せ命令と共に、制御データ（×００×
×）が送出される（×は不定）。棚アドレス（００）に
相当する映像信号切替器３は自己の保持データを送出す
る。２段映像信号切替器２では、この送出されてきた制
御データのビットＤ0 をみて、０（ＯＦＦ）であること
からそのまま制御データをコンピュータ１へ送る。コン
ピュータ１では、Ｄ0の０をみて送られてきた制御デー
タを無視する。
【０００９】尚、映像信号切替器４は棚アドレスが不一
致であるために、自己の制御データを送出することはな
い。
致であるために、自己の制御データを送出することはな
い。
【００１０】制御コンピュータ１は次の映像信号切替器
４に対する問合せを発生すべく、次のステップ２へ進
む。このステップでは、制御データ問合せ命令と共に、
制御データ（×０１××）が送出される。棚アドレス
（０１）に相当する映像信号切替器４は自己の保持デー
タを送出する。２段映像信号切替器２は送出されてきた
制御データのビットＤ0 をみて、１（ＯＮ）となってい
ることから、自身が保持している（×０１１０）と送出
されてきた制御データとを比較し、一致していれば制御
データを制御コンピュータ１へ送る。制御コンピュータ
ではこの制御データを取込むことになる。
４に対する問合せを発生すべく、次のステップ２へ進
む。このステップでは、制御データ問合せ命令と共に、
制御データ（×０１××）が送出される。棚アドレス
（０１）に相当する映像信号切替器４は自己の保持デー
タを送出する。２段映像信号切替器２は送出されてきた
制御データのビットＤ0 をみて、１（ＯＮ）となってい
ることから、自身が保持している（×０１１０）と送出
されてきた制御データとを比較し、一致していれば制御
データを制御コンピュータ１へ送る。制御コンピュータ
ではこの制御データを取込むことになる。
【００１１】上述した従来の制御方式では、映像信号切
替器３，４において、制御データとして５ビット（Ｄ0
〜Ｄ4 ）を保持する必要があり、映像信号切替器側で電
源瞬停時にこの制御データが消失した場合、内部状態を
示すＤ1 〜Ｄ4 のアドレスデータは自身で復帰可能であ
るが、外部情報であるＤ0 のオン／オフデータは復帰不
可能である。
替器３，４において、制御データとして５ビット（Ｄ0
〜Ｄ4 ）を保持する必要があり、映像信号切替器側で電
源瞬停時にこの制御データが消失した場合、内部状態を
示すＤ1 〜Ｄ4 のアドレスデータは自身で復帰可能であ
るが、外部情報であるＤ0 のオン／オフデータは復帰不
可能である。
【００１２】そのため、このＤ0 のオン／オフデータの
ための瞬停時保持回路やラッチ回路等が必要になるとい
う欠点がある。
ための瞬停時保持回路やラッチ回路等が必要になるとい
う欠点がある。
【００１３】
【発明の目的】本発明の目的は、オン／オフデータのた
めの瞬停時保持回路やラッチ回路等を不要として回路規
模の縮小を可能とした映像信号切替器を提供することで
ある。
めの瞬停時保持回路やラッチ回路等を不要として回路規
模の縮小を可能とした映像信号切替器を提供することで
ある。
【００１４】本発明によれば、各々が複数の入力映像信
号の１つを外部指令により選択的に導出する複数の映像
信号切替器と、これ等映像信号切替器の各選択出力の１
つを外部指令により選択的に導出する２段映像切替器と
を含む映像信号切替装置であって、前記複数の映像信号
切替器の各々は自アドレスの他に選択中の入力映像信号
のアドレスを保持する手段を有し、前記２段映像切替器
は、少くとも選択中の前記映像信号切替器のアドレスを
保持するアドレス保持手段と、上位装置から送られてく
る制御データ中の映像信号切替器のアドレスと、前記ア
ドレス保持手段に保持されている選択中の前記映像信号
切替器のアドレスとを比較し、この比較結果が一致の場
合、前記制御データに対応して前記映像信号切替器から
送出されてくる当該映像信号切替器のアドレス及び選択
中の入力映像信号のアドレスにオンデータを付加して前
記上位装置へ返送し、前記比較結果が不一致の場合、前
記制御データに対応して前記映像信号切替器から送出さ
れてくる当該映像信号切替器のアドレス及び選択中の入
力映像信号のアドレスにオフデータを付加して前記上位
装置へ返送する手段とを有することを特徴とする映像信
号切替装置が得られる。
号の１つを外部指令により選択的に導出する複数の映像
信号切替器と、これ等映像信号切替器の各選択出力の１
つを外部指令により選択的に導出する２段映像切替器と
を含む映像信号切替装置であって、前記複数の映像信号
切替器の各々は自アドレスの他に選択中の入力映像信号
のアドレスを保持する手段を有し、前記２段映像切替器
は、少くとも選択中の前記映像信号切替器のアドレスを
保持するアドレス保持手段と、上位装置から送られてく
る制御データ中の映像信号切替器のアドレスと、前記ア
ドレス保持手段に保持されている選択中の前記映像信号
切替器のアドレスとを比較し、この比較結果が一致の場
合、前記制御データに対応して前記映像信号切替器から
送出されてくる当該映像信号切替器のアドレス及び選択
中の入力映像信号のアドレスにオンデータを付加して前
記上位装置へ返送し、前記比較結果が不一致の場合、前
記制御データに対応して前記映像信号切替器から送出さ
れてくる当該映像信号切替器のアドレス及び選択中の入
力映像信号のアドレスにオフデータを付加して前記上位
装置へ返送する手段とを有することを特徴とする映像信
号切替装置が得られる。
【００１５】
【実施例】以下に図面を用いて本発明の実施例を説明す
る。
る。
【００１６】図１（Ａ）は本発明に適用される映像信号
切替器の構成図であり、従来と同一であるが、各映像信
号切替器にて保持される制御データの構造が従来例と相
違し図１（Ｂ）に示す形式となっている。
切替器の構成図であり、従来と同一であるが、各映像信
号切替器にて保持される制御データの構造が従来例と相
違し図１（Ｂ）に示す形式となっている。
【００１７】図１（Ａ）に示す切替え状態のとき、映像
信号切替器３，４及び２段映像信号切替器２内に保持さ
れる各制御データは、図１（Ｂ）の左から順に示す如く
なっており、ビットＤ0 のオン／オフデータは保持され
ず不要となっている。
信号切替器３，４及び２段映像信号切替器２内に保持さ
れる各制御データは、図１（Ｂ）の左から順に示す如く
なっており、ビットＤ0 のオン／オフデータは保持され
ず不要となっている。
【００１８】この状態において、制御コンピュータ１か
ら保持データに対するタリー要求があった場合につい
て、図３のタイムチャートを参照して説明する。
ら保持データに対するタリー要求があった場合につい
て、図３のタイムチャートを参照して説明する。
【００１９】ステップ１において、制御コンピュータ１
から制御データ問合せ命令と共に、制御データ（×００
××）が送出される。２段映像信号切替器２において、
自身が保持している制御データ（０１１０）とコンピュ
ータからの制御データとの棚アドレス部分が比較され
る。この場合不一致であるので、映像信号切替器３から
送られてくる制御データ（００１１）に、ビットＤ0 部
分にオフであることを示す０を付加して（０００１１）
として制御コンピュータ１へ返送するのである。
から制御データ問合せ命令と共に、制御データ（×００
××）が送出される。２段映像信号切替器２において、
自身が保持している制御データ（０１１０）とコンピュ
ータからの制御データとの棚アドレス部分が比較され
る。この場合不一致であるので、映像信号切替器３から
送られてくる制御データ（００１１）に、ビットＤ0 部
分にオフであることを示す０を付加して（０００１１）
として制御コンピュータ１へ返送するのである。
【００２０】制御コンピュータ側では、オン／オフデー
タが０であることを認識すると、送られてきた制御デー
タは取込まず、次のステップ２へ移る。
タが０であることを認識すると、送られてきた制御デー
タは取込まず、次のステップ２へ移る。
【００２１】ステップ２では、制御コンピュータ１から
制御データ問合せ命令と共に制御データ（×０１××）
が送られる。２段映像信号切替器２では、自身が保持し
ている制御データ（０１１０）とコンピュータからの制
御データとの棚アドレス部分が比較される。この場合一
致であるから、映像信号切替器４から送られてくる制御
データ（０１１０）に、ビットＤ0 部分にオンであるこ
とを示す１を付加して（１０１１０）といて制御コンピ
ュータ１へ返送する。
制御データ問合せ命令と共に制御データ（×０１××）
が送られる。２段映像信号切替器２では、自身が保持し
ている制御データ（０１１０）とコンピュータからの制
御データとの棚アドレス部分が比較される。この場合一
致であるから、映像信号切替器４から送られてくる制御
データ（０１１０）に、ビットＤ0 部分にオンであるこ
とを示す１を付加して（１０１１０）といて制御コンピ
ュータ１へ返送する。
【００２２】制御コンピュータ１は、オン／オフデータ
が１（オン）を示していることを認識し、送られてきた
制御データを読込んで処理を終了する。
が１（オン）を示していることを認識し、送られてきた
制御データを読込んで処理を終了する。
【００２３】
【発明の効果】この様に、本発明によれば、保持制御デ
ータにオン／オフデータを付加する必要がないので、各
映像信号切替器においてそのラッチ用のラッチ回路が不
要となると共に、当該データの瞬停時保護回路が不要と
なるという効果がある。
ータにオン／オフデータを付加する必要がないので、各
映像信号切替器においてそのラッチ用のラッチ回路が不
要となると共に、当該データの瞬停時保護回路が不要と
なるという効果がある。
【図１】（Ａ）本発明の実施例が適用されるシステム構
成図、（Ｂ）は本発明の実施例の保持データの例を示す
図、（Ｃ）は従来の保持データの例を示す図である。
成図、（Ｂ）は本発明の実施例の保持データの例を示す
図、（Ｃ）は従来の保持データの例を示す図である。
【図２】制御データのフォーマットを示す図である。
【図３】本発明の実施例の動作を示すシーケンス図であ
る。
る。
【図４】従来の動作を示すシーケンス図である。
１ 制御コンピュータ ２ ２段映像信号切替器 ３，４ 映像信号切替器
Claims (1)
- 【請求項１】 各々が複数の入力映像信号の１つを外部
指令により選択的に導出する複数の映像信号切替器と、
これ等映像信号切替器の各選択出力の１つを外部指令に
より選択的に導出する２段映像切替器とを含む映像信号
切替装置であって、 前記複数の映像信号切替器の各々は自アドレスの他に選
択中の入力映像信号のアドレスを保持する手段を有し、 前記２段映像切替器は、 少くとも選択中の前記映像信号切替器のアドレスを保持
するアドレス保持手段と、 上位装置から送られてくる制御データ中の映像信号切替
器のアドレスと、前記アドレス保持手段に保持されてい
る選択中の前記映像信号切替器のアドレスとを比較し、
この比較結果が一致の場合、前記制御データに対応して
前記映像信号切替器から送出されてくる当該映像信号切
替器のアドレス及び選択中の入力映像信号のアドレスに
オンデータを付加して前記上位装置へ返送し、前記比較
結果が不一致の場合、前記制御データに対応して前記映
像信号切替器から送出されてくる当該映像信号切替器の
アドレス及び選択中の入力映像信号のアドレスにオフデ
ータを付加して 前記上位装置へ返送する手段とを有する
ことを特徴とする映像信号切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5444892A JP2894395B2 (ja) | 1992-02-05 | 1992-02-05 | 映像信号切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5444892A JP2894395B2 (ja) | 1992-02-05 | 1992-02-05 | 映像信号切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05219433A JPH05219433A (ja) | 1993-08-27 |
| JP2894395B2 true JP2894395B2 (ja) | 1999-05-24 |
Family
ID=12970986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5444892A Expired - Fee Related JP2894395B2 (ja) | 1992-02-05 | 1992-02-05 | 映像信号切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894395B2 (ja) |
-
1992
- 1992-02-05 JP JP5444892A patent/JP2894395B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05219433A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313408A (en) | Multistation display system for controlling a display monitor associated with plural audio video devices | |
| US5280281A (en) | Method of and system for data communication in communication network on automobile | |
| JP2894395B2 (ja) | 映像信号切替装置 | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| EP0482959A2 (en) | System for data communication | |
| JP3141472B2 (ja) | 切替制御方式 | |
| EP0482958A2 (en) | System for data communication | |
| JP3288158B2 (ja) | チャネル制御方式 | |
| JPH0323026B2 (ja) | ||
| JPH043541A (ja) | 画像・音声データ再生装置 | |
| EP0482952A2 (en) | Method of data communication in communication network on automobile | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JP2775536B2 (ja) | 電源装置および電源制御方法 | |
| JPH0115900B2 (ja) | ||
| JP3432874B2 (ja) | オーディオ入力端子選択方法 | |
| JPH09319863A (ja) | 画像処理装置における設定データ変更装置 | |
| EP0482951A2 (en) | Method of and system for data communication in communication network on automobile | |
| JPH06139185A (ja) | Ｄｍａ制御装置及び方法 | |
| JPH05207458A (ja) | 制御装置 | |
| JPH05189556A (ja) | 画像変倍回路 | |
| JPS59144943A (ja) | 端末制御装置 | |
| JPH10260867A (ja) | データ比較装置 | |
| JPH1168689A (ja) | 信号切替装置および方法 | |
| JPH05189551A (ja) | 色変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |