JP2005339216A

JP2005339216A - 記憶制御システム

Info

Publication number: JP2005339216A
Application number: JP2004157365A
Authority: JP
Inventors: Shiyoumei Kyo; 小明姜; Katsuki Suzuki; 勝喜鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-05-27
Filing date: 2004-05-27
Publication date: 2005-12-08
Also published as: US20050278581A1; US7111087B2

Abstract

【課題】複数の記憶デバイスに接続されるデバイス接続部の二つ以上が一続きに繋がった記憶制御システムの信頼性を高める。
【解決手段】各ディスク筐体１１７内には、ディスク接続部１１１ＡのＥＮＣバイパス１１３Ａと、ディスク接続部１１１ＡとＥＮＣバイパス１１３Ａのどちらを経由してデータを転送するかを選択的に切替えるＰＢＣ１０１Ａ及び１０３Ａとが備えられる。ディスク接続部１１１Ａに接続されたＣＴＬ５Ａは、ディスク接続部１１１Ａに異常が発生したことが検出された場合、ディスク接続部１１１Ａをバイパスすることを、ＣＴＬ５Ｂに依頼し、ＣＴＬ５Ｂが、ＰＢＣ１０１Ａ及び１０３Ａを制御して、データの通信経路をディスク接続部１１１ＡからＥＮＣバイパス１１３Ａに切替える。
【選択図】図１

Description

本発明は、複数の記憶デバイスを備えた記憶制御システムに関する。

複数のディスクドライブを備えた記憶制御システムとして、例えば、特開２００４−２２０５８号公報及び特開２００４−２２０５９号公報に開示の記憶制御システムが知られている。

その記憶制御システムでは、基本筐体と、１以上の増設筐体とが備えられる。基本筐体には、コントローラと、複数のディスクドライブと、コントローラとそれら複数のディスクドライブとを接続するディスク接続部（例えばポートバイパス回路）とが備えられる。増設筐体は、基本筐体の後段に接続される。各増設筐体には、複数のディスクドライブと、それら複数のディスクドライブに接続されるディスク接続部とを備える。増設筐体内のディスク接続部は、前段の増設筐体（又は基本筐体）内のディスク接続部に接続される。このような構成により、基本筐体内のコントローラは、一続きに繋がった１以上のディスク接続部を介して、所望のディスクドライブにアクセスすることができる。

特開２００４−２２０５８号公報。特開２００４−２２０５９号公報。

上述した従来の記憶制御システムでは、或るディスク接続部において障害が発生した場合には、そのディスク接続部に接続されている複数のディスクドライブだけでなく、そのディスク接続部の後段にあるどのディスク接続部に接続されたディスクドライブにもアクセスすることができなくなってしまうことがある。このため、記憶制御システムの信頼性をより高めることが望まれる。

従って、本発明の目的は、複数の記憶デバイスに接続されるデバイス接続部の二つ以上が一続きに繋がった記憶制御システムの信頼性を高めることにある。

本発明の他の目的は、後述の説明から明らかになるであろう。

本発明に従う記憶制御システムは、データを記憶する複数の記憶デバイスと、前記記憶デバイスにデータを書込むことや、前記記憶デバイスからデータを読み出すことを制御するコントローラと、前記コントローラを複数の記憶デバイスに接続する接続系統とを備える。前記接続系統は、前記複数の記憶デバイスに接続される２以上のデバイス接続部と、前記２以上のデバイス接続部にそれぞれ対応した２以上のバイパスと、前記２以上のバイパスをそれぞれ備え、前記２以上のデバイス接続部にそれぞれ接続されており、前記コントローラに対し、自分に接続されているデバイス接続部と、そのデバイス接続部のバイパスとのどちらを接続するかを選択的に切替える２以上のパス切替え部とを備える。前記２以上のパス切替え部は、前記コントローラが存在する上流側から、前記複数の記憶デバイスが存在する下流側にかけて、直列に接続される。前記２以上のパス切替え部の各々は、自分に接続されているデバイス接続部が正常の場合、前記コントローラに対してそのデバイス接続部を接続し、一方、そのデバイス接続部に異常が発生した場合、前記コントローラに対して接続するパスをデバイス接続部からそれのバイパスに切替える。前記コントローラが、前記異常が発生したデバイス接続部のバイパスを介して、それよりも下流側に存在するディスク接続部にアクセスする。

一つの好適な実施態様では、前記コントローラ及び前記接続系統はそれぞれ多重化されている。多重化されたコントローラには、第１と第２のコントローラが含まれている。多重化された接続系統には、第１のコントローラに接続される第１の接続系統と、第２のコントローラに接続される第２の接続系統とが含まれている。第１の接続系統に含まれる２以上のディスク接続部には、第１のディスク接続部が含まれ、前記第２の接続系統に含まれる２以上のディスク接続部には、前記第１のディスク接続部に対応した第２のディスク接続部が含まれている。前記第１のディスク接続部には、それに対応した第１のパス切替え部が備えられ、前記第２のディスク接続部には、それに対応した第２のパス切替え部が備えられる。前記第１のパス切替え部は、前記第２のコントローラに接続され、前記第２のパス切替え部は、前記第１のコントローラに接続される。前記第１のコントローラは、前記第１のディスク接続部に異常が発生したことを検出し、前記第２のコントローラに、前記第１のディスク接続部をバイパスすることの指示を意味するバイパス命令（例えば、所定の通信プロトコルに基づくコマンド）を送信する。前記第２のコントローラは、前記第１のコントローラから前記バイパス命令を受信し、前記第１のディスク接続部のバイパスを前記第１のコントローラに対して接続することの要求を意味するバイパス要求信号を、前記前記第１のディスク接続部に対応したパス切替え部に送信する。前記前記第１のディスク接続部に対応したパス切替え部は、前記バイパス要求信号を受信し、前記第１のコントローラに対して接続するパスを、前記第１のデバイス接続部からそれのバイパスに切替える。この場合、例えば、前記第１と第２のコントローラは、互いに接続されており、且つ、前記記憶制御システムの上位装置と接続されていても良い。前記第１のコントローラは、前記上位装置からライト対象データを受信し、前記受信したライト対象データの書込み先が、前記第１のディスク接続部に接続されている記憶デバイスの場合、前記受信したライト対象データを前記第２のコントローラに転送しても良い。前記第２のコントローラは、前記第１のコントローラからライト対象データを受信し、前記受信したライト対象データを、前記第２のディスク接続部を介して、前記第１のディスク接続部に接続されている前記記憶デバイスに書込んでも良い。

一つの実施態様では、前記コントローラ及び前記接続系統はそれぞれ多重化されている。多重化されたコントローラには、第１と第２のコントローラが含まれている。多重化された接続系統には、第１のコントローラに接続される第１の接続系統と、第２のコントローラに接続される第２の接続系統とが含まれる。第１の接続系統に含まれる２以上のディスク接続部には、第１のディスク接続部が含まれ、前記第２の接続系統に含まれる２以上のディスク接続部には、前記第１のディスク接続部に対応した第２のディスク接続部が含まれる。前記第１のディスク接続部には、それに対応した第１のパス切替え部が備えられ、前記第２のディスク接続部には、それに対応した第２のパス切替え部が備えられる。前記第１のディスク接続部は、前記第２のパス切替え部に接続され、前記第２のディスク接続部は、前記第１のパス切替え部に接続される。前記第１のコントローラは、前記第１のディスク接続部に異常が発生したことを検出し、前記第２のコントローラに、前記第１のディスク接続部をバイパスすることの指示を意味するバイパス命令を送信する。前記第２のコントローラは、前記第１のコントローラから前記バイパス命令を受信し、前記第１のディスク接続部のバイパスを前記第１のコントローラに対して接続することの要求を意味するバイパス要求信号を、前記第２のディスク接続部を介して前記第１のパス切替え部に送信する。前記第１のパス切替え部は、前記バイパス要求信号を受信し、前記第１のコントローラに対して接続するパスを、前記第１のデバイス接続部からそれのバイパスに切替える。

一つの実施態様では、記憶制御システムは、前記２以上のディスク接続部及び前記２以上のパス切替え部にそれぞれ対応した２以上の電源と、前記２以上の電源の状態をそれぞれ検出する２以上の電源検出部と、前記２以上のパス切替え部にそれぞれ対応した２以上の電源切替え部とを更に備える。前記２以上の電源検出部の各々は、自分に対応した電源がオフになったことを検出して、その旨を、その電源に対応したパス切替え部の電源切替え部に通知し、且つ、その電源に対応したパス切替え部に、そのパス切替え部に対応したディスク接続部のバイパスを前記コントローラに対して接続することの要求を意味するバイパス要求信号を送信する。前記２以上の電源切替え部の各々は、自分に対応したパス切替え部に対して、そのパス切替え部に対応した電源と、それとは別のパス切替え部に対応した電源とのどちらを採用するかを選択的に切替えるようになっており、自分に対応したパス切替え部の電源がオフした旨の通知を前記電源検出部から受けて、自分に対応したパス切替え部に対して、そのパス切替え部とは別のパス切替え部に対応した電源を接続する。

一つの実施態様では、前記２以上のパス切替え部の各々は、前記バイパスの両端に接続された２つのバイパス回路を備える。前記２つのバイパス回路は、上流側のバイパス回路と下流側のバイパス回路である。上流側のバイパス回路は、自分に対応したディスク接続部と、それよりも上流側のディスク接続部に対応したパス切替え部の下流側のバイパス回路とに接続される。下流側のバイパス回路は、自分に対応したディスク接続部と、それよりも下流側のディスク接続部に対応したパス切替え部の上流側のバイパス回路とに接続される。

一つの実施態様では、前記２以上のパス切替え部の各々は、自分に接続されている、異常のあったデバイス接続部が回復した場合、前記コントローラに対して接続するパスを、バイパスからデバイス接続部に切替える。

一つの実施態様では、２以上のディスク接続部の各々は、記憶デバイスに接続されるファイバチャネルループを備える。２以上のファイバチャネルループは、前記上流側から下流側にかけて直列に接続される。また、前記ファイバチャネルループとそれの隣のファイバチャネルループとの間に、前記ファイバチャネルループのバイパスを備えた前記パス切替え部が備えられる。

本発明によれば、複数の記憶デバイスに接続されるデバイス接続部の二つ以上が一続きに繋がった記憶制御システムの信頼性を高めることができる。

以下、図面を参照して、本発明の一実施形態について説明する。

図１は、本発明の一実施形態に係る記憶制御システムのデータ転送に関わる部分の構成を示す。

本実施形態に係る記憶制御システム１２０は、例えば、複数の記憶装置がアレイ状に配列されたＲＡＩＤ（Redundant Arrays of Inexpensive Disks）システムである。記憶制御システム１２０には、二重化されたコントローラユニット５Ａ及び５Ｂと、複数のディスク筐体１１７、１１７、…とが備えられる。

コントローラユニット５Ａ及び５Ｂは、特徴が同じなので、コントローラユニット５Ａを代表的に例に採り説明し、適宜、コントローラユニット５Ｂの構成についても説明する。コントローラユニット５Ａには、プロトコルチップ３Ａと、キャッシュメモリ（以下、「ＣＭ」と略記する場合有り）１１Ａと、ディスクコントローラ１３Ａと、ＭＰＵ（Micro Processor Unit）７Ａと、データ転送ＬＳＩ（Large-Scale Integration）９Ａとが備えられる。

プロトコルチップ３Ａは、記憶制御システム１２０の上位装置（例えばパーソナルコンピュータ或いはサーバマシン）１との間で行われる通信のプロトコルを制御する。

ＣＭ１１Ａは、上位装置１と記憶制御システム１２０との間でやり取りされるデータを一時的に記憶する。また、ＣＭ１１Ａは、後述するように、第１のアクセス系統１２Ａに属するＥＮＣ部（エンクロージャ部）１４Ａを管理するためのＥＮＣ管理テーブルや、１以上のＨＤＤ（ハードディスクドライブ）１１５上に用意された１又は複数の論理的な記憶デバイス（以下、論理ユニットを略して「ＬＵ」と表記）を管理するためのＬＵ管理テーブルが記憶されていても良い。なお、第１のアクセス系統１２Ａとは、ＨＤＤ１１５への二重化されたアクセス経路のうちの一方のアクセス経路（換言すれば、ディスコントローラ１３ＡからＨＤＤ１５５へのアクセス経路）を含んだものである。それに対し、この記憶制御システム１２０では、第２のアクセス系統１２Ｂが存在するが、それは、ＨＤＤ１１５への二重化されたアクセス経路のうちの他方のアクセス経路（換言すれば、ディスコントローラ１３ＢからＨＤＤ１５５へのアクセス経路）を含んだものである。

ディスクコントローラ１３Ａは、ＭＰＵ３Ａからの制御の下、第１のアクセス系統１２Ａを介して、複数のＨＤＤ１１５のうちのいずれかのＨＤＤ１５５にアクセスする。一方、ディスクコントローラ１３Ｂは、ＭＰＵ３Ｂからの制御の下、第２のアクセス系統１２Ｂを介して、複数のＨＤＤ１１５のうちのいずれかのＨＤＤ１５５にアクセスする。

ＭＰＵ３Ａは、コントロールユニット５Ａの動作全体を制御する。例えば、ＭＰＵ７Ａは、上位装置１から入出力要求（以下、「Ｉ／Ｏ要求」と略記、例えばライトコマンド又はリードコマンド）を受信し、そのＩ／Ｏ要求に応答して、データ書込み処理又はデータ読出し処理を行う。データ書込み処理では、例えば、ＭＰＵ３Ａは、上位装置１からのライト対象データをＣＭ１１Ａに書込み、そのＣＭ１１Ａに書き込んだライト対象データを、ディスクコントローラ１３Ａを介して、複数のＨＤＤ１１５のうちのいずれかのＨＤＤ１１５に書込む。また、データ読出し処理では、例えば、ＭＰＵ７Ａは、ディスクコントローラ１３Ａを介して、複数のＨＤＤ１１５のうちのいずれかのＨＤＤ１１５からリード対象データを読出し、そのリード対象データをＣＭ１１Ａに書込み、そのＣＭ１１Ａに書き込んだリード対象データを、上位装置１に転送する。なお、これまでに述べたＭＰＵ３Ａの処理内容はほんの一例であり、別の処理も実行することができる。その別の処理については、後述する。また、以下の説明では、ライト対象データの送信元側を、「ライト上流側」と称し、ライト対象データの送信先側を「ライト下流側」と称する。

データ転送ＬＳＩ９Ａは、プロトコルチップ３Ａ、ＣＭ１１Ａ、ディスクコントローラ１３Ａ、及びＭＰＵ７Ａに接続されており、それらの間でやり取りされるデータを中継する。また、データ転送ＬＳＩ９Ａは、所定のバス（以下、これを「デュアルバス」と言う）３０を介して、コントローラユニット５Ｂ内のデータ転送ＬＳＩ９Ｂに接続されている。この構成により、例えば、ＭＰＵ７Ａが、上位装置１からのライト対象データを、ＣＭ１１Ａにだけでなく、デュアルバス３０及びデータ転送ＬＳＩ９Ｂを介して、別のコントローラユニット５Ｂ内のＣＭ１１Ｂにも書込むことができる。

複数のディスク筐体１１７、１１７、…の各々には、複数のＨＤＤ１１５と、二重化されたエンクロージャ部（以下、ＥＮＣ部）１４Ａ、１４Ｂが備えられる。ＥＮＣ部１４Ａ（及び１４Ｂ）には、複数のＨＤＤ１１５に接続されるディスク接続部１１１Ａ（及び１１１Ｂ）と、ディスク接続部１１１Ａのバイパス（以下、「ＥＮＣバイパス」と言う）１１３Ａ（及び１１３Ｂ）と、ＥＮＣバイパス１１３Ａ（及び１１３Ｂ）の両端に接続されるポートバイパス回路（以下、「ＰＢＣ」と略記）１０１Ａ、１０３Ａ（及び１０１Ｂ、１０３Ｂ）とが備えられる。

ＥＮＣ部１４Ａ、１４Ｂについて、ＥＮＣ部１４Ａを代表的に例に採り説明する。ＥＮＣ１４Ａは、そのＥＮＣ１４Ａを搭載するディスク筐体１１７内の各ＨＤＤ１１５等の資源の状態に関する管理情報を収集し、監視する。ＥＮＣ１４Ａは、例えば、各ＨＤＤ１１５とディスク接続部（例えばＰＢＣ）１１１Ａとの接続に関するスイッチ制御や、ＰＢＣ１０１Ａ及び１０３Ａの制御を行う。この他、ＥＮＣ部１４Ａは、例えば、図示しないが、記憶制御システム１２０の動作状態を示す表示ランプ、電源モジュール、及びファンモジュール等と電気的に接続されており、各モジュールの状態に関するデータを取得したり、各モジュールに制御信号を送信したりすることができる。これら各モジュールとのデータ及び制御信号は、資源データとして、ＥＮＣ部１４Ａ内のメモリに記憶される。

ディスク接続部１１１Ａ及び１１１Ｂは、特徴が同じなので、ディスク接続部１１１Ａを代表的に例に採り説明する。ディスク接続部１１１Ａは、ディスクコントローラ１３Ａと各ＨＤＤ１１５との間を結ぶファイバチャネルループ（Fiber Channel Arbitration Loop）１８０Ａのスイッチ制御を行う。ディスク接続部１１１Ａは、自分よりもライト上流側に存在するＰＢＣ１０１Ａを介して、ライト上流側からライト対象データを受信したり、自分よりもライト下流側に存在するＰＢＣ１０３Ａを介して、ライト対象データをライト下流側に流したりする。

ＰＢＣ１０１Ａ及びＰＢＣ１０１Ｂは、特徴が同じなので、ＰＢＣ１０１Ａを代表的に例に採り説明する。また、ＰＢＣ１０３Ａ及びＰＢＣ１０３Ｂも、特徴が同じなので、ＰＢＣ１０３Ａを代表的に例に採り説明する。ＰＢＣ１０１Ａは、ディスク接続部１１１Ａのライト上流側に備えられ（以下、それを「上流側ＰＢＣ１０１Ａ」と称する）、自分よりもライト上流側に存在するディスク筐体１１７内のＰＢＣ１０３Ａ（或いは、コントローラユニット５Ａのディスクコントローラ１３Ａ）に接続される。一方、ＰＢＣ１０３Ａは、ディスク接続部１１１Ａのライト下流側に備えられ（以下、それを「下流側ＰＢＣ１０３Ａ」と称する）、自分よりもライト下流側に存在するディスク筐体１１７内の上流側ＰＢＣ１０１Ａに接続される。上流側ＰＢＣ１０１Ａ及び下流側ＰＢＣ１０３Ａは、コントローラユニット５Ａと、その下流側ＰＢＣ１０３Ａよりもライト下流側に存在するＨＤＤ１１５との間でやり取りされるデータの経路を、ディスク接続部１１１Ａのファイバチャネルループ１８０Ａと、そのディスク接続部１１１ＡのＥＮＣバイパス１１３Ａとのどちらにするかを、選択的に切替える。その切り替えは、例えば、ディスク接続部１１１Ａ、１１１Ｂ、コントローラユニット５Ａ、及び５Ｂのうちの少なくとも１つからの制御信号に基づいて行われる。

以上の構成によれば、ライト上流側からライト下流側にかけて、上流側ＰＢＣ１０１Ａ、ディスク接続部１１１Ａ及び下流側ＰＢＣ１０３Ａが直列に接続されており、且つ、直列に接続された上流側ＰＢＣ１０１Ａ、ディスク接続部１１１Ａ及び下流側ＰＢＣ１０３Ａセットが複数個直列に接続される。そして、上流側ＰＢＣ１０１Ａと下流側ＰＢＣ１０３Ａとの間には、ディスク接続部１１１Ａのバイパス（ＥＮＣバイパス）１１３Ａが接続されている。ＰＢＣ１０１Ａ及び１０３Ａは、ディスク接続部１１１ＡとＥＮＣバイパス１１３Ａのどちらを経由してデータを転送するかを選択的に切替える。この構成により、例えば、ディスク接続部１１１Ａが故障し、そのディスク接続部１１１Ａを経由してデータの通信を行うことができなくなったとしても、ＰＢＣ１０１Ａ及び１０３Ａを制御して、データの通信経路をディスク接続部１１１ＡからＥＮＣバイパス１１３Ａに切替えることにより、その故障したディスク接続部１１１ＡのＥＮＣバイパス１１３Ａを経由して、コントロールユニット５Ａと、そのディスク接続部１１１Ａのライト下流側に存在するＨＤＤ１１５との間でデータをやり取りさせることができる。

以下、本実施形態について詳細に説明する。

図２は、図１に示した記憶制御システム１２０の構成を詳細に示す。

ＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂの各々は、パス切替え制御ライン１８に接続されており、例えば、一種のスイッチ装置としての機能を発揮するようになっている。ＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂの各々は、パス切替え制御ライン１８を介してバイパス指示を受けた場合、データの伝送経路としてＥＮＣバイパス１１３Ａ又は１１３Ｂを選択し、パス切替え制御ライン１８を介してバイパス解除指示を受けた場合、データの伝送経路としてディスク接続部１１１Ａ又は１１１Ｂを選択する。

複数のＨＤＤ１１５の各々は、ファイバチャネル等の第１のインターフェースを介して、ディスク接続部１１１Ａ及び１１１Ｂに接続される。複数のＨＤＤ１１５には、ＳＥＳ（SCSI Enclosure Service）ノードとなる１以上のＨＤＤ（以下、メインＨＤＤ）１１５Ｍと、それ以外のＨＤＤ（以下、サブＨＤＤ）１１５Ｓとが含まれる。メインＨＤＤ１１５Ｍは、ディスク接続部１１Ａ及び１１１Ｂの他に、ＥＳＩ（Enclosure
Service I/F）等の第２のインターフェースを介して、ディスク接続部１１３Ａ内のＬＳＩ２３Ａ及びディスク接続部１１３Ｂ内のＬＳＩ２３Ｂに接続される。

ディスク接続部１１１Ａは、ディスク接続部１１１Ａの動作を制御するＭＰＵ２１Ａと、メインＨＤＤ１１５Ｍに接続されるＬＳＩ２３Ａと、資源データ等が格納されるメモリ２５Ａとを備える。ディスク接続部１１１Ａは、例えば、そのディスク接続部１１１Ａを搭載したディスク筐体１１７内の電源モジュールやファンモジュール等と電気的に接続されている。ＭＰＵ２１Ａは、各モジュールの状態に関するデータを資源データとして取得してメモリ２５Ａに書込んだり、メモリ２５Ａに書き込まれた資源データに基づく制御信号を、各モジュールに送信したりする（例えば、ディスク筐体１１７内の温度に基づく制御信号をファンモジュールに送信したりする）。

コントローラユニット５ＡのＣＭ１１Ａには、コントローラユニット５Ａの管理対象である各ＥＮＣ部１４Ａを管理するためのＥＮＣ管理テーブル３１Ａと、複数のＨＤＤ１１５上に用意されたＬＵを管理するためのＬＵ管理テーブル３３Ａが格納されている。同様に、コントローラユニット５ＢのＣＭ１１Ｂには、コントローラユニット５Ｂの管理対象である各ＥＮＣ部１４Ｂを管理するためのＥＮＣ管理テーブル３１Ｂと、複数のＨＤＤ１１５上に用意されたＬＵを管理するためのＬＵ管理テーブル３３Ｂが格納されている。以下、ＥＮＣ管理テーブル３１Ａ及び３１Ｂのうち、ＥＮＣ管理テーブル３１Ａを代表的に例に採り説明し、且つ、ＬＵ管理テーブル３３Ａ及び３３Ｂのうち、ＬＵ管理テーブル３３Ａを例に採り説明する。

図３は、ＥＮＣ管理テーブル３１Ａ及びＬＵ管理テーブル３３Ａの構成例を示す。

図３（Ａ）に示すように、ＥＭＣ管理テーブル３１Ａには、記憶制御システム１２０に搭載された複数のディスク筐体１１７をそれぞれ識別するための複数のディスク筐体番号が登録される。また、ＥＭＣ管理テーブル３１Ａには、それら複数のディスク筐体１１７の各々について、そのディスク筐体１１７に搭載されるＥＮＣ部１４Ａ及び１４Ｂの各々を識別するためのＥＮＣ番号と、そのディスク筐体１１７にＥＮＣ部１４Ａ及び１４Ｂが実装されたか否かを表す情報と、実装されたＥＮＣ部１４Ａ又は１４Ｂが使用可能な状態か否かを表す情報とが登録される。

図３（Ｂ）に示すように、ＬＵ管理テーブル３３Ａには、複数のＬＵの各々について、ＬＵを識別するための番号（以下、ＬＵＮ）と、そのＬＵにアクセス可能か否かを表すアクセスフラグと、そのＬＵを備えたＨＤＤ１１５を識別するためのＨＤＤ番号と、そのＬＵにアクセス可能なＥＮＣ部１４Ａ又は１４Ｂに対応したＥＮＣ番号とが登録される。アクセスフラグは、例えば、対応するＥＮＣ部が使用不可能な状態の場合には、立っており（すなわち、そのＥＮＣ部に対応するＬＵにアクセス不可であることを意味し）、対応するＥＮＣ部が使用可能な状態の場合には、倒れている（すなわち、そのディスク接続部に対応するＬＵにアクセス可能あることを意味する。）
図４は、本実施形態に係る記憶制御システムの電源系統に関わる部分の構成を示す。

各ディスク筐体１１７には、電源セット５０が用意される。電源セット５０内には、二重化された電源モジュール５１、５１が備えられる。電源モジュール５１、５１は、点線の矢印で示すように、自分に対応したディスク筐体１１７の内の各構成要素、例えば、ディスク接続部１１１Ａ、１１１Ｂ、ＨＤＤ１１５、上流側ＰＢＣ１０１Ａ、１０１Ｂ、下流側ＰＢＣ１０３Ａ及び１０３Ｂに電力を供給する。また、更に、電源モジュール５１、５１は、実線の矢印で示すように、自分に対応したディスク筐体１１７よりもライト上流側及びライト下流側の少なくとも一方に存在する他のディスク筐体１１７のＰＢＣ（（１０１Ａ及び１０１Ｂ）又は（１０３Ａ及び１０３Ｂ））にも、電力を供給する。別の言い方をすれば、電源モジュール５１、５１は、自分に対応したディスク筐体１１７のＰＢＣに接続された他のＰＢＣ（（１０１Ａ及び１０１Ｂ）又は（１０３Ａ及び１０３Ｂ））にも、電力を供給する。別の観点から言えば、上流側ＰＢＣ１０１Ａ及び１０１Ｂは、自分を備えるディスク筐体１１７に対応した電源モジュール５１、５１と、そのディスク筐体１１７よりもライト上流側に存在するディスク筐体（換言すれば、直前のディスク筐体）１１７に対応した電源モジュール５１、５１とのいずれからも給電を受けることができる（なお、先頭の上流側ＰＢＣ１０１Ａ及び１０１Ｂは、例えば、コントローラユニット５Ａ及び５Ｂの少なくとも一方から給電を受ける）。下流側ＰＢＣ１０３Ａ及び１０３Ｂは、自分を備えるディスク筐体１１７に対応した電源モジュール５１、５１と、そのディスク筐体１１７よりもライト下流側に存在するディスク筐体（換言すれば、直後のディスク筐体）１１７に対応した電源モジュール５１、５１のいずれからも給電を受けることができる（なお、最後尾の下流側ＰＢＣ１０３Ａ及び１０１３は、例えば、自分に対応した電源モジュール５１、５１のみから給電を受ける）。

図５（Ａ）は、ＰＢＣの電源系統の一例を示し、図５（Ｂ）は、ＰＢＣの制御系統の一例を示す。図５（Ａ）には、ＰＢＣ１０１Ａを代表的に示し、図５（Ｂ）には、ＰＢＣ１０１Ａ及び１０３Ａを代表的に示す。

図５（Ａ）に示すように、ＰＢＣ１０１Ａを備えるディスク筐体１１７の電源モジュール５１、５１、及び、別ディスク筐体（具体的には、そのディスク筐体１１７よりもライト上流側に存在するディスク筐体）１１７の電源モジュール５１、５１と、ＰＢＣ１０１Ａとの間に、電源供給部４０２が備えられる。電源供給部４０２は、ディスク筐体１１７の電源モジュール５１、５１からの電力と、別ディスク筐体１１７の電源モジュール５１、５１からの電力とをＰＢＣ１０１Ａに供給する。また、電源供給部４０２は、一方の電力が遮断された場合、他方の電力をＰＢＣ１０１Ａに供給する。

図５（Ｂ）に示すように、ＰＢＣ１０１Ａ及び１０３Ａに対して、指令元切替え部２１４が備えられる。指令元切替え部２１４の入力側には、ディスク接続部１１１Ａ又は１１１Ｂからの指令を入力するための第１の指令ライン２１１と、別ディスク接続部１１１Ａ又は１１１Ｂ（例えば、ライト上流側隣のディスク筐体１１７内のディスク接続部１１１Ａ又は１１１Ｂ）からの指令を入力するための第２の指令ライン２１３と、ディスク筐体１１７の電源モジュール５１、５１の電源状態に応じたレベルの電圧信号を入力するための電圧信号ライン２１５とが接続される。電圧信号ライン２１５は、プルアップ抵抗２１８を介して、電源モジュール５１、５１の特定の端子に接続される。指令元切替え部２１４の出力側には、パス切替え制御ライン１８が接続される。

ディスク筐体１１７の電源モジュール５１、５１の電源がターンオフした場合、ローレベルの電圧信号が指令元切替え部２１４に入力され、指令元切替え部２１４は、パス切替え制御ライン１８を介してバイパス指示をＰＢＣ１０１Ａ及び１０３Ａに送信する。一方、ディスク筐体１１７の電源モジュール５１、５１の電源がオフ状態からオン状態に切り替わった場合、ハイレベルの電圧信号が指令元切替え部２１４に入力され、指令元切替え部２１４は、パス切替え制御ライン１８を介して、バイパス解除指示をＰＢＣ１０１Ａ及び１０３Ａに送信する。

以上が、記憶制御システム１２０の構成についての説明である。なお、以上の構成は、単なる一例であって、他の構成が採用されても良い。

以下、記憶制御システム１２０において行われる処理流れについて説明する。

図６は、ディスク接続部１１１Ａで障害が発生した場合に行われる処理流れの一例を示す。図７は、ＰＢＣ１０１Ａと１０３Ａとの間の通信経路の切り替わりを説明するための図である。なお、以下の説明では、便宜上、コントローラユニットを「ＣＴＬ」と表記する。

図７（Ａ）に示すように、例えば、ライト上流側の先頭のディスク接続部１１１Ａが故障しておらずに稼動している場合、ＰＢＣ１０１Ａと１０３Ａとの間の通信経路として、実線で示すように、ディスク接続部１１１Ａのファイバチャネルループ１８０Ａが選択されている状態となっており、ＥＮＣバイパス１１３Ａは、点線で示すように、選択されていない状態となっている。

この状態において、例えば、図６及び図７（Ｂ）に示すように、ライト上流側の先頭のディスク接続部１１１Ａ（別の言い方をすれば、例えば、ファイバチャネルループ１８０Ａ）で障害が発生した場合、所定の方法により、ＣＴＬ５Ａがそれを検出する（ステップＳ１）。具体的には、例えば、ＣＴＬ５Ａは、ライト上流側先頭のディスク接続部１１１Ａを介してＳＥＳノード（メインＨＤＤ１１５Ｍ）にアクセスできなかった場合、そのディスク接続部１１１Ａに障害が発生したと判断する（以下、ディスク接続部を介したＳＥＳノードへのアクセスを「ＳＥＳアクセス」と言う）。ＣＴＬ５Ａは、ディスク接続部１１１Ａの障害を検出した場合には、障害が検出されたディスク接続部１１１Ａが、記憶制御システム１２０に備えられている複数のディスク接続部のうちのどれであるかや、どこに存在するか等を、記憶制御システム１２０に接続されている管理端末（図示せず）等のディスプレイ画面に表示しても良い。

次に、ＣＴＬ５ＡのＭＰＵ７Ａは、障害が検出されたディスク接続部１１１Ａを搭載したＥＮＣ部１４ＡのＥＮＣ番号や、そのＥＮＣ部１４Ａを搭載しているディスク筐体１１７の番号等に基づいて、ＥＮＣ管理テーブル３１ＡやＬＵ管理テーブル３３Ａの内容を更新する（Ｓ２）。具体的には、例えば、ＣＴＬ５ＡのＭＰＵ７Ａは、障害が検出されたディスク接続部１１１Ａに関わるＥＮＣ番号及びディスク筐体番号に対応した使用可否情報を、使用不可を意味する情報に更新し、且つ、そのＥＮＣ番号に対応したアクセスフラグを立った状態にする。なお、ＣＴＬ５ＡのＭＰＵ７Ａは、デュアルバス３０を介して、ＣＴＬ５ＢのＥＮＣ管理テーブル３１Ｂ及びＬＵ管理テーブル３３Ｂの少なくとも一方を更新しても良い。

次に、ＣＴＬ５Ａが、ＣＴＬ５Ｂに、障害が検出されたディスク接続部１１１Ａのバイパスを依頼する（Ｓ３）。その場合、例えば、ＣＴＬ５Ａは、そのディスク接続部１１１Ａのディスク筐体番号及びＥＮＣ番号を、ＣＴＬ５Ｂに通知する。

次に、その依頼を受けたＣＴＬ５Ｂは、１以上のメインＨＤＤ１１５Ｍの中から任意のメインＨＤＤ１１５Ｍを選択し、そのメインＨＤＤ１１５Ｍを介して、障害が検出されたディスク接続部１１１Ａと対称関係にあるディスク接続部１１１Ｂ（つまりそのディスク接続部１１１Ａと同一のディスク筐体１１７内にあるディスク接続部１１１Ｂ）に、バイパスを依頼する（Ｓ４）。

次に、その依頼を受けたディスク接続部１１１Ｂは、パス切替え制御ライン１８を介して、障害が検出されたディスク接続部１１１ＡのＰＢＣ１０１Ａ及び１０３Ａに、バイパス指示を出す（Ｓ５）。

次に、バイパス指示を受けたＰＢＣ１０１Ａ及び１０３Ａは、ディスク接続部１１１Ａをバイパスする（Ｓ６）。すなわち、ＰＢＣ１０１Ａ及び１０３Ａは、図７（Ｂ）に実線で示すように、ＰＢＣ１０１Ａと１０３Ａとの間の通信経路を、ディスク接続部１１１Ａのファイバチャネルループ１８０ＡからＥＮＣバイパス１１３Ａに切替える。その際、ＣＴＬ５Ａ又は５Ｂは、記憶制御システム１２０に接続されている管理端末（図示せず）等のディスプレイ画面に、障害が発生したディスク接続部１１１Ａをバイパスした旨を表示しても良い。

このように、ディスク接続部１１１Ａに障害が発生した状態において、例えば、ＣＴＬ５Ａは、障害が発生したディスク接続部１１１Ａに接続されているＨＤＤ１１５上のＬＵにライト対象データを書込むことのライトコマンドを受信した場合、ディスク接続部１１１Ａは故障しているので、通常のデータ書込み処理、例えば、ＣＭ１１Ａに書かれたライト対象データをディスク接続部１１１Ａを介してＬＵに書込みするという処理を行うことはできない。このため、この場合、ＣＴＬ５Ａは、例えば、そのＬＵにはアクセス不可であることをＬＵ管理テーブル３３Ａから識別し、ライトコマンド及びライト対象データを、デュアルバス３０を介してＣＭ１１Ｂに書込む。その場合、ＣＴＬ５Ｂが、ＣＭ１１Ｂに書込まれたライトコマンドに応答して、故障が発生していないディスク接続部１１１Ｂを介し、そのライトコマンドで指定されているＬＵにライト対象データを書込む。また、ＣＴＬ５Ａは、そのディスク接続部１１１Ａよりもライト下流側に存在するＬＵにライト対象データを書込む場合には、ＰＢＣ１０１Ａ、ＥＮＣバイパス１１１Ａ及びＰＢＣ１０３Ａを介して、よりライト対象下流側に、ライト対象データを転送することができる。また、ＣＴＬ５Ａは、リードコマンドを受信した場合、リード対象データが、障害が発生したディスク接続部１１１Ａに接続されているＨＤＤ１１５上のＬＵに格納されているならば、ライトの場合と同様の処理により、ディスク接続部１１１Ｂを介してそのＬＵからライト対象データを取得しても良い。ライト対象データの書込み、或いはリード対象データの読込みのための処理方法としては、このような処理方法に限らず、他の種々の方法を採用することができる。

図８は、障害が発生したディスク接続部１１１Ａが回復した場合に行われる処理流れの一例を示す。

障害が発生したディスク接続部１１１Ａを備えたＥＮＣ部１４が抜かれ、新しいＥＮＣ部１４が搭載された場合（Ｓ３０）、所定の方法により、ＣＴＬ５Ａがそれを検出する（Ｓ３１−１）。その所定の方法としては、例えば、交換された新たなディスク接続部１１１Ａが、メインＨＤＤ１１５Ｍを介してＣＴＬ５Ｂに実装通知を送信する方法を採用することができる。ＣＴＬ５Ｂは、ＥＮＣ部１４Ａが搭載されたのを検出した場合には、その旨をＣＴＬ５Ａに通知する（Ｓ３１−２）。ＣＴＬ５Ａは、ディスク接続部１１１Ａが使用可能となったこと（換言すれば、ループ回復したこと）を認識する。なお、ループ回復が検出されたディスク接続部１１１Ａが、記憶制御システム１２０に備えられている複数のディスク接続部のうちのどれであるかを、記憶制御システム１２０に接続されている管理端末（図示せず）等のディスプレイ画面に表示しても良い。

さて、次に、ディスク接続部１１１Ａが使用可能な場合、ＣＴＬ５Ａが、ＣＴＬ５Ｂに、ループ回復が検出されたディスク接続部１１１Ａのバイパス解除を依頼する（Ｓ３２）。その場合、例えば、ＣＴＬ５Ａは、そのディスク接続部１１１Ａのディスク筐体番号及びＥＮＣ番号を、ＣＴＬ５Ｂに通知する。

次に、その依頼を受けたＣＴＬ５Ｂは、１以上のメインＨＤＤ１１５Ｍの中から任意のメインＨＤＤ１１５Ｍを選択し、そのメインＨＤＤ１１５Ｍを介して、回復が検出されたディスク接続部１１１Ａと対称関係にあるディスク接続部１１１Ｂ（つまりそのディスク接続部１１１Ａと同一のディスク筐体１１７内にあるディスク接続部１１１Ｂ）に、バイパス解除指示を出す（Ｓ３３）。

次に、その指示を受けたディスク接続部１１１Ｂは、パス切替え制御ライン１８を介して、回復が検出されたディスク接続部１１１ＡのＰＢＣ１０１Ａ及び１０３Ａに、バイパス解除指示を出す（Ｓ３４）。

次に、バイパス解除指示を受けたＰＢＣ１０１Ａ及び１０３Ａは、ディスク接続部１１１Ａのバイパスを解除する（Ｓ３５）。すなわち、ＰＢＣ１０１Ａ及び１０３Ａは、ＰＢＣ１０１Ａと１０３Ａとの間の通信経路を、ＥＮＣバイパス１１３Ａから、ディスク接続部１１１Ａのファイバチャネルループ１８０Ａに切替える。その際、ＣＴＬ５Ａ又は５Ｂは、記憶制御システム１２０に接続されている管理端末（図示せず）等のディスプレイ画面に、回復が検出されたディスク接続部１１１Ａのバイパスを解除した旨を表示しても良い。

次に、ＣＴＬ５ＡのＭＰＵ７Ａは、新たに搭載されたＥＮＣ部１４Ａの使用可否のチェックを行った後に（Ｓ３６−１）、使用可であれば、ループ回復が検出されたディスク接続部１１１ＡのＥＮＣ番号や、そのディスク接続部１１１Ａを搭載しているディスク筐体１１７Ａの番号等に基づいて、ＥＮＣ管理テーブル３１ＡやＬＵ管理テーブル３３Ａの内容を更新する（Ｓ３６）。具体的には、例えば、ＣＴＬ５ＡのＭＰＵ７Ａは、ループ回復が検出されたディスク接続部１１１Ａに関わるＥＮＣ番号及びディスク筐体番号に対応した使用可否情報を、使用不可を意味する情報から使用可を意味する情報に更新し、且つ、そのＥＮＣ番号に対応したアクセスフラグを倒した状態にする。なお、ＣＴＬ５ＡのＭＰＵ７Ａは、デュアルバス３０を介して、ＣＴＬ５ＢのＥＮＣ管理テーブル３１Ｂ及びＬＵ管理テーブル３３Ｂの少なくとも一方を更新しても良い。

図９は、或るディスク筐体１１７の電源モジュール５１、５１の電源が断たれた場合に行われる処理流れの一例を示す。図１０は、その処理流れにおいて、そのディスク筐体１１７内のＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂへの給電の様子を説明するための図である。

例えば、ライト上流側の先頭のディスク筐体１１７に対応した電源モジュール５１、５１の電源がターンオフした場合（Ｓ４１）、そのディスク筐体１１７内の各ＰＢＣの電源供給部４０２が、それを検出して、別電源モジュール５１からの電力をそのＰＢＣに供給するようにする。また、ＣＴＬ５Ａ及び５Ｂは、電断でＳＥＳアクセス不可となったディスク接続部を有するＥＮＣ部を検出し、ＥＮＣ管理テーブル３１Ａ及び３１Ｂと、ＬＵ管理テーブル３３Ａ及び３３Ｂとの内容を更新する（Ｓ４２）。更新後の内容は、例えば、同一のディスク筐体１１７にあるディスク接続部１１１Ａと１１１Ｂの両方に障害が発生した場合と同様の内容になる。

また、Ｓ４１の場合、ローレベルの電圧信号が指令元切替え部２１４に入力され（Ｓ４３）、指令元切替え部２１４は、パス切替え制御ライン１８を介して、バイパス指示を、ＰＢＣ１０１Ａ及び１０３Ａと１０１Ｂ及び１０３Ｂとに送信する（Ｓ４４）。

バイパス指示を受けたＰＢＣ１０１Ａ及び１０３Ａは、ディスク接続部１１１Ａをバイパスし、同様に、ＰＢＣ１０１Ｂ及び１０３Ｂは、ディスク接続部１１１Ｂをバイパスする（Ｓ４５）。

以上の処理流れによれば、図１０に示すように、ディスク筐体１１７の電源オフが検出されたことを契機として、自動的に、電源がターンオフされたディスク筐体１１７のＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂの各々への給電経路が切り替えられると共に、それらのＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂに、バイパス指示が入力されて、図１０に実線で示すように、そのディスク筐体１１７ＡのＥＮＣバイパス１１３Ａ及び１１３Ｂが選択された状態になる。

図１１は、或るディスク筐体１１７の電源モジュール５１、５１の電源がオフ状態からオン状態になった場合に行われる処理流れの一例を示す。図１２は、その処理流れにおいて、そのディスク筐体１１７内のＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂへの給電の様子を説明するための図である。

例えば、ライト上流側の先頭のディスク筐体１１７に対応した電源モジュール５１、５１の電源がオフ状態からオン状態になった場合（Ｓ５１）、図１２に示すように、そのディスク筐体１１７内の各ＰＢＣには、そのディスク筐体１１７に対応した電源モジュール５１からの電力と、別の筐体からの電力とが選択的に供給される。

また、Ｓ５１の場合、ハイレベルの電圧信号が指令元切替え部２１４に入力され（Ｓ５２）、指令元切替え部２１４は、パス切替え制御ライン１８を介して、バイパス解除指示を、ＰＢＣ１０１Ａ及び１０３Ａと１０１Ｂ及び１０３Ｂとに送信する。（Ｓ５３）。

バイパス解除指示を受けたＰＢＣ１０１Ａ及び１０３Ａは、ディスク接続部１１１Ａのバイパスを解除し、同様に、ＰＢＣ１０１Ｂ及び１０３Ｂは、ディスク接続部１１１Ｂのバイパスを解除する（Ｓ５４）。また、ＣＴＬ５Ａ及び５Ｂは、ＥＮＣ部１４Ａ及び１４Ｂの使用可を検出し（Ｓ５５）、ＥＮＣ管理テーブル３１Ａ及び３１Ｂと、ＬＵ管理テーブル３３Ａ及び３３Ｂとの内容を更新する（Ｓ５６）。更新後の内容は、例えば、同一のディスク筐体１１７にあるディスク接続部１１１Ａと１１１Ｂの両方が回復した場合と同様の内容になる。

以上の処理流れによれば、図１１に示すように、ディスク筐体１１７の電源がオフからオンになったことが検出されたことを契機として、自動的に、電源がオンになったディスク筐体１１７のＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂの各々への給電経路が元の経路に切り替えられると共に、それらのＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂに、バイパス解除指示が入力されて、図１０に実線で示すように、そのディスク筐体１１７Ａのディスク接続部１１１Ａ及び１１１Ｂの各々のファイバチャネルループが選択された状態になる。

以上が、本実施形態についての説明である。なお、以上の説明では、説明を分かり易くするために、記憶制御システム１２０において二重化されたもののうちの一方に焦点をあてたが、これまでの説明事項は、言うまでも無く、他方にも適用することができる。

上述した実施形態によれば、各ディスク筐体１１７内には、ディスク接続部１１１ＡのＥＮＣバイパス１１３Ａと、ディスク接続部１１１ＡとＥＮＣバイパス１１３Ａのどちらを経由してデータを転送するかを選択的に切替えるＰＢＣ１０１Ａ及び１０３Ａとが備えられる。この構成により、ディスク接続部１１１Ａに異常が発生し（例えば、障害が発生し、又はそれの電源が断たれ）、そのディスク接続部１１１Ａを経由してデータの通信を行うことができなくなったとしても、ＰＢＣ１０１Ａ及び１０３Ａを制御して、データの通信経路をディスク接続部１１１ＡからＥＮＣバイパス１１３Ａに切替えることにより、その故障したディスク接続部１１１ＡのＥＮＣバイパス１１３Ａを経由して、コントロールユニット５Ａと、そのディスク接続部１１１Ａのライト下流側に存在するＨＤＤ１１５との間でデータをやり取りさせることができる。別の観点から言えば、ファイバチャネルループ（以下、ＦＣループ）上のモジュール障害が発生しても、モジュール単位のバイパスで、障害がループ全体に与える影響を回避することができ、ループ全体を閉塞することが防げる。すなわち、図１３に例示するように、本実施形態では、直列に接続された複数の第１ＦＣループ１８０Ａによって構成される第１大ループと、直列に接続された複数の第２ＦＣループ１８０Ｂによって構成される第２大ループとがあるが、どの大ループのどのＦＣループが閉塞してしまっても、閉塞したＦＣループのＥＮＣバイパスを経由して、その閉塞したＦＣループを挟む２つのＦＣループが接続されるので、大ループ全体を閉塞させてしまうことを防ぐことができる。

ところで、本実施形態には、幾つかの実施例が考えられる。

図１４は、本発明の一実施形態の第１実施例に係る記憶制御システム１２０のデータ転送に関わる部分を示す。

ＣＴＬ５ＢとＰＢＣ１０１Ａとの間に、第１の交替パス５１０が設けられる。また、ＣＴＬ５ＡとＰＢＣ１０１Ｂとの間に、第２の交替パス５１２が設けられる。この場合、例えば、ディスク接続部１１１Ａで障害が発生したことが検出された場合、ＣＴＬ５Ａが、第２の交替パス５１２を介して、直接、ＣＴＬ５Ｂの管理下にある各ディスク接続部１１１Ｂにアクセスすることができる。

図１５は、コントローラユニットとディスク筐体のファイバチャネルループの接続例を示す。

第２実施例では、１つのコントローラユニット５に、直列に接続された複数のディスク筐体１１７のうちの先頭のディスク筐体１１７が接続されている。各ディスク筐体１１７には、２つのＦＣループ１８０Ａ及び１８０Ｂが存在し、それぞれのＦＣループ１８０Ａ及び１８０Ｂに、複数のＨＤＤ１１５が接続されている（図示の例は、１つのＨＤＤ１１５が２つのＦＣループ１８０Ａ及び１８０Ｂからアクセス可能な例である）。直列に接続された複数のＦＣループ１８０Ａにより第１の大ループが形成され、また、直列に接続された複数のＦＣループ１８０Ｂにより第２の大ループが形成されている。

各ディスク筐体１１７には、ＦＣループ１８０Ａを第１の大ループから切離し、後続のディスク筐体１１７に第１の大ループをパスする第１のファイバチャネルスイッチ（以下、ＦＣ−ＳＷ）４０１と、ＦＣループ１８０Ｂを第２の大ループから切離し、後続のディスク筐体１１７に第２の大ループをパスする第２のＦＣ−ＳＷ４０３とが備えられる。

このように、ＦＣ−ＳＷ４０１、４０３により、ＦＣループ１８０Ａ、１８０Ｂを切離すことで、以下の効果が期待できる。

例えば、ＳＡＴＡ（シリアルＡＴＡ）ドライブは、定期的にドライブを停止することで、ドライブの寿命を延命できることが報告されている。これに基づくドライブ延命対策の一つとして、ドライブを一定周期で停止する方法が考えられる。更に、メールアーカイブとか、バックアップディスクとしてＳＡＴＡドライブを使用する場合、一旦書込めば、当面はアクセスされることは無く、また、バックアップではその時にのみドライブを稼動する方法も考えられる。

これらを実現するための方法として、ドライブ単体レベルでの稼動を停止する方法が考えられるが、この第２実施例では、上述したＦＣ−ＳＷ４０１、４０３を搭載したことにより、ディスク筐体１１７毎（或いは図示しないＥＮＣ部）毎に電源切断を可能とする。各ＦＣ−ＳＷ４０１、４０３は、例えば、自分に接続されているＦＣケーブル内を介して電力供給を受けることで、ディスク筐体１１７毎（或いは図示しないＥＮＣ部）毎に電源切断されても、ＦＣループ１８０Ａ、１８０Ｂの切離し等の制御を行うことが可能である。

以上のように、ディスク筐体１１７毎（或いは図示しないＥＮＣ部）毎に稼動を制御することができるので、消費電力の節約や、防音対策に有用である。なお、ディスク筐体１１７毎（或いは図示しないＥＮＣ部）毎に電源を切断しても、ＦＣ−ＳＷ４０１、４０３（上記実施形態で言えば、各ＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ、１０３Ｂ）にだけは、電力が供給されるようにする。

以上、本発明の好適な実施形態及び幾つかの実施例を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこれらの実施形態及び実施例にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。

例えば、ＨＤＤ１１５の代わりに、別種の物理的な記憶デバイス（一例として、ＤＶＤ（Digital Versatile Disk）等の光ディスク、磁気テープ記録媒体、或いは半導体メモリ）が採用されても良い。

また、例えば、バイパスは、ディスク接続部単位ではなく、例えば、所定数のＨＤＤ単位で設けられても良い。これにより、より細かい制御が可能となる。

また、例えば、ＣＴＬ５Ａと、各ＰＢＣ１０１Ａ及び１０３Ａとの間に、制御ラインが設けられていても良い。その場合、ＣＴＬ５Ａは、或るディスク接続部１１１Ａの障害を検出した場合、その制御ラインを介して、その或るディスク接続部１１１ＡのＥＮＣバイパス１１３Ａを有するＰＢＣ１０１Ａ及び１０３Ａにバイパス指令を出すことで、それらＰＢＣ１０１Ａ及び１０３Ａにパス切り替え制御を行わせても良い。

本発明の一実施形態に係る記憶制御システムのデータ転送に関わる部分の構成を示す。図１に示した記憶制御システム１２０の構成を詳細に示す。ＥＮＣ管理テーブル３１Ａ及びＬＵ管理テーブル３３Ａの構成例を示す。本発明の一実施形態に係る記憶制御システムの電源系統に関わる部分の構成を示す。図５（Ａ）は、ＰＢＣの電源系統の一例を示し、図５（Ｂ）は、ＰＢＣの制御系統の一例を示す。ディスク接続部１１１Ａで障害が発生した場合に行われる処理流れの一例を示す。ＰＢＣ１０１Ａと１０３Ａとの間の通信経路の切り替わりを説明するための図。障害が発生したディスク接続部１１１Ａが回復した場合に行われる処理流れの一例を示す。或るディスク筐体１１７の電源モジュール５１、５１の電源が断たれた場合に行われる処理流れの一例を示す。ディスク筐体１１７内のＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂへの給電の様子を説明するための図。或るディスク筐体１１７の電源モジュール５１、５１の電源がオフ状態からオン状態になった場合に行われる処理流れの一例を示す。ディスク筐体１１７内のＰＢＣ１０１Ａ、１０１Ｂ、１０３Ａ及び１０３Ｂへの給電の様子を説明するための図。本発明の一実施形態の有用性を説明するための図。本発明の一実施形態の第１実施例に係る記憶制御システム１２０のデータ転送に関わる部分を示す。コントローラユニットとディスク筐体のファイバチャネルループの接続例を示す。

符号の説明

１…上位装置５Ａ、５Ｂ…コントローラユニット（ＣＴＬ）１０１Ａ、１０１Ｂ…上流側ポートバイパス回路（ＰＢＣ）１０３Ａ、１０３Ｂ…下流側ＰＢＣ１１１Ａ、１１１Ｂ…ディスク接続部１１３Ａ、１１３Ｂ…ＥＮＣバイパス１２０…記憶制御システム１８０Ａ、１８０Ｂ…ファイバチャネルループ

Claims

データを記憶する複数の記憶デバイスと、
前記記憶デバイスにデータを書込むことや、前記記憶デバイスからデータを読み出すことを制御するコントローラと、
前記コントローラを複数の記憶デバイスに接続する接続系統と
を備え、
前記接続系統は、
前記複数の記憶デバイスに接続される２以上のデバイス接続部と、
前記２以上のデバイス接続部にそれぞれ対応した２以上のバイパスと、
前記２以上のバイパスをそれぞれ備え、前記２以上のデバイス接続部にそれぞれ接続されており、前記コントローラに対し、自分に接続されているデバイス接続部と、そのデバイス接続部のバイパスとのどちらを接続するかを選択的に切替える２以上のパス切替え部と
を備え、
前記２以上のパス切替え部は、前記コントローラが存在する上流側から、前記複数の記憶デバイスが存在する下流側にかけて、直列に接続され、
前記２以上のパス切替え部の各々は、自分に接続されているデバイス接続部が正常の場合、前記コントローラに対してそのデバイス接続部を接続し、一方、そのデバイス接続部に異常が発生した場合、前記コントローラに対して接続するパスをデバイス接続部からそれのバイパスに切替え、
前記コントローラが、前記異常が発生したデバイス接続部のバイパスを介して、それよりも下流側に存在するディスク接続部にアクセスする、
記憶制御システム。
前記コントローラ及び前記接続系統はそれぞれ多重化されており、
多重化されたコントローラには、第１と第２のコントローラが含まれ、
多重化された接続系統には、第１のコントローラに接続される第１の接続系統と、第２のコントローラに接続される第２の接続系統とが含まれ、
第１の接続系統に含まれる２以上のディスク接続部には、第１のディスク接続部が含まれ、
前記第２の接続系統に含まれる２以上のディスク接続部には、前記第１のディスク接続部に対応した第２のディスク接続部が含まれ、
前記第１のディスク接続部には、それに対応した第１のパス切替え部が備えられ、
前記第２のディスク接続部には、それに対応した第２のパス切替え部が備えられ、
前記第１のパス切替え部は、前記第２のコントローラに接続され、
前記第２のパス切替え部は、前記第１のコントローラに接続され、
前記第１のコントローラは、前記第１のディスク接続部に異常が発生したことを検出し、前記第２のコントローラに、前記第１のディスク接続部をバイパスすることの指示を意味するバイパス命令を送信し、
前記第２のコントローラは、前記第１のコントローラから前記バイパス命令を受信し、前記第１のディスク接続部のバイパスを前記第１のコントローラに対して接続することの要求を意味するバイパス要求信号を、前記前記第１のパス切替え部に送信し、
前記第１のパス切替え部は、前記バイパス要求信号を受信し、前記第１のコントローラに対して接続するパスを、前記第１のデバイス接続部からそれのバイパスに切替える、
請求項１記載の記憶制御システム。
前記コントローラ及び前記接続系統はそれぞれ多重化されており、
多重化されたコントローラには、第１と第２のコントローラが含まれ、
多重化された接続系統には、第１のコントローラに接続される第１の接続系統と、第２のコントローラに接続される第２の接続系統とが含まれ、
第１の接続系統に含まれる２以上のディスク接続部には、第１のディスク接続部が含まれ、
前記第２の接続系統に含まれる２以上のディスク接続部には、前記第１のディスク接続部に対応した第２のディスク接続部が含まれ、
前記第１のディスク接続部には、それに対応した第１のパス切替え部が備えられ、
前記第２のディスク接続部には、それに対応した第２のパス切替え部が備えられ、
前記第１のディスク接続部は、前記第２のパス切替え部に接続され、
前記第２のディスク接続部は、前記第１のパス切替え部に接続され、
前記第１のコントローラは、前記第１のディスク接続部に異常が発生したことを検出し、前記第２のコントローラに、前記第１のディスク接続部をバイパスすることの指示を意味するバイパス命令を送信し、
前記第２のコントローラは、前記第１のコントローラから前記バイパス命令を受信し、前記第１のディスク接続部のバイパスを前記第１のコントローラに対して接続することの要求を意味するバイパス要求信号を、前記第２のディスク接続部を介して前記第１のパス切替え部に送信し、
前記第１のパス切替え部は、前記バイパス要求信号を受信し、前記第１のコントローラに対して接続するパスを、前記第１のデバイス接続部からそれのバイパスに切替える、
請求項１記載の記憶制御システム。
前記第１と第２のコントローラは、互いに接続されており、且つ、前記記憶制御システムの上位装置と接続されており、
前記第１のコントローラは、前記上位装置からライト対象データを受信し、前記受信したライト対象データの書込み先が、前記第１のディスク接続部に接続されている記憶デバイスの場合、前記受信したライト対象データを前記第２のコントローラに転送し、
前記第２のコントローラは、前記第１のコントローラからライト対象データを受信し、前記受信したライト対象データを、前記第２のディスク接続部を介して、前記第１のディスク接続部に接続されている前記記憶デバイスに書込む、
請求項２記載の記憶制御システム。
前記２以上のディスク接続部及び前記２以上のパス切替え部にそれぞれ対応した２以上の電源と、
前記２以上の電源の状態をそれぞれ検出する２以上の電源検出部と、
前記２以上のパス切替え部にそれぞれ対応した２以上の電源切替え部と
を更に備え、
前記２以上の電源検出部の各々は、自分に対応した電源がオフになったことを検出して、その旨を、その電源に対応したパス切替え部の電源切替え部に通知し、且つ、その電源に対応したパス切替え部に、そのパス切替え部に対応したディスク接続部のバイパスを前記コントローラに対して接続することの要求を意味するバイパス要求信号を送信し、
前記２以上の電源切替え部の各々は、自分に対応したパス切替え部に対して、そのパス切替え部に対応した電源と、それとは別のパス切替え部に対応した電源とのどちらを採用するかを選択的に切替えるようになっており、自分に対応したパス切替え部の電源がオフした旨の通知を前記電源検出部から受けて、自分に対応したパス切替え部に対して、そのパス切替え部とは別のパス切替え部に対応した電源を接続する、
請求項１記載の記憶制御システム。
前記２以上のパス切替え部の各々は、前記バイパスの両端に接続された２つのバイパス回路を備え、
前記２つのバイパス回路は、上流側のバイパス回路と下流側のバイパス回路であり、
上流側のバイパス回路は、自分に対応したディスク接続部と、それよりも上流側のディスク接続部に対応したパス切替え部の下流側のバイパス回路とに接続され、
下流側のバイパス回路は、自分に対応したディスク接続部と、それよりも下流側のディスク接続部に対応したパス切替え部の上流側のバイパス回路とに接続される、
請求項１記載の記憶制御システム。
前記２以上のパス切替え部の各々は、自分に接続されている、異常のあったデバイス接続部が回復した場合、前記コントローラに対して接続するパスを、バイパスからデバイス接続部に切替える、
請求項１記載の記憶制御システム。
２以上のディスク接続部の各々は、記憶デバイスに接続されるファイバチャネルループを備え、
２以上のファイバチャネルループは、前記上流側から下流側にかけて直列に接続され、
前記ファイバチャネルループとそれの隣のファイバチャネルループとの間に、前記ファイバチャネルループのバイパスを備えた前記パス切替え部を備える、
請求項１記載の記憶制御システム。
記憶制御システムの動作方法において、
前記記憶制御システムが、
データを記憶する複数の記憶デバイスと、
前記記憶デバイスにデータを書込むことや、前記記憶デバイスからデータを読み出すことを制御するコントローラと、
前記コントローラを複数の記憶デバイスに接続する接続系統と
を備え、
前記接続系統は、
前記複数の記憶デバイスに接続される２以上のデバイス接続部と、
前記２以上のデバイス接続部にそれぞれ対応した２以上のバイパスと、
前記２以上のバイパスをそれぞれ備え、前記２以上のデバイス接続部にそれぞれ接続されており、前記コントローラに対し、自分に接続されているデバイス接続部と、そのデバイス接続部のバイパスとのどちらを接続するかを選択的に切替える２以上のパス切替え部と
を備え、
前記２以上のパス切替え部は、前記コントローラが存在する上流側から、前記複数の記憶デバイスが存在する下流側にかけて、直列に接続され、
前記動作方法は、
前記デバイス接続部に異常が発生した場合、前記コントローラに対して接続するパスをデバイス接続部からそれのバイパスに切替えるステップと、
前記異常が発生したデバイス接続部のバイパスを介して、それよりも下流側に存在するディスク接続部にアクセスするステップと
を有する、
記憶制御システムの動作方法。