JP2000215151A - バイパス回路 - Google Patents
バイパス回路Info
- Publication number
- JP2000215151A JP2000215151A JP11320976A JP32097699A JP2000215151A JP 2000215151 A JP2000215151 A JP 2000215151A JP 11320976 A JP11320976 A JP 11320976A JP 32097699 A JP32097699 A JP 32097699A JP 2000215151 A JP2000215151 A JP 2000215151A
- Authority
- JP
- Japan
- Prior art keywords
- scsi
- data
- bus
- enclosure
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 79
- 230000002093 peripheral effect Effects 0.000 description 80
- 239000003999 initiator Substances 0.000 description 54
- 238000000034 method Methods 0.000 description 48
- 239000000835 fiber Substances 0.000 description 42
- 230000008569 process Effects 0.000 description 28
- 230000005540 biological transmission Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 23
- 239000004744 fabric Substances 0.000 description 20
- 238000001816 cooling Methods 0.000 description 16
- 230000001965 increasing effect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 239000013307 optical fiber Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 5
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 101100537665 Trypanosoma cruzi TOR gene Proteins 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101001081555 Homo sapiens Plasma protease C1 inhibitor Proteins 0.000 description 1
- 102100027637 Plasma protease C1 inhibitor Human genes 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
- G06F11/1662—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit the resynchronized component or unit being a persistent storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】高可用性コンピュータ・システムに用いられる
信頼性の高い、フォルト・トレラントな複数周辺デバイ
ス筐体を提供する。 【解決手段】筐体内部の誤動作周辺デバイスのみならず
筐体自体の誤動作を診断および分離するため、３段階ポ
ート・バイパス制御回路を使用する。このバイパス制御
回路は、通信媒体からのIN入力、通信媒体へのOUT出
力、上記デバイスへの上記IN入力のPout出力、上記デバ
イスからのPin入力、上記デバイスからの制御信号線SD
出力および多重化コンポーネントを備え、該多重化コン
ポーネントが、IN入力、上記Pin入力およびＦＢ制御信
号を受け取って、ＦＢ制御信号が第１の状態にある時Pi
n入力を上記OUT出力に出力し、ＦＢ制御信号が第２の状
態にある時IN入力をOUT出力に出力する用に機能する。
信頼性の高い、フォルト・トレラントな複数周辺デバイ
ス筐体を提供する。 【解決手段】筐体内部の誤動作周辺デバイスのみならず
筐体自体の誤動作を診断および分離するため、３段階ポ
ート・バイパス制御回路を使用する。このバイパス制御
回路は、通信媒体からのIN入力、通信媒体へのOUT出
力、上記デバイスへの上記IN入力のPout出力、上記デバ
イスからのPin入力、上記デバイスからの制御信号線SD
出力および多重化コンポーネントを備え、該多重化コン
ポーネントが、IN入力、上記Pin入力およびＦＢ制御信
号を受け取って、ＦＢ制御信号が第１の状態にある時Pi
n入力を上記OUT出力に出力し、ＦＢ制御信号が第２の状
態にある時IN入力をOUT出力に出力する用に機能する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数周辺デバイス
筐体に関するもので、特に、コンポーネントを分離する
ため制御エレメントを複数周辺デバイス筐体に組み入れ
ることによって、複数周辺デバイス筐体の信頼性および
可用性を増加させる方法およびシステムに関するもので
ある。
筐体に関するもので、特に、コンポーネントを分離する
ため制御エレメントを複数周辺デバイス筐体に組み入れ
ることによって、複数周辺デバイス筐体の信頼性および
可用性を増加させる方法およびシステムに関するもので
ある。
【０００２】
【従来の技術】ファイバ・チャンネル(すなわちfibre c
hannelで以下"FC"と略称する)は、コンピュータおよび
周辺デバイスの多数の異なる組み合わせを接続させるデ
ータ通信ネットワークのためのアーキテクチャおよびプ
ロトコルである。ＦＣは、小規模コンピュータ・システ
ム・インタフェース(すなわちＳＣＳＩ)プロトコルを含
む種々の上位レベル・プロトコルをサポートする。コン
ピュータまたは周辺装置は、ＦＣポートおよび銅ワイヤ
または光ファイバを経由してネットワークに接続され
る。ＦＣポートはトランシーバおよびインタフェース・
コントローラを含み、ＦＣは、ホストと呼ばれるコンピ
ュータ周辺装置に含まれる。ＦＣポートは、周辺コンピ
ュータ・インタフェース(すなわちＰＣＩ)のようなロー
カル・データ・バスを経由してホストとデータを交換す
る。インタフェース制御装置は、ＦＣポートが存在する
コンピュータまたは周辺デバイスとファイバ・チャンネ
ルの間の下位レベル・プロトコルの交換を制御する。
hannelで以下"FC"と略称する)は、コンピュータおよび
周辺デバイスの多数の異なる組み合わせを接続させるデ
ータ通信ネットワークのためのアーキテクチャおよびプ
ロトコルである。ＦＣは、小規模コンピュータ・システ
ム・インタフェース(すなわちＳＣＳＩ)プロトコルを含
む種々の上位レベル・プロトコルをサポートする。コン
ピュータまたは周辺装置は、ＦＣポートおよび銅ワイヤ
または光ファイバを経由してネットワークに接続され
る。ＦＣポートはトランシーバおよびインタフェース・
コントローラを含み、ＦＣは、ホストと呼ばれるコンピ
ュータ周辺装置に含まれる。ＦＣポートは、周辺コンピ
ュータ・インタフェース(すなわちＰＣＩ)のようなロー
カル・データ・バスを経由してホストとデータを交換す
る。インタフェース制御装置は、ＦＣポートが存在する
コンピュータまたは周辺デバイスとファイバ・チャンネ
ルの間の下位レベル・プロトコルの交換を制御する。
【０００３】ＦＣは、高いバンド幅および柔軟な連続性
を備えているので、複数周辺デバイス筐体の範囲内で例
えばＲＡＩＤのような周辺デバイスを相互接続するた
め、および、複数周辺デバイス筐体を１つまたは複数の
コンピュータと接続させるための一般的媒体となりつつ
ある。これらの複数周辺デバイス筐体は、高い可用性シ
ステムにおいて必要とされるミラー機能および故障戦略
を実現する大幅に増加した記憶容量および組み込み冗長
性を経済的に提供する。ＦＣは、容量および接続性に関
する限りこの応用分野に適してはいるが、シリアル通信
媒体である。周辺デバイスおよび筐体の誤動作は、特定
のケースにおいては、通信品質を低下させ、または、使
用不可能にする。
を備えているので、複数周辺デバイス筐体の範囲内で例
えばＲＡＩＤのような周辺デバイスを相互接続するた
め、および、複数周辺デバイス筐体を１つまたは複数の
コンピュータと接続させるための一般的媒体となりつつ
ある。これらの複数周辺デバイス筐体は、高い可用性シ
ステムにおいて必要とされるミラー機能および故障戦略
を実現する大幅に増加した記憶容量および組み込み冗長
性を経済的に提供する。ＦＣは、容量および接続性に関
する限りこの応用分野に適してはいるが、シリアル通信
媒体である。周辺デバイスおよび筐体の誤動作は、特定
のケースにおいては、通信品質を低下させ、または、使
用不可能にする。
【０００４】
【発明が解決しようとする課題】従って、誤動作周辺デ
バイスを分離し回復するためＦＣ型の複数周辺デバイス
筐体の機能を改善し、誤動作複数周辺筐体を分離し回復
するため１つまたは複数のホスト・コンピュータおよび
相互接続された複数の複数周辺デバイス筐体を含む機能
を向上させる方法に対する必要性が存在する。また、複
数周辺デバイス筐体の範囲内に通信およびコンポーネン
ト冗長性を付加することによって一層高いレベルのフォ
ルト・トレラント(fault-tolerant)および高い可用性を
実現する必要性が存在する。
バイスを分離し回復するためＦＣ型の複数周辺デバイス
筐体の機能を改善し、誤動作複数周辺筐体を分離し回復
するため１つまたは複数のホスト・コンピュータおよび
相互接続された複数の複数周辺デバイス筐体を含む機能
を向上させる方法に対する必要性が存在する。また、複
数周辺デバイス筐体の範囲内に通信およびコンポーネン
ト冗長性を付加することによって一層高いレベルのフォ
ルト・トレラント(fault-tolerant)および高い可用性を
実現する必要性が存在する。
【０００５】
【課題を解決するための手段】発明の課題を解決するた
め、本発明は、デバイスによる通信媒体へのアクセスを
制御する、外部から制御可能なバイパス回路を提供す
る。該バイパス回路は、通信媒体からのIN入力、通信媒
体へのOUT出力、デバイスへのIN入力のPout出力、デバ
イスからのPin入力、デバイスからの制御信号線SD出力
および多重化コンポーネントを備え、該多重化コンポー
ネントが、IN入力、Pin入力およびFB制御信号を受け取
って、FB制御信号が第１の状態にある時Pin入力をOUT出
力に出力し、FB制御信号が第２の状態にある時IN入力を
OUT出力に出力する。
め、本発明は、デバイスによる通信媒体へのアクセスを
制御する、外部から制御可能なバイパス回路を提供す
る。該バイパス回路は、通信媒体からのIN入力、通信媒
体へのOUT出力、デバイスへのIN入力のPout出力、デバ
イスからのPin入力、デバイスからの制御信号線SD出力
および多重化コンポーネントを備え、該多重化コンポー
ネントが、IN入力、Pin入力およびFB制御信号を受け取
って、FB制御信号が第１の状態にある時Pin入力をOUT出
力に出力し、FB制御信号が第２の状態にある時IN入力を
OUT出力に出力する。
【０００６】本発明は、複数周辺デバイス筐体の範囲内
で周辺デバイスを接続するために使用される通信媒体か
ら周辺デバイスを分離し、また、多数の複数周辺デバイ
ス筐体をホスト・コンピュータに接続させるために使用
される通信媒体から複数周辺デバイス筐体を分離する方
法およびシステムを提供する。本発明は、単一障害ポイ
ントを除去して複数周辺デバイス筐体のフォルト・トレ
ラント機能性および高い可用性を向上させるため、複数
周辺デバイス筐体の範囲内のコンポーネントの冗長度を
増加させる。
で周辺デバイスを接続するために使用される通信媒体か
ら周辺デバイスを分離し、また、多数の複数周辺デバイ
ス筐体をホスト・コンピュータに接続させるために使用
される通信媒体から複数周辺デバイス筐体を分離する方
法およびシステムを提供する。本発明は、単一障害ポイ
ントを除去して複数周辺デバイス筐体のフォルト・トレ
ラント機能性および高い可用性を向上させるため、複数
周辺デバイス筐体の範囲内のコンポーネントの冗長度を
増加させる。
【０００７】複数周辺デバイス筐体の範囲内で周辺デバ
イスを相互接続するために使用される通信媒体への周辺
デバイスのアクセスを制御するためポート・バイパス回
路が使用される。ポート・バイパス回路自体はポート・
バイパス回路コントローラによって制御され、次に、こ
のポート・バイパス回路コントローラは複数周辺デバイ
ス筐体の範囲内のマイクロプロセッサ上で稼働するソフ
トウェアまたはファームウェア・ルーチンによって制御
される。このような３レベル制御によって、周辺デバイ
スの高機能な管理、誤動作周辺デバイスの診断および誤
動作周辺デバイスの分離が容易に実施される。また、誤
動作複数周辺デバイス筐体を診断し、該筐体をホスト・
プロセッサに接続する通信媒体コネクタから該筐体を分
離することができるように、この３レベルのポート・バ
イパス回路制御を複数周辺デバイス筐体間接続ポートに
も適用することができる。３段階ポート・バイパス回路
制御を使用して実施される診断および分離戦略の信頼性
を向上させるため、冗長なポート・バイパス回路コント
ローラおよびマイクロプロセッサを使用することができ
る。
イスを相互接続するために使用される通信媒体への周辺
デバイスのアクセスを制御するためポート・バイパス回
路が使用される。ポート・バイパス回路自体はポート・
バイパス回路コントローラによって制御され、次に、こ
のポート・バイパス回路コントローラは複数周辺デバイ
ス筐体の範囲内のマイクロプロセッサ上で稼働するソフ
トウェアまたはファームウェア・ルーチンによって制御
される。このような３レベル制御によって、周辺デバイ
スの高機能な管理、誤動作周辺デバイスの診断および誤
動作周辺デバイスの分離が容易に実施される。また、誤
動作複数周辺デバイス筐体を診断し、該筐体をホスト・
プロセッサに接続する通信媒体コネクタから該筐体を分
離することができるように、この３レベルのポート・バ
イパス回路制御を複数周辺デバイス筐体間接続ポートに
も適用することができる。３段階ポート・バイパス回路
制御を使用して実施される診断および分離戦略の信頼性
を向上させるため、冗長なポート・バイパス回路コント
ローラおよびマイクロプロセッサを使用することができ
る。
【０００８】
【発明の実施の形態】以下の記述は６つの節から構成さ
れている。最初の３つの節は、ファイバ・チャンネル・
アーキテクチャおよびプロトコル、ＳＣＳＩアーキテク
チャおよびプロトコル、およびファイバ・チャンネル・
プロトコルに基づくＳＣＳＩプロトコルの実施形態の詳
細を記述する。第４節は、ファイバ・チャンネル仲裁さ
れたループ初期設定プロセスを記述する。第５節は、複
数周辺デバイス筐体を概説し、第６節は、ＳＣＳＩプロ
トコルを通して１つまたは複数のホスト・コンピュータ
と通信する周辺デバイスのシステムの範囲内のコンポー
ネント管理のために使用される専用ＳＣＳＩコマンド・
セットおよびプロトコルを記述する。第７節は、本発明
のハードウェア実施形態の詳細を記述する。
れている。最初の３つの節は、ファイバ・チャンネル・
アーキテクチャおよびプロトコル、ＳＣＳＩアーキテク
チャおよびプロトコル、およびファイバ・チャンネル・
プロトコルに基づくＳＣＳＩプロトコルの実施形態の詳
細を記述する。第４節は、ファイバ・チャンネル仲裁さ
れたループ初期設定プロセスを記述する。第５節は、複
数周辺デバイス筐体を概説し、第６節は、ＳＣＳＩプロ
トコルを通して１つまたは複数のホスト・コンピュータ
と通信する周辺デバイスのシステムの範囲内のコンポー
ネント管理のために使用される専用ＳＣＳＩコマンド・
セットおよびプロトコルを記述する。第７節は、本発明
のハードウェア実施形態の詳細を記述する。
【０００９】ファイバ・チャンネル ファイバ・チャンネル("ＦＣ")は、以下を含む多数のＡ
ＮＳＩ規格文書によって定義されている。 (1)ファイバ・チャンネル物理的および信号送信インタ
フェース(Fibre ChannelPhysical and Signaling Inter
face、略して"FC-PH"),ANSIX3.230-1994,("FC-PH-2),AN
SIX3.297-1997; (2)ファイバ・チャンネル仲裁ループ(Fibre Channel
Arbitrated Loop、略して"FC-AL-2"),ANSIX3.272-199
6; (3)ファイバ・チャンネル−ＳＣＳＩ直接接続プライベ
ート・ループ(Fibre Channel-Private Loop SCSI Direc
t Attached、略して"FC-PLDA"); (4)ファイバ・チャンネル−ファブリック・ループ接続
(Fibre Channel-Fabric Loop Attachment、略して"FC-F
LA"); (5)ＳＣＳＩに関するファイバ・チャンネル・プロトコ
ル(Fibre ChannelProtocol for SCSI、略して"FCP"); (6)ファイバ・チャンネル・ファブリック要件(Fibre Ch
annel FabricRequirements、略して"FC-FG"),ANSIX3.28
9:1996;および (7)ファイバ・チャンネル１０ビット・インタフェース
(Fibre Channel10-BitInterface)。
ＮＳＩ規格文書によって定義されている。 (1)ファイバ・チャンネル物理的および信号送信インタ
フェース(Fibre ChannelPhysical and Signaling Inter
face、略して"FC-PH"),ANSIX3.230-1994,("FC-PH-2),AN
SIX3.297-1997; (2)ファイバ・チャンネル仲裁ループ(Fibre Channel
Arbitrated Loop、略して"FC-AL-2"),ANSIX3.272-199
6; (3)ファイバ・チャンネル−ＳＣＳＩ直接接続プライベ
ート・ループ(Fibre Channel-Private Loop SCSI Direc
t Attached、略して"FC-PLDA"); (4)ファイバ・チャンネル−ファブリック・ループ接続
(Fibre Channel-Fabric Loop Attachment、略して"FC-F
LA"); (5)ＳＣＳＩに関するファイバ・チャンネル・プロトコ
ル(Fibre ChannelProtocol for SCSI、略して"FCP"); (6)ファイバ・チャンネル・ファブリック要件(Fibre Ch
annel FabricRequirements、略して"FC-FG"),ANSIX3.28
9:1996;および (7)ファイバ・チャンネル１０ビット・インタフェース
(Fibre Channel10-BitInterface)。
【００１０】これらの規格文書は頻繁に改訂されてい
る。ファイバ・チャンネル・システム・イニシアティブ
(Fibre Channel System Initiative、略して"FCSI")規
格文書は更に 以下を含む。 (1)ギガボー・モジュール・ファミリ(Giga baud Link M
odule Family、略して"GLM"),FCSI-301; (2)共通FC-PH機能セット・プロファイル(Common FC-PH
Feature Sets Profiles, FCSI-101);および (3)ＳＣＳＩプロファイル(SCSI profile, FCSI-201)。
る。ファイバ・チャンネル・システム・イニシアティブ
(Fibre Channel System Initiative、略して"FCSI")規
格文書は更に 以下を含む。 (1)ギガボー・モジュール・ファミリ(Giga baud Link M
odule Family、略して"GLM"),FCSI-301; (2)共通FC-PH機能セット・プロファイル(Common FC-PH
Feature Sets Profiles, FCSI-101);および (3)ＳＣＳＩプロファイル(SCSI profile, FCSI-201)。
【００１１】これらの文書は、次のアドレスを持つワー
ルドワイド・ウェブ・インターネット・ページで見るこ
とができる。 "http://www.fibrechannel.com" 以下のＦＣに関する記述は、本発明の説明を容易にする
ため、これら文書に含まれている一定の情報を紹介およ
び概説することこと意図している。以下の記述において
紹介される項目のいずれに関してもその一層の詳細は上
記文書を参照して得ることができるであろう。
ルドワイド・ウェブ・インターネット・ページで見るこ
とができる。 "http://www.fibrechannel.com" 以下のＦＣに関する記述は、本発明の説明を容易にする
ため、これら文書に含まれている一定の情報を紹介およ
び概説することこと意図している。以下の記述において
紹介される項目のいずれに関してもその一層の詳細は上
記文書を参照して得ることができるであろう。
【００１２】ＦＣは、ＦＣノードの間、すなわち、一般
的には、１つまたは複数の通信媒体によって接続される
コンピュータ、ワークステーション、ディスク・アレイ
のような周辺デバイスのアレイまたは集合の間のデータ
通信に関するアーキテクチャおよびプロトコルである。
通信媒体は、シールドされたツイストペア接続線、同軸
ケーブルおよび光ファイバを含む。ＦＣノードは、少な
くとも１つのＦＣポートおよびＦＣリンクを通して通信
媒体に接続される。ＦＣポートは、レジスタおよびメモ
リ・インタフェースをＦＣノードの処理コンポーネント
と共有し、ＦＣプロトコルの下位レベルをハードウェア
およびファームウェアで実施するＦＣホスト・アダプタ
またはＦＣコントローラである。ＦＣノードは、一般的
に、共用メモリにおける共用データ構造の使用およびＦ
Ｃポートにおける制御レジスタの使用を通して、データ
および制御情報をＦＣポートと交換する。ＦＣポート
は、電線または光ファイバから構成されるリンクを経由
して通信媒体に接続する直列伝送および受信コンポーネ
ントを含む。
的には、１つまたは複数の通信媒体によって接続される
コンピュータ、ワークステーション、ディスク・アレイ
のような周辺デバイスのアレイまたは集合の間のデータ
通信に関するアーキテクチャおよびプロトコルである。
通信媒体は、シールドされたツイストペア接続線、同軸
ケーブルおよび光ファイバを含む。ＦＣノードは、少な
くとも１つのＦＣポートおよびＦＣリンクを通して通信
媒体に接続される。ＦＣポートは、レジスタおよびメモ
リ・インタフェースをＦＣノードの処理コンポーネント
と共有し、ＦＣプロトコルの下位レベルをハードウェア
およびファームウェアで実施するＦＣホスト・アダプタ
またはＦＣコントローラである。ＦＣノードは、一般的
に、共用メモリにおける共用データ構造の使用およびＦ
Ｃポートにおける制御レジスタの使用を通して、データ
および制御情報をＦＣポートと交換する。ＦＣポート
は、電線または光ファイバから構成されるリンクを経由
して通信媒体に接続する直列伝送および受信コンポーネ
ントを含む。
【００１３】以下の記述において、"ＦＣ"は、一般的フ
ァイバ・チャンネル・アーキテクチャおよびプロトコル
を参照するため形容詞として使用され、ファイバ・チャ
ンネル通信媒体の１つのインスタンスを参照するため名
詞として使用される。このように、(アーキテクチャお
よびプロトコルの)ＦＣポートは、(通信媒体の)ＦＣか
ら(アーキテクチャおよびプロトコルの)ＦＣのシーケン
スを受け取る。
ァイバ・チャンネル・アーキテクチャおよびプロトコル
を参照するため形容詞として使用され、ファイバ・チャ
ンネル通信媒体の１つのインスタンスを参照するため名
詞として使用される。このように、(アーキテクチャお
よびプロトコルの)ＦＣポートは、(通信媒体の)ＦＣか
ら(アーキテクチャおよびプロトコルの)ＦＣのシーケン
スを受け取る。
【００１４】ＦＣアーキテクチャおよびプロトコルは、
図１に示される３つの異なるタイプの接続トポロジをサ
ポートする。図１の(Ａ)は、"ポイント・ツー・ポイン
ト・トポロジ"と呼ばれる３つのうちでは最も単純な相
互接続トポロジを示す。図１の(Ａ)のポイント・ツー・
ポイント・トポロジにおいて、第１ノード１０１のＦＣ
ポート１０４の伝送器１０３を第２ノード１０２のＦＣ
ポート１０６の受信器１０５に直接接続させることによ
って、そして、第２ノード１０２のＦＣポート１０６の
伝送器１０７を第１ノード１０１のＦＣポート１０４の
受信器１０８に直接に接続することによって、第１ノー
ド１０１は第２ノード１０２に直接接続される。ポイン
ト・ツー・ポイント・トポロジにおいて使用されるポー
ト１０４および１０６は、N_Portと呼ばれる。
図１に示される３つの異なるタイプの接続トポロジをサ
ポートする。図１の(Ａ)は、"ポイント・ツー・ポイン
ト・トポロジ"と呼ばれる３つのうちでは最も単純な相
互接続トポロジを示す。図１の(Ａ)のポイント・ツー・
ポイント・トポロジにおいて、第１ノード１０１のＦＣ
ポート１０４の伝送器１０３を第２ノード１０２のＦＣ
ポート１０６の受信器１０５に直接接続させることによ
って、そして、第２ノード１０２のＦＣポート１０６の
伝送器１０７を第１ノード１０１のＦＣポート１０４の
受信器１０８に直接に接続することによって、第１ノー
ド１０１は第２ノード１０２に直接接続される。ポイン
ト・ツー・ポイント・トポロジにおいて使用されるポー
ト１０４および１０６は、N_Portと呼ばれる。
【００１５】図１の(Ｂ)は、"ＦＣ仲裁ループ・トポロ
ジ"と呼ばれるいくぶん複雑なトポロジを示す。図１の
(Ｂ)は、"ＦＣ仲裁ループ・トポロジ"の範囲内で相互接
続された４つのノード１１０−１１３を示す。電気的ま
たは光学的２進データから成る信号が、ループを回って
循環形態で１つのノードから次のノードへ伝送される。
例えばノード１１１に関連する伝送器１１４のような伝
送器が、ループの次のノードの受信器(伝送器１１４の
場合にはノード１１２の受信器１１５)に直接接続され
る。仲裁ループの範囲内でＦＣノードを相互接続させる
ため、２つのタイプのＦＣポートが使用される。仲裁ル
ープで使用される最も一般的タイプのポートは、"NL_Po
rt"と呼ばれる。ＦＣ仲裁ループをＦＣファブリック・
トポロジに接続させるための特別なタイプのポートは"F
L_Port"と呼ばれる。１つのFL_Portだけが仲裁ループ・
トポロジに活動状態のあるものとして組み入れられるこ
とができる。ＦＣ仲裁ループ・トポロジは、最高１２７
の活動的ＦＣポートを含むことができ、更に多くの非活
動状態のＦＣポートを含むことができる。
ジ"と呼ばれるいくぶん複雑なトポロジを示す。図１の
(Ｂ)は、"ＦＣ仲裁ループ・トポロジ"の範囲内で相互接
続された４つのノード１１０−１１３を示す。電気的ま
たは光学的２進データから成る信号が、ループを回って
循環形態で１つのノードから次のノードへ伝送される。
例えばノード１１１に関連する伝送器１１４のような伝
送器が、ループの次のノードの受信器(伝送器１１４の
場合にはノード１１２の受信器１１５)に直接接続され
る。仲裁ループの範囲内でＦＣノードを相互接続させる
ため、２つのタイプのＦＣポートが使用される。仲裁ル
ープで使用される最も一般的タイプのポートは、"NL_Po
rt"と呼ばれる。ＦＣ仲裁ループをＦＣファブリック・
トポロジに接続させるための特別なタイプのポートは"F
L_Port"と呼ばれる。１つのFL_Portだけが仲裁ループ・
トポロジに活動状態のあるものとして組み入れられるこ
とができる。ＦＣ仲裁ループ・トポロジは、最高１２７
の活動的ＦＣポートを含むことができ、更に多くの非活
動状態のＦＣポートを含むことができる。
【００１６】ＦＣ仲裁ループ・トポロジにおいて、ノー
ドは、仲裁ループの制御をもとめて争うすなわち仲裁を
求める。一般に、１つ以上のノードが制御を求めて争う
場合、最も低いポート・アドレスを持つノードが制御を
取得する。すべてのノードが最終的には合理的な時間の
範囲内で制御を受け取ることを保証するような公平アル
ゴリズムがノードによって実施される。あるノードがル
ープの制御を取得した時、そのノードは仲裁ループの範
囲内のいかなる別のノードに対してもチャンネルをオー
プンすることができる。半２重通信チャネルにおいて
は、１つのノードがデータを伝送し、別のノードがそれ
を受け取る。全二重通信チャネルにおいては、第１ノー
ドによって伝送されるデータが第２ノードによって受け
取られると同時に、第２ノードによって伝送されるデー
タが第１ノードによって受け取られることができる。例
えば、図１の(Ｂ)の仲裁ループにおいてノード１１１が
ノード１１３との全二重通信チャネルをオープンすると
すれば、そのチャンネルを経由してノード１１１からノ
ード１１３へ伝送されるデータはノード１１２のNL_Por
t１１６を通過し、ノード１１３によってノード１１１
へ伝送されるデータはノード１１０のNL_Port１１７を
通過する。
ドは、仲裁ループの制御をもとめて争うすなわち仲裁を
求める。一般に、１つ以上のノードが制御を求めて争う
場合、最も低いポート・アドレスを持つノードが制御を
取得する。すべてのノードが最終的には合理的な時間の
範囲内で制御を受け取ることを保証するような公平アル
ゴリズムがノードによって実施される。あるノードがル
ープの制御を取得した時、そのノードは仲裁ループの範
囲内のいかなる別のノードに対してもチャンネルをオー
プンすることができる。半２重通信チャネルにおいて
は、１つのノードがデータを伝送し、別のノードがそれ
を受け取る。全二重通信チャネルにおいては、第１ノー
ドによって伝送されるデータが第２ノードによって受け
取られると同時に、第２ノードによって伝送されるデー
タが第１ノードによって受け取られることができる。例
えば、図１の(Ｂ)の仲裁ループにおいてノード１１１が
ノード１１３との全二重通信チャネルをオープンすると
すれば、そのチャンネルを経由してノード１１１からノ
ード１１３へ伝送されるデータはノード１１２のNL_Por
t１１６を通過し、ノード１１３によってノード１１１
へ伝送されるデータはノード１１０のNL_Port１１７を
通過する。
【００１７】図１の(Ｃ)は、"ＦＣファブリック"と呼ば
れる最も一般的で最も複雑なＦＣトポロジを示す。図１
の(Ｃ)において、ＦＣファブリックは、図の中央にある
不規則な形のオブジェクト１１８によって表されてい
る。４つのノード１１９−１２２はこのオブジェクトに
接続されている。ＦＣノード１１９−１２２の範囲内の
N_Port１２３−１２６はファブリック１１８の範囲内の
F_Port１２７−１３０に接続されている。ファブリック
は、機能的には電話システムと同様の交換型またはクロ
スポイント切り換えトポロジである。データは、ファブ
リックによって"ファブリック・エレメント"と呼ばれる
スイッチまたは交換機構を通してF_Portの間で伝送され
る。１つのF_Portと別のF_Portの間でファブリックを経
由する多くの可能なルートが存在する。F_Portと関連す
るファブリックの範囲内のデータの経路指定およびノー
ドのアドレス指定は、ＦＣノードまたはN_Portではなく
ＦＣファブリックによって取り扱われる。
れる最も一般的で最も複雑なＦＣトポロジを示す。図１
の(Ｃ)において、ＦＣファブリックは、図の中央にある
不規則な形のオブジェクト１１８によって表されてい
る。４つのノード１１９−１２２はこのオブジェクトに
接続されている。ＦＣノード１１９−１２２の範囲内の
N_Port１２３−１２６はファブリック１１８の範囲内の
F_Port１２７−１３０に接続されている。ファブリック
は、機能的には電話システムと同様の交換型またはクロ
スポイント切り換えトポロジである。データは、ファブ
リックによって"ファブリック・エレメント"と呼ばれる
スイッチまたは交換機構を通してF_Portの間で伝送され
る。１つのF_Portと別のF_Portの間でファブリックを経
由する多くの可能なルートが存在する。F_Portと関連す
るファブリックの範囲内のデータの経路指定およびノー
ドのアドレス指定は、ＦＣノードまたはN_Portではなく
ＦＣファブリックによって取り扱われる。
【００１８】光ファイバを利用すると、単一のＦＣファ
ブリックは１０キロメータにも延伸することができる。
ＦＣは、16,000,000以上のＦＣノードの相互接続をサポ
ートすることができる。単一ＦＣホスト・アダプタは毎
秒最高２００メガバイトの率でデータの送受信を行うこ
とができる。ＦＣコンポーネントに関する一層高速のデ
ータ交換率が近い将来計画されている。
ブリックは１０キロメータにも延伸することができる。
ＦＣは、16,000,000以上のＦＣノードの相互接続をサポ
ートすることができる。単一ＦＣホスト・アダプタは毎
秒最高２００メガバイトの率でデータの送受信を行うこ
とができる。ＦＣコンポーネントに関する一層高速のデ
ータ交換率が近い将来計画されている。
【００１９】ＦＣはシリアル通信媒体である。データ
は、非常に高い転送速度で１時点に１ビット伝送され
る。図２は、ＦＣネットワーク経由の伝送のためデータ
が時間的に構成される非常に単純な階層を図示してい
る。最も低い概念上のレベルにおいて、データはデータ
・ビット２００のストリームであると見なされる。ＦＣ
ネットワークによってサポートされるデータの最小単位
またはデータ・ビットのグループは、ＦＣポートによっ
て８ビット文字として復号される１０ビット文字であ
る。ＦＣプリミティブ(primitive)は、１０バイト文字
またはバイトから構成される。ＦＣポートの間で交換さ
れる制御情報を搬送するため特定のＦＣプリミティブが
使用される。次のレベルは、ＦＣプロトコルに関する基
本レベルで、そのデータ構成はフレームである。図２に
は７つのフレーム２０２０−２０８が示されている。フ
レームは、フレームに含まれるデータの特性に従って、
３６バイトと２、１４８バイトの間のデータから構成さ
れる。例えば、最初のＦＣフレームは、データ・ビット
・ストリーム２００のうちの水平大かっこ２０１によっ
て取り囲まれているデータ・ビットに対応する。
は、非常に高い転送速度で１時点に１ビット伝送され
る。図２は、ＦＣネットワーク経由の伝送のためデータ
が時間的に構成される非常に単純な階層を図示してい
る。最も低い概念上のレベルにおいて、データはデータ
・ビット２００のストリームであると見なされる。ＦＣ
ネットワークによってサポートされるデータの最小単位
またはデータ・ビットのグループは、ＦＣポートによっ
て８ビット文字として復号される１０ビット文字であ
る。ＦＣプリミティブ(primitive)は、１０バイト文字
またはバイトから構成される。ＦＣポートの間で交換さ
れる制御情報を搬送するため特定のＦＣプリミティブが
使用される。次のレベルは、ＦＣプロトコルに関する基
本レベルで、そのデータ構成はフレームである。図２に
は７つのフレーム２０２０−２０８が示されている。フ
レームは、フレームに含まれるデータの特性に従って、
３６バイトと２、１４８バイトの間のデータから構成さ
れる。例えば、最初のＦＣフレームは、データ・ビット
・ストリーム２００のうちの水平大かっこ２０１によっ
て取り囲まれているデータ・ビットに対応する。
【００２０】ＦＣプロトコルは、シーケンスと呼ばれる
次に高位の構成レベルを定義する。第１シーケンス２１
０および第２シーケンス２１２の一部が図２に示されて
いる。第１シーケンス２１０は、フレームの１から４
(２０２−２０５)から構成されている。第２シーケンス
２１２は、フレーム５から７(２０６−２０８)および付
加的フレーム(図示されていない)から構成されている。
ＦＣプロトコルは、交換と呼ばれる第３の構成レベルを
定義している。図２には、交換２１４の一部が示されて
いる。この交換２１４は、図２に示されている少なくと
も第１シーケンス２１０および第２シーケンス２１２か
ら構成されている。換言すれば、この交換レベルは、フ
レーム１乃至７(２０２０−２０８)および第２シーケン
ス２１２および更に付加されるシーケンスの中の付加的
フレームから構成されると見ることができる。
次に高位の構成レベルを定義する。第１シーケンス２１
０および第２シーケンス２１２の一部が図２に示されて
いる。第１シーケンス２１０は、フレームの１から４
(２０２−２０５)から構成されている。第２シーケンス
２１２は、フレーム５から７(２０６−２０８)および付
加的フレーム(図示されていない)から構成されている。
ＦＣプロトコルは、交換と呼ばれる第３の構成レベルを
定義している。図２には、交換２１４の一部が示されて
いる。この交換２１４は、図２に示されている少なくと
も第１シーケンス２１０および第２シーケンス２１２か
ら構成されている。換言すれば、この交換レベルは、フ
レーム１乃至７(２０２０−２０８)および第２シーケン
ス２１２および更に付加されるシーケンスの中の付加的
フレームから構成されると見ることができる。
【００２１】ＦＣは全二重データ伝送媒体である。フレ
ームおよびシーケンスは、発信側すなわちイニシエータ
と応答側すなわち目標の間で両方向に同時に伝送される
ことができる。すべてのシーケンスおよびシーケンスの
範囲内のフレームを含む交換は、読み取りＩ／Ｏトラン
ザクションまたは書き込みＩ／Ｏトランザクションのよ
うな単一のトランザクションの間に発信側および応答側
の間で交換される。ＦＣプロトコルは、インターネット
・プロトコル("IP")、小規模コンピュータ・システム・
インタフェース("SCSI")プロトコル、高性能パラレル・
インターフェース("HIPPI")および高機能周辺インタフ
ェース("IPI")などを含む多数の高位レベル・データ交
換プロトコルのいずれかに従ってデータを伝送するよう
に設計される。ＳＣＳＩバス・アーキテクチャは、次節
で取り上げられるが、本節の以下の記述および以降の各
節における記述はＦＣプロトコルに組み込まれるＳＣＳ
Ｉプロトコルに焦点があてられる。ファイバ・チャンネ
ルに対するＳＣＳＩプロトコルの標準的適合は本明細書
において以下"ＦＣＰ"と呼ばれる。このように、ＦＣ
は、インターネットを実施するために使用されるような
比較的オープンで構造化されていない通信プロトコルの
他に、ＳＣＳＩバスおよび他の周辺装置相互接続バスの
特徴であるマスター／スレーブ・タイプの通信パラダイ
ムをサポートすることができる。ＦＣＰにおいて実施さ
れるイニシエータおよび目標というＳＣＳＩバス・アー
キテクチャ概念は、ＦＣ経由の伝送のためＳＣＳＩコマ
ンドおよびデータ交換をカプセル化するように設計され
る。
ームおよびシーケンスは、発信側すなわちイニシエータ
と応答側すなわち目標の間で両方向に同時に伝送される
ことができる。すべてのシーケンスおよびシーケンスの
範囲内のフレームを含む交換は、読み取りＩ／Ｏトラン
ザクションまたは書き込みＩ／Ｏトランザクションのよ
うな単一のトランザクションの間に発信側および応答側
の間で交換される。ＦＣプロトコルは、インターネット
・プロトコル("IP")、小規模コンピュータ・システム・
インタフェース("SCSI")プロトコル、高性能パラレル・
インターフェース("HIPPI")および高機能周辺インタフ
ェース("IPI")などを含む多数の高位レベル・データ交
換プロトコルのいずれかに従ってデータを伝送するよう
に設計される。ＳＣＳＩバス・アーキテクチャは、次節
で取り上げられるが、本節の以下の記述および以降の各
節における記述はＦＣプロトコルに組み込まれるＳＣＳ
Ｉプロトコルに焦点があてられる。ファイバ・チャンネ
ルに対するＳＣＳＩプロトコルの標準的適合は本明細書
において以下"ＦＣＰ"と呼ばれる。このように、ＦＣ
は、インターネットを実施するために使用されるような
比較的オープンで構造化されていない通信プロトコルの
他に、ＳＣＳＩバスおよび他の周辺装置相互接続バスの
特徴であるマスター／スレーブ・タイプの通信パラダイ
ムをサポートすることができる。ＦＣＰにおいて実施さ
れるイニシエータおよび目標というＳＣＳＩバス・アー
キテクチャ概念は、ＦＣ経由の伝送のためＳＣＳＩコマ
ンドおよびデータ交換をカプセル化するように設計され
る。
【００２２】図３は標準ＦＣフレームの内容を示す。Ｆ
Ｃフレーム３０２は、５つの高レベル・セクション３０
４、３０６、３０８、３１０および３１２を含む。第１
の高レベル・セクションは、フレーム開始区切り(SOF)
３０４と呼ばれ、フレームの開始をマークする４バイト
を含む。次の高レベル・セクションは、フレーム・ヘッ
ダ３０６と呼ばれ、アドレス指定情報、シーケンス情
報、交換情報および種々の制御フラグを含む２４バイト
からなる。図３において、フレーム・ヘッダ３１４の詳
細がＦＣフレーム３０２から拡大されて示されている。
行き先識別子("DID")すなわちDESTINATION_DID３１６は
２４ビットＦＣアドレスであり、当該フレームに関する
行き先ＦＣポートを標示する。ソース識別子("SID")す
なわちSOURCE_ID３１８は、フレームを送出したＦＣポ
ートを標示する２４ビット・アドレスである。発信側Ｉ
ＤすなわちOX_ID３２０および応答側ＩＤすなわちRX_ID
３２２は組み合わせられて３２ビット交換ＩＤを形成
し、発信側すなわちイニシエータおよび応答側すなわち
目標ＦＣポートに関してフレームが属する交換を識別す
る。シーケンスＩＤすなわちSEQ_ID３２４は、フレーム
が属するシーケンスを識別する。
Ｃフレーム３０２は、５つの高レベル・セクション３０
４、３０６、３０８、３１０および３１２を含む。第１
の高レベル・セクションは、フレーム開始区切り(SOF)
３０４と呼ばれ、フレームの開始をマークする４バイト
を含む。次の高レベル・セクションは、フレーム・ヘッ
ダ３０６と呼ばれ、アドレス指定情報、シーケンス情
報、交換情報および種々の制御フラグを含む２４バイト
からなる。図３において、フレーム・ヘッダ３１４の詳
細がＦＣフレーム３０２から拡大されて示されている。
行き先識別子("DID")すなわちDESTINATION_DID３１６は
２４ビットＦＣアドレスであり、当該フレームに関する
行き先ＦＣポートを標示する。ソース識別子("SID")す
なわちSOURCE_ID３１８は、フレームを送出したＦＣポ
ートを標示する２４ビット・アドレスである。発信側Ｉ
ＤすなわちOX_ID３２０および応答側ＩＤすなわちRX_ID
３２２は組み合わせられて３２ビット交換ＩＤを形成
し、発信側すなわちイニシエータおよび応答側すなわち
目標ＦＣポートに関してフレームが属する交換を識別す
る。シーケンスＩＤすなわちSEQ_ID３２４は、フレーム
が属するシーケンスを識別する。
【００２３】次に高いレベルのセクション３０８は、デ
ータ・ペイロードと呼ばれ、ＦＣフレームの範囲内にパ
ッケージ化される実際のデータを含む。データ・ペイロ
ードは、ＩＰおよびＳＣＳＩのような一層高位レベルの
プロトコルに従って伝送されるデータおよびカプセル化
プロトコル情報を含む。図３は、ＳＣＳＩプロトコルに
従うデータ伝送に関して使用されるデータ・ペイロード
・レイアウトの４つの基本タイプ３２６−３２９を示
す。これらの形式の第１のタイプ３２６は、FCP_CMNDと
呼ばれ、イニシエータから目標へＳＣＳＩコマンドを送
るために使用される。FCP_LUNフィールド３３０は、８
バイト・アドレスを含み、特定の実施形態において、特
定のＳＣＳＩバス・アダプタ、そのＳＣＳＩバス・アダ
プタに関連する目標装置およびFCP_CMNDに関する目標を
共に表す指定された目標ＳＣＳＩ装置に関連する論理装
置に対応する論理装置番号("LUN")を指定する。別の実
施形態においては、FCP_LUNフィールド３３０は、ＳＣ
ＳＩバス・アダプタ、そのＳＣＳＩバス・アダプタに関
連する目標装置および指定された目標ＳＣＳＩ装置に関
連する論理装置に対応するLUNを決定するために使用さ
れるインデックスまたは参照番号を含む。ＳＣＳＩ読み
取りまたは書き込みＩ／Ｏコマンドのような実際のＳＣ
ＳＩコマンドは、１６バイトFCP_CDBフィールド３３２
の範囲内に含まれる。
ータ・ペイロードと呼ばれ、ＦＣフレームの範囲内にパ
ッケージ化される実際のデータを含む。データ・ペイロ
ードは、ＩＰおよびＳＣＳＩのような一層高位レベルの
プロトコルに従って伝送されるデータおよびカプセル化
プロトコル情報を含む。図３は、ＳＣＳＩプロトコルに
従うデータ伝送に関して使用されるデータ・ペイロード
・レイアウトの４つの基本タイプ３２６−３２９を示
す。これらの形式の第１のタイプ３２６は、FCP_CMNDと
呼ばれ、イニシエータから目標へＳＣＳＩコマンドを送
るために使用される。FCP_LUNフィールド３３０は、８
バイト・アドレスを含み、特定の実施形態において、特
定のＳＣＳＩバス・アダプタ、そのＳＣＳＩバス・アダ
プタに関連する目標装置およびFCP_CMNDに関する目標を
共に表す指定された目標ＳＣＳＩ装置に関連する論理装
置に対応する論理装置番号("LUN")を指定する。別の実
施形態においては、FCP_LUNフィールド３３０は、ＳＣ
ＳＩバス・アダプタ、そのＳＣＳＩバス・アダプタに関
連する目標装置および指定された目標ＳＣＳＩ装置に関
連する論理装置に対応するLUNを決定するために使用さ
れるインデックスまたは参照番号を含む。ＳＣＳＩ読み
取りまたは書き込みＩ／Ｏコマンドのような実際のＳＣ
ＳＩコマンドは、１６バイトFCP_CDBフィールド３３２
の範囲内に含まれる。
【００２４】図３に示されるデータ・ペイロード形式の
第２のタイプ３２７はFCP_XFER_RDYレイアウトと呼ばれ
る。このデータ・ペイロード形式は、目標がデートの送
信または受信の開始の準備ができている時ＳＣＳＩプロ
シード・コマンドを目標からイニシエータへ送るため使
用される。図３におけるデータ・ペイロード形式の第３
のタイプ３２８は、FCP_DATA形式であって、ＳＣＳＩＩ
／Ｏトランザクションの実行の結果読み取りまたは書き
込みされる実際のデータを伝送するため使用される。図
３に示される最後のデータ・ペイロード形式３２９は、
FCP_RSPレイアウトと呼ばれ、ＳＣＳＩ状態バイト３３
４を、その他のＦＣＰ状態情報と共に、Ｉ／Ｏトランザ
クションの完了とともに目標からイニシエータへ伝送す
るために使用される。
第２のタイプ３２７はFCP_XFER_RDYレイアウトと呼ばれ
る。このデータ・ペイロード形式は、目標がデートの送
信または受信の開始の準備ができている時ＳＣＳＩプロ
シード・コマンドを目標からイニシエータへ送るため使
用される。図３におけるデータ・ペイロード形式の第３
のタイプ３２８は、FCP_DATA形式であって、ＳＣＳＩＩ
／Ｏトランザクションの実行の結果読み取りまたは書き
込みされる実際のデータを伝送するため使用される。図
３に示される最後のデータ・ペイロード形式３２９は、
FCP_RSPレイアウトと呼ばれ、ＳＣＳＩ状態バイト３３
４を、その他のＦＣＰ状態情報と共に、Ｉ／Ｏトランザ
クションの完了とともに目標からイニシエータへ伝送す
るために使用される。
【００２５】ＳＣＳＩバス・アーキテクチャ コンピュータ・バスは、１組の電気信号線であり、それ
を経由してコンピュータ・システムの処理、記憶および
入出力(Ｉ／Ｏ)コンポーネントの間でコンピュータ・コ
マンドおよびデータが伝送される。ＳＣＳＩＩ／Ｏバス
は、ハードディスクおよびＣＤ−ＲＯＭのような大容量
記憶装置をコンピュータ・システムのメモリおよび処理
コンポーネントと接続させる最も広範囲に普及したコン
ピュータ・バスである。ＳＣＳＩバス・アーキテクチャ
は、SCSI-1、SCSI-2およびSCSI-3という３つの主要規格
において定義されている。SCSI-1およびSCSI-2規格は、
ANSI"X3.131-1986"および"X3.131-1994"によってそれぞ
れ出版されている。SCSI-3規格は現在ANSI委員会によっ
て開発されている。ＳＣＳＩバス・アーキテクチャの概
要は、"The SCSI Bus and IDE Interface, "Freidhelm
Schmidt,Addison-Wesley Publishing Company, ISBN 0-
201-17514-2 1997("Schmidt")によって提供されてい
る。
を経由してコンピュータ・システムの処理、記憶および
入出力(Ｉ／Ｏ)コンポーネントの間でコンピュータ・コ
マンドおよびデータが伝送される。ＳＣＳＩＩ／Ｏバス
は、ハードディスクおよびＣＤ−ＲＯＭのような大容量
記憶装置をコンピュータ・システムのメモリおよび処理
コンポーネントと接続させる最も広範囲に普及したコン
ピュータ・バスである。ＳＣＳＩバス・アーキテクチャ
は、SCSI-1、SCSI-2およびSCSI-3という３つの主要規格
において定義されている。SCSI-1およびSCSI-2規格は、
ANSI"X3.131-1986"および"X3.131-1994"によってそれぞ
れ出版されている。SCSI-3規格は現在ANSI委員会によっ
て開発されている。ＳＣＳＩバス・アーキテクチャの概
要は、"The SCSI Bus and IDE Interface, "Freidhelm
Schmidt,Addison-Wesley Publishing Company, ISBN 0-
201-17514-2 1997("Schmidt")によって提供されてい
る。
【００２６】図４は、ＳＣＳＩバスを含む一般的パーソ
ナル・コンピュータ("PC")アーキテクチャのブロック図
である。ＰＣ４００は、高速ＣＰＵバス４０６によって
システム・コントローラ４０４に接続された中央処理装
置またはプロセッサ４０２("CPU")を含む。次に、シス
テム・コントローラは、メモリ・バス４１０を経由して
システム・メモリ・コンポーネント４０８に接続され
る。システム・コントローラ４０４は、更に、周辺装置
コンポーネント相互接続("PCI")バス４１２を経由して
種々の周辺デバイスに接続される。ＰＣＩバス４１２
は、比較的遅い業界標準アーキテクチャ・バス("ISA")
４１４およびＳＣＳＩバス４１６に接続される。ＰＣＩ
バス・アーキテクチャは、"PCI System Architectur
e"(Shanley& Anderson, Mine Share, Inc., Addison-We
sley Publishing Company, ISBN0-201-40993-3, 1995)
に記載されている。
ナル・コンピュータ("PC")アーキテクチャのブロック図
である。ＰＣ４００は、高速ＣＰＵバス４０６によって
システム・コントローラ４０４に接続された中央処理装
置またはプロセッサ４０２("CPU")を含む。次に、シス
テム・コントローラは、メモリ・バス４１０を経由して
システム・メモリ・コンポーネント４０８に接続され
る。システム・コントローラ４０４は、更に、周辺装置
コンポーネント相互接続("PCI")バス４１２を経由して
種々の周辺デバイスに接続される。ＰＣＩバス４１２
は、比較的遅い業界標準アーキテクチャ・バス("ISA")
４１４およびＳＣＳＩバス４１６に接続される。ＰＣＩ
バス・アーキテクチャは、"PCI System Architectur
e"(Shanley& Anderson, Mine Share, Inc., Addison-We
sley Publishing Company, ISBN0-201-40993-3, 1995)
に記載されている。
【００２７】相互接続されたＣＰＵバス４０６、メモリ
・バス４１０、ＰＣＩバス４１２およびＩＳＡバス４１
４によって、ＣＰＵがコンピュータ・システムに含まれ
る種々の処理／メモリ・コンポーネントおよび入出力装
置とデータおよびコマンドを交換することが可能とされ
る。一般に、ビデオ表示装置のような非常に高速で高帯
域の入出力デバイス４１８はＰＣＩバスに直接接続され
る。キーボード４２０およびポインティング・デバイス
(図示されていない)のような遅い入出力デバイス４２０
はＩＳＡバス４１４に接続される。ＩＳＡバスは、バス
・ブリッジ・コンポーネント４２２を経由してＰＣＩバ
スに接続される。大容量記憶装置、ハードディスク、フ
ロッピーディスク・ドライブ、ＣＤ−ＲＯＭドライブお
よびテープ・ドライブ４２４−４２６はＳＣＳＩバス４
１６に接続される。ＳＣＳＩバスは、ＳＣＳＩバス・ア
ダプタ４３０を経由してＰＣＩバス４１２に接続され
る。ＳＣＳＩバス・アダプタ４３０は、53C8xxＳＣＳＩ
プロセッサというSymbiosファミリから選択されるプロ
セッサのようなプロセッサ・コンポーネントを含み、標
準ＰＣＩバス・プロトコルを使用してＰＣＩバス４１２
にインタフェースする。
・バス４１０、ＰＣＩバス４１２およびＩＳＡバス４１
４によって、ＣＰＵがコンピュータ・システムに含まれ
る種々の処理／メモリ・コンポーネントおよび入出力装
置とデータおよびコマンドを交換することが可能とされ
る。一般に、ビデオ表示装置のような非常に高速で高帯
域の入出力デバイス４１８はＰＣＩバスに直接接続され
る。キーボード４２０およびポインティング・デバイス
(図示されていない)のような遅い入出力デバイス４２０
はＩＳＡバス４１４に接続される。ＩＳＡバスは、バス
・ブリッジ・コンポーネント４２２を経由してＰＣＩバ
スに接続される。大容量記憶装置、ハードディスク、フ
ロッピーディスク・ドライブ、ＣＤ−ＲＯＭドライブお
よびテープ・ドライブ４２４−４２６はＳＣＳＩバス４
１６に接続される。ＳＣＳＩバスは、ＳＣＳＩバス・ア
ダプタ４３０を経由してＰＣＩバス４１２に接続され
る。ＳＣＳＩバス・アダプタ４３０は、53C8xxＳＣＳＩ
プロセッサというSymbiosファミリから選択されるプロ
セッサのようなプロセッサ・コンポーネントを含み、標
準ＰＣＩバス・プロトコルを使用してＰＣＩバス４１２
にインタフェースする。
【００２８】ＳＣＳＩバス・アダプタ４３０は、ＳＣＳ
Ｉバス・プロトコルを使用してＳＣＳＩバス４１６にイ
ンタフェースする(詳細は後述)。ＳＣＳＩバス・アダプ
タ４３０は、ＳＣＳＩバスに接続される各大容量記憶装
置４２４−４２６またはＳＣＳＩ装置の範囲内に一般に
組み込まれるＳＣＳＩコントローラ(図示されていない)
とコマンドおよびデータを交換する。ＳＣＳＩコントロ
ーラは、ハードウェア／ファームウェア・コンポーネン
トであって、ＳＣＳＩバスを経由してＳＣＳＩアダプタ
から受け取られるＳＣＳＩコマンドを解読および応答
し、論理装置とインタフェースしてそれを制御すること
によってＳＣＳＩコマンドを実施する。１つの論理装置
は、１つまたは複数の物理装置あるいは１つまたは複数
の物理装置の部分に対応する。物理装置は、ディスク、
テープおよびＣＤ−ＲＯＭドライブのようなデータ記憶
装置を含む。
Ｉバス・プロトコルを使用してＳＣＳＩバス４１６にイ
ンタフェースする(詳細は後述)。ＳＣＳＩバス・アダプ
タ４３０は、ＳＣＳＩバスに接続される各大容量記憶装
置４２４−４２６またはＳＣＳＩ装置の範囲内に一般に
組み込まれるＳＣＳＩコントローラ(図示されていない)
とコマンドおよびデータを交換する。ＳＣＳＩコントロ
ーラは、ハードウェア／ファームウェア・コンポーネン
トであって、ＳＣＳＩバスを経由してＳＣＳＩアダプタ
から受け取られるＳＣＳＩコマンドを解読および応答
し、論理装置とインタフェースしてそれを制御すること
によってＳＣＳＩコマンドを実施する。１つの論理装置
は、１つまたは複数の物理装置あるいは１つまたは複数
の物理装置の部分に対応する。物理装置は、ディスク、
テープおよびＣＤ−ＲＯＭドライブのようなデータ記憶
装置を含む。
【００２９】Ｉ／Ｏコマンドと呼ばれる２つの重要なタ
イプのコマンドが、論理装置からデータを読み取り、論
理装置へデータを書き込むようにＳＣＳＩ装置に指示す
る。Ｉ／Ｏトランザクションは、コンピュータ・システ
ムの２つのコンポーネントの間のデータの交換であっ
て、一般的にはＣＰＵ４０２のような処理コンポーネン
トによって始動され、読み取りＩ／Ｏコマンドまたは書
き込みＩ／Ｏコマンドによって部分的に実行される。こ
のように、Ｉ／Ｏトランザクションは、読み取りＩ／Ｏ
トランザクションおよび書き込みＩ／Ｏトランザクショ
ンを含む。
イプのコマンドが、論理装置からデータを読み取り、論
理装置へデータを書き込むようにＳＣＳＩ装置に指示す
る。Ｉ／Ｏトランザクションは、コンピュータ・システ
ムの２つのコンポーネントの間のデータの交換であっ
て、一般的にはＣＰＵ４０２のような処理コンポーネン
トによって始動され、読み取りＩ／Ｏコマンドまたは書
き込みＩ／Ｏコマンドによって部分的に実行される。こ
のように、Ｉ／Ｏトランザクションは、読み取りＩ／Ｏ
トランザクションおよび書き込みＩ／Ｏトランザクショ
ンを含む。
【００３０】ＳＣＳＩバス４１６は、多数のデータ・ビ
ットを並列的に転送することができるパラレル・バスで
ある。ＳＣＳＩバスによって並列的に転送されることが
できるデータ・ビット数はバスの幅と呼ばれる。ＳＣＳ
Ｉバスは、そのタイプに応じて、８、１６および３２ビ
ットの幅を持つ。１６および３２ビットＳＣＳＩバス
は、ワイドＳＣＳＩバスと呼ばれる。すべてのコンピュ
ータ・バスおよびプロセッサの場合と同様に、ＳＣＳＩ
バスは、バス上の動作およびデータ転送の速度を決定す
るクロックによって制御される。クロック速度はＳＣＳ
Ｉバスによって異なる。ＳＣＳＩバスが動作するＳＣＳ
Ｉバス幅およびクロック速度の組み合わせが、ＳＣＳＩ
バスを経由して転送されることができる秒当たりのバイ
ト数すなわちＳＣＳＩバス・バンド幅を決定する。異な
るタイプのＳＣＳＩバスは、毎秒２メガバイト未満から
４０メガバイトの範囲のバンド幅を持ち、将来は８０か
ら１６０メガバイトへの増加が計画されている。バンド
幅の増加は、ＳＣＳＩバスの物理的な長さにおける限界
の増加を伴う。
ットを並列的に転送することができるパラレル・バスで
ある。ＳＣＳＩバスによって並列的に転送されることが
できるデータ・ビット数はバスの幅と呼ばれる。ＳＣＳ
Ｉバスは、そのタイプに応じて、８、１６および３２ビ
ットの幅を持つ。１６および３２ビットＳＣＳＩバス
は、ワイドＳＣＳＩバスと呼ばれる。すべてのコンピュ
ータ・バスおよびプロセッサの場合と同様に、ＳＣＳＩ
バスは、バス上の動作およびデータ転送の速度を決定す
るクロックによって制御される。クロック速度はＳＣＳ
Ｉバスによって異なる。ＳＣＳＩバスが動作するＳＣＳ
Ｉバス幅およびクロック速度の組み合わせが、ＳＣＳＩ
バスを経由して転送されることができる秒当たりのバイ
ト数すなわちＳＣＳＩバス・バンド幅を決定する。異な
るタイプのＳＣＳＩバスは、毎秒２メガバイト未満から
４０メガバイトの範囲のバンド幅を持ち、将来は８０か
ら１６０メガバイトへの増加が計画されている。バンド
幅の増加は、ＳＣＳＩバスの物理的な長さにおける限界
の増加を伴う。
【００３１】図５はＳＣＳＩバスのトポロジを示す。コ
ンピュータ・システム５０２または他のハードウェア・
システムは、１つまたは複数のＳＣＳＩバス・アダプタ
５０４および５０６を含むことができる。ＳＣＳＩバス
・アダプタ、ＳＣＳＩバス・アダプタが制御するＳＣＳ
ＩバスおよびそのＳＣＳＩバスに接続される周辺デバイ
スが１つのドメインを形成する。図５におけるＳＣＳＩ
バス・アダプタ５０４は、第１のドメイン５０８に関連
し、ＳＣＳＩバス・アダプタ５０６は第２のドメイン５
１０に関連する。最新のSCSI-２バス実施形態は、１５
の異なるＳＣＳＩデバイス５１３−５１５および５１６
−５１７が単一のＳＣＳＩバスに接続されることを可能
にする。図５においては、ＳＣＳＩデバイス５１３−５
１５がＳＣＳＩバス５１８に接続されＳＣＳＩバス・ア
ダプタ５０６によって制御され、ＳＣＳＩデバイス５１
６−５１７がＳＣＳＩバス５２０に接続されＳＣＳＩバ
ス・アダプタ５０４によって制御されている。
ンピュータ・システム５０２または他のハードウェア・
システムは、１つまたは複数のＳＣＳＩバス・アダプタ
５０４および５０６を含むことができる。ＳＣＳＩバス
・アダプタ、ＳＣＳＩバス・アダプタが制御するＳＣＳ
ＩバスおよびそのＳＣＳＩバスに接続される周辺デバイ
スが１つのドメインを形成する。図５におけるＳＣＳＩ
バス・アダプタ５０４は、第１のドメイン５０８に関連
し、ＳＣＳＩバス・アダプタ５０６は第２のドメイン５
１０に関連する。最新のSCSI-２バス実施形態は、１５
の異なるＳＣＳＩデバイス５１３−５１５および５１６
−５１７が単一のＳＣＳＩバスに接続されることを可能
にする。図５においては、ＳＣＳＩデバイス５１３−５
１５がＳＣＳＩバス５１８に接続されＳＣＳＩバス・ア
ダプタ５０６によって制御され、ＳＣＳＩデバイス５１
６−５１７がＳＣＳＩバス５２０に接続されＳＣＳＩバ
ス・アダプタ５０４によって制御されている。
【００３２】各ＳＣＳＩバス・アダプタおよびＳＣＳＩ
デバイスは、特定のＳＣＳＩバスにおけるデバイスまた
はアダプタをユニークに識別するＳＣＳＩ識別番号すな
わちSCSI_IDを持つ。習慣として、ＳＣＳＩバス・アダ
プタはSCSI_ID 7を持ち、ＳＣＳＩバスに接続されるＳ
ＣＳＩデバイスははSCSI_ID Oから6までおよび8から15
までの範囲を持つ。ＳＣＳＩデバイス５１３のようなＳ
ＣＳＩデバイスは、各々が１つまたは複数の物理装置の
部分を含む多数の論理装置とインタフェースする。各論
理装置は、論理装置を制御するＳＣＳＩデバイスに対し
て論理装置をユニークに識別する論理装置番号("LUN")
によって識別される。例えば、ＳＣＳＩデバイス５１３
は、それぞれLUNO、1および2を持つ論理装置５２２−５
２４を制御する。ＳＣＳＩに関する用語法に従えば、Ｓ
ＣＳＩバス上にＩ／Ｏコマンドを始動するデバイスは、
イニシエータと呼ばれ、Ｉ／Ｏ動作の実行を指示するＩ
／ＯコマンドをＳＣＳＩバス上で受け取るＳＣＳＩデバ
イスは目標と呼ばれる。
デバイスは、特定のＳＣＳＩバスにおけるデバイスまた
はアダプタをユニークに識別するＳＣＳＩ識別番号すな
わちSCSI_IDを持つ。習慣として、ＳＣＳＩバス・アダ
プタはSCSI_ID 7を持ち、ＳＣＳＩバスに接続されるＳ
ＣＳＩデバイスははSCSI_ID Oから6までおよび8から15
までの範囲を持つ。ＳＣＳＩデバイス５１３のようなＳ
ＣＳＩデバイスは、各々が１つまたは複数の物理装置の
部分を含む多数の論理装置とインタフェースする。各論
理装置は、論理装置を制御するＳＣＳＩデバイスに対し
て論理装置をユニークに識別する論理装置番号("LUN")
によって識別される。例えば、ＳＣＳＩデバイス５１３
は、それぞれLUNO、1および2を持つ論理装置５２２−５
２４を制御する。ＳＣＳＩに関する用語法に従えば、Ｓ
ＣＳＩバス上にＩ／Ｏコマンドを始動するデバイスは、
イニシエータと呼ばれ、Ｉ／Ｏ動作の実行を指示するＩ
／ＯコマンドをＳＣＳＩバス上で受け取るＳＣＳＩデバ
イスは目標と呼ばれる。
【００３３】一般的に、ＳＣＳＩバス・アダプタ５０４
および５０６のようなＳＣＳＩバス・アダプタは、目標
デバイスにコマンドを送り出すことによってＩ／Ｏ動作
を始動する。目標デバイス５１３−５１５および５１６
−５１７はＳＣＳＩバスからＩ／Ｏコマンドを受け取
る。次に、目標デバイス５１３−５１５および５１６−
５１７は、それらが制御する１つまたは複数の論理装置
とインタフェースすることによってコマンドを実施し
て、論理装置からデータを読み取ってそれをＳＣＳＩバ
ス経由でイニシエータに返すか、あるいは、ＳＣＳＩバ
スを経由してイニシエータから受け取ったデータを論理
装置に書き込む。最後に、目標デバイス５１３−５１５
および５１６−５１７は、コマンドの実行の成功または
失敗を表示する状態メッセージをＳＣＳＩバス経由でイ
ニシエータに応答する。
および５０６のようなＳＣＳＩバス・アダプタは、目標
デバイスにコマンドを送り出すことによってＩ／Ｏ動作
を始動する。目標デバイス５１３−５１５および５１６
−５１７はＳＣＳＩバスからＩ／Ｏコマンドを受け取
る。次に、目標デバイス５１３−５１５および５１６−
５１７は、それらが制御する１つまたは複数の論理装置
とインタフェースすることによってコマンドを実施し
て、論理装置からデータを読み取ってそれをＳＣＳＩバ
ス経由でイニシエータに返すか、あるいは、ＳＣＳＩバ
スを経由してイニシエータから受け取ったデータを論理
装置に書き込む。最後に、目標デバイス５１３−５１５
および５１６−５１７は、コマンドの実行の成功または
失敗を表示する状態メッセージをＳＣＳＩバス経由でイ
ニシエータに応答する。
【００３４】図６乃至図８は、読み書き入出力動作の始
動および実行に関連ＳＣＳＩプロトコルを示している。
読み書き入出力動作は、ＳＣＳＩデバイスによって実行
される大量の入出力動作を含む。ＳＣＳＩバスによって
接続される大容量記憶装置システムの動作の効率を最大
にする努力は、主として、読み書き入出力動作が実行さ
れる効率の最大化へ向けられている。従って、以下の記
述において、種々のハードウェア・デバイスのアーキテ
クチャ上の機能が読み書き動作の観点から考察される。
動および実行に関連ＳＣＳＩプロトコルを示している。
読み書き入出力動作は、ＳＣＳＩデバイスによって実行
される大量の入出力動作を含む。ＳＣＳＩバスによって
接続される大容量記憶装置システムの動作の効率を最大
にする努力は、主として、読み書き入出力動作が実行さ
れる効率の最大化へ向けられている。従って、以下の記
述において、種々のハードウェア・デバイスのアーキテ
クチャ上の機能が読み書き動作の観点から考察される。
【００３５】図６は、(最も一般的にはＳＣＳＩバス・
アダプタである)ＳＣＳＩイニシエータから(最も一般的
には１つまたは複数の論理装置に関連するＳＣＳＩデバ
イスに組み込まれるＳＣＳＩコントローラである)ＳＣ
ＳＩ目標デバイスへの読み取りまたは書き込みＩ／Ｏコ
マンドの送信を示す。読み取りまたは書き込みＩ／Ｏコ
マンドの送信はＳＣＳＩ入出力動作のコマンド・フェー
ズと呼ばれる。図６は、中心線によってイニシエータ６
０２および目標６０４のセクションに分割されている。
イニシエータおよび目標セクションの両方は、ＳＣＳＩ
バスの状態を記述する"状態"欄６０６、６０８、およ
び、イニシエータおよび目標それぞれに関連するＳＣＳ
Ｉバス・イベントを記述する"イベント"欄６１０、６１
２を含む。Ｉ／Ｏコマンドの送出に関係するバス状態お
よびバス・イベントは、図６の上から下へ時間の順に並
べられている。図７および図８もこのような形式に従っ
ている。
アダプタである)ＳＣＳＩイニシエータから(最も一般的
には１つまたは複数の論理装置に関連するＳＣＳＩデバ
イスに組み込まれるＳＣＳＩコントローラである)ＳＣ
ＳＩ目標デバイスへの読み取りまたは書き込みＩ／Ｏコ
マンドの送信を示す。読み取りまたは書き込みＩ／Ｏコ
マンドの送信はＳＣＳＩ入出力動作のコマンド・フェー
ズと呼ばれる。図６は、中心線によってイニシエータ６
０２および目標６０４のセクションに分割されている。
イニシエータおよび目標セクションの両方は、ＳＣＳＩ
バスの状態を記述する"状態"欄６０６、６０８、およ
び、イニシエータおよび目標それぞれに関連するＳＣＳ
Ｉバス・イベントを記述する"イベント"欄６１０、６１
２を含む。Ｉ／Ｏコマンドの送出に関係するバス状態お
よびバス・イベントは、図６の上から下へ時間の順に並
べられている。図７および図８もこのような形式に従っ
ている。
【００３６】図６に示されているイニシエータであるＳ
ＣＳＩバス・アダプタから目標ＳＣＳＩデバイスへのＩ
／Ｏコマンドの送信は、目標ＳＣＳＩデバイスによる読
み取りまたは書き込み入出力動作を始動する。図４を参
照すれば、ＳＣＳＩバス・アダプタ４３０はＩ／Ｏトラ
ンザクションの一部として入出力動作を始動する。一般
的には、ＳＣＳＩバス・アダプタ４３０は、ＳＣＳＩバ
ス・アダプタに読み取り動作または書き込み動作の実行
を指示する読み取りまたは書き込みコマンドを、ＰＣＩ
バス４１２、システム・コントローラ４０４およびＣＰ
Ｕバス４０６を経由して、ＣＰＵから受け取る。
ＣＳＩバス・アダプタから目標ＳＣＳＩデバイスへのＩ
／Ｏコマンドの送信は、目標ＳＣＳＩデバイスによる読
み取りまたは書き込み入出力動作を始動する。図４を参
照すれば、ＳＣＳＩバス・アダプタ４３０はＩ／Ｏトラ
ンザクションの一部として入出力動作を始動する。一般
的には、ＳＣＳＩバス・アダプタ４３０は、ＳＣＳＩバ
ス・アダプタに読み取り動作または書き込み動作の実行
を指示する読み取りまたは書き込みコマンドを、ＰＣＩ
バス４１２、システム・コントローラ４０４およびＣＰ
Ｕバス４０６を経由して、ＣＰＵから受け取る。
【００３７】読み取り動作においては、ＣＰＵ４０２
は、大容量記憶装置４２４−４２６からデータを読み取
って、ＳＣＳＩバス４１６、ＰＣＩバス４１２、システ
ム・コントローラ４０４およびメモリ・バス４１０を経
由してシステム・メモリ内の１つの位置にそのデータを
転送するようにＳＣＳＩバス・アダプタ４３０に指示す
る。書き込み動作においては、ＣＰＵ４０２は、メモリ
・バス４１０、システム・コントローラ４０４およびＰ
ＣＩバス４１２を経由してシステム・メモリ４０８から
ＳＣＳＩバス・アダプタ４３０にデータを転送するよう
にシステム・コントローラ４０４に指示し、ＳＣＳＩバ
ス４１６を経由してデータが書き込まれる大容量記憶装
置４２４−４２６へデータを送るようにＳＣＳＩバス・
アダプタ４３０に指示する。
は、大容量記憶装置４２４−４２６からデータを読み取
って、ＳＣＳＩバス４１６、ＰＣＩバス４１２、システ
ム・コントローラ４０４およびメモリ・バス４１０を経
由してシステム・メモリ内の１つの位置にそのデータを
転送するようにＳＣＳＩバス・アダプタ４３０に指示す
る。書き込み動作においては、ＣＰＵ４０２は、メモリ
・バス４１０、システム・コントローラ４０４およびＰ
ＣＩバス４１２を経由してシステム・メモリ４０８から
ＳＣＳＩバス・アダプタ４３０にデータを転送するよう
にシステム・コントローラ４０４に指示し、ＳＣＳＩバ
ス４１６を経由してデータが書き込まれる大容量記憶装
置４２４−４２６へデータを送るようにＳＣＳＩバス・
アダプタ４３０に指示する。
【００３８】図６は、現在伝送されているコマンドまた
はデータがＳＣＳＩデバイスにないことを表示するバス
・フリー状態６１４におかれているＳＣＳＩバスから開
始する。イニシエータすなわちＳＣＳＩバス・アダプタ
は、バスを調停状態６１６にするため、ＳＣＳＩバスの
BSY、D7およびSEL信号線をオンにする。この状態におい
て、イニシエータはＳＣＳＩバス上にコマンドを伝送す
る意志をすべてのデバイスに通知する。１つのデバイス
だけが１時点においてＳＣＳＩバスの動作を制御するこ
とができるので、調停が必要である。イニシエータがＳ
ＣＳＩバスの制御を得ると仮定すれば、イニシエータ
は、ＳＣＳＩバスが選択状態６１８に入るようにするた
め、目標SCSI_IDに対応するATN信号線およびDX信号線を
オンにする。イニシエータまたは目標デバイスは、上述
のような調停状態から選択状態６１８への状態変更のよ
うなＳＣＳＩバス状態変更を実施するため、特定のシー
ケンスで種々のＳＣＳＩ信号線をオンおよびオフにす
る。これらのシーケンスは、上記引用Schmidt文献およ
びANSI規格に記載されているので、これ以上の記述は行
わない。
はデータがＳＣＳＩデバイスにないことを表示するバス
・フリー状態６１４におかれているＳＣＳＩバスから開
始する。イニシエータすなわちＳＣＳＩバス・アダプタ
は、バスを調停状態６１６にするため、ＳＣＳＩバスの
BSY、D7およびSEL信号線をオンにする。この状態におい
て、イニシエータはＳＣＳＩバス上にコマンドを伝送す
る意志をすべてのデバイスに通知する。１つのデバイス
だけが１時点においてＳＣＳＩバスの動作を制御するこ
とができるので、調停が必要である。イニシエータがＳ
ＣＳＩバスの制御を得ると仮定すれば、イニシエータ
は、ＳＣＳＩバスが選択状態６１８に入るようにするた
め、目標SCSI_IDに対応するATN信号線およびDX信号線を
オンにする。イニシエータまたは目標デバイスは、上述
のような調停状態から選択状態６１８への状態変更のよ
うなＳＣＳＩバス状態変更を実施するため、特定のシー
ケンスで種々のＳＣＳＩ信号線をオンおよびオフにす
る。これらのシーケンスは、上記引用Schmidt文献およ
びANSI規格に記載されているので、これ以上の記述は行
わない。
【００３９】目標デバイスがイニシエータによって選択
されたことを目標デバイスが検出すると、目標デバイス
は、入出力動作のコマンド・フェーズを完了するためＳ
ＣＳＩバスの制御６２０を得たものと仮定する。次に、
目標デバイスは、メッセージ送出状態６２２に入るため
ＳＣＳＩ信号線を制御する。メッセージ送出状態におい
て発生する最初のイベントにおいて、目標デバイスはイ
ニシエータから識別メッセージ６２３を受け取る。識別
メッセージ６２３は、その後に続くコマンド・メッセー
ジがアドレスされるLUNを識別するLUNフィールド６２４
を含む。識別メッセージ６２３は、また、目標デバイス
による後続のＩ／Ｏコマンドの実行の間に目標デバイス
がＳＣＳＩバスから切断する権限を与えられていること
を目標に知らせるため一般にセットされるフラグ６２５
を含む。
されたことを目標デバイスが検出すると、目標デバイス
は、入出力動作のコマンド・フェーズを完了するためＳ
ＣＳＩバスの制御６２０を得たものと仮定する。次に、
目標デバイスは、メッセージ送出状態６２２に入るため
ＳＣＳＩ信号線を制御する。メッセージ送出状態におい
て発生する最初のイベントにおいて、目標デバイスはイ
ニシエータから識別メッセージ６２３を受け取る。識別
メッセージ６２３は、その後に続くコマンド・メッセー
ジがアドレスされるLUNを識別するLUNフィールド６２４
を含む。識別メッセージ６２３は、また、目標デバイス
による後続のＩ／Ｏコマンドの実行の間に目標デバイス
がＳＣＳＩバスから切断する権限を与えられていること
を目標に知らせるため一般にセットされるフラグ６２５
を含む。
【００４０】目標デバイスは、次に、後続のＩ／Ｏコマ
ンドがどのように待ち行列に入れられるべきかを目標デ
バイスに指示し、同時に目標デバイスに待ち行列タグ６
２７を与える待ち行列タグ・メッセージ６２６を受け取
る。待ち行列タグは、Ｉ／Ｏコマンドを識別するバイト
である。従って、ＳＣＳＩバス・アダプタは１つのLUN
につき異なるＩ／Ｏコマンドを並列的に管理することが
できる。イニシエータであるＳＣＳＩバス・アダプタの
SCSI_ID、目標であるＳＣＳＩデバイスのSCSI_ID、目標
LUNおよび待ち行列タグの組み合わせが、ＳＣＳＩバス
の範囲内で後続するＩ／Ｏコマンドに対応する識別Ｉ／
Ｏ動作を識別するI_T_Q_L連結参照番号を形成する。
ンドがどのように待ち行列に入れられるべきかを目標デ
バイスに指示し、同時に目標デバイスに待ち行列タグ６
２７を与える待ち行列タグ・メッセージ６２６を受け取
る。待ち行列タグは、Ｉ／Ｏコマンドを識別するバイト
である。従って、ＳＣＳＩバス・アダプタは１つのLUN
につき異なるＩ／Ｏコマンドを並列的に管理することが
できる。イニシエータであるＳＣＳＩバス・アダプタの
SCSI_ID、目標であるＳＣＳＩデバイスのSCSI_ID、目標
LUNおよび待ち行列タグの組み合わせが、ＳＣＳＩバス
の範囲内で後続するＩ／Ｏコマンドに対応する識別Ｉ／
Ｏ動作を識別するI_T_Q_L連結参照番号を形成する。
【００４１】次に、目標デバイスは、コマンド状態６２
８に入るためＳＣＳＩバス信号線を制御する。コマンド
状態において、目標デバイスはイニシエータからＩ／Ｏ
コマンド６３０を受け取ることを求める。Ｉ／Ｏコマン
ド６３０は、実行される特定のコマンドこの場合は読み
取りコマンドまたは書み込みコマンドを識別する命令コ
ード６３２、コマンドによって指定される読み取りまた
は書き込み動作の開始ポイントである論理装置の論理ブ
ロックを識別する論理ブロック番号６３６、および、コ
マンドの実行の間読み取りまたは書き込みされるブロッ
ク数を指定するデータ長６３８を含む。
８に入るためＳＣＳＩバス信号線を制御する。コマンド
状態において、目標デバイスはイニシエータからＩ／Ｏ
コマンド６３０を受け取ることを求める。Ｉ／Ｏコマン
ド６３０は、実行される特定のコマンドこの場合は読み
取りコマンドまたは書み込みコマンドを識別する命令コ
ード６３２、コマンドによって指定される読み取りまた
は書き込み動作の開始ポイントである論理装置の論理ブ
ロックを識別する論理ブロック番号６３６、および、コ
マンドの実行の間読み取りまたは書き込みされるブロッ
ク数を指定するデータ長６３８を含む。
【００４２】目標デバイスがＩ／Ｏコマンドを受け取っ
て処理した時、イニシエータ・デバイスに切断メッセー
ジ６４２を送り戻す状態であるメッセージ到来状態６４
０に入るため、目標デバイスはＳＣＳＩバス信号線を制
御する。コマンドによって指定される読み取りまたは書
き込み動作を行うように論理装置を準備するため目標デ
バイスが一般的に論理装置との交信を開始するので、目
標デバイスはＳＣＳＩバスから切断する。目標デバイス
はデータを受け取るバッファを準備する必要があるかも
しれない。ディスク・ドライブまたはＣＤ−ＲＯＭドラ
イブの場合、目標デバイスは、読み取りまたは書き込み
コマンドに関する開始位置として指定された適切なブロ
ックにアクセスするように論理装置に指示するかもしれ
ない。切断によって、目標デバイスは、ＳＣＳＩバス・
アダプタと目標デバイスの間における更なるメッセー
ジ、コマンドまたはデータの伝送のため、ＳＣＳＩバス
を解放する。このようにして、多数の異なる入出力動作
がＳＣＳＩバス上で並列的に多重送信されることができ
る。最後に、目標デバイスは、ＳＣＳＩバスをバス・フ
リー状態６４４に戻すため、BSY信号線をオフにする。
て処理した時、イニシエータ・デバイスに切断メッセー
ジ６４２を送り戻す状態であるメッセージ到来状態６４
０に入るため、目標デバイスはＳＣＳＩバス信号線を制
御する。コマンドによって指定される読み取りまたは書
き込み動作を行うように論理装置を準備するため目標デ
バイスが一般的に論理装置との交信を開始するので、目
標デバイスはＳＣＳＩバスから切断する。目標デバイス
はデータを受け取るバッファを準備する必要があるかも
しれない。ディスク・ドライブまたはＣＤ−ＲＯＭドラ
イブの場合、目標デバイスは、読み取りまたは書き込み
コマンドに関する開始位置として指定された適切なブロ
ックにアクセスするように論理装置に指示するかもしれ
ない。切断によって、目標デバイスは、ＳＣＳＩバス・
アダプタと目標デバイスの間における更なるメッセー
ジ、コマンドまたはデータの伝送のため、ＳＣＳＩバス
を解放する。このようにして、多数の異なる入出力動作
がＳＣＳＩバス上で並列的に多重送信されることができ
る。最後に、目標デバイスは、ＳＣＳＩバスをバス・フ
リー状態６４４に戻すため、BSY信号線をオフにする。
【００４３】次に、目標デバイスは読み取りまたは書き
込み動作のため論理装置を準備する。論理装置がデータ
の読み取りまたは書き込みの準備ができている時、入出
力動作に関するデータ・フェーズに入る。図７はＳＣＳ
Ｉ入出力動作のデータ・フェーズを示す。ＳＣＳＩバス
は、初期的にはバス・フリー状態６４６にある。目標デ
バイスは、今や、読み取りＩ／Ｏコマンドに応答してデ
ータを返すか書き込みＩ／Ｏコマンドに応答してデータ
を受け入れる準備ができていて、調停状態６４８に入る
ためＳＣＳＩバス信号線を制御する。目標デバイスがＳ
ＣＳＩバスの制御に関する仲裁に成功していると仮定す
れば、目標デバイスは、再選択状態６５０に入るためＳ
ＣＳＩバス信号線を制御する。再選択状態は、図６の選
択状態に類似しているが、選択状態においてはＳＣＳＩ
バス・アダプタが目標デバイスを選択しているのに対し
て、この再選択状態では通信相手のＳＣＳＩバス・アダ
プタを選択するのは目標デバイスである点が相違してい
る。
込み動作のため論理装置を準備する。論理装置がデータ
の読み取りまたは書き込みの準備ができている時、入出
力動作に関するデータ・フェーズに入る。図７はＳＣＳ
Ｉ入出力動作のデータ・フェーズを示す。ＳＣＳＩバス
は、初期的にはバス・フリー状態６４６にある。目標デ
バイスは、今や、読み取りＩ／Ｏコマンドに応答してデ
ータを返すか書き込みＩ／Ｏコマンドに応答してデータ
を受け入れる準備ができていて、調停状態６４８に入る
ためＳＣＳＩバス信号線を制御する。目標デバイスがＳ
ＣＳＩバスの制御に関する仲裁に成功していると仮定す
れば、目標デバイスは、再選択状態６５０に入るためＳ
ＣＳＩバス信号線を制御する。再選択状態は、図６の選
択状態に類似しているが、選択状態においてはＳＣＳＩ
バス・アダプタが目標デバイスを選択しているのに対し
て、この再選択状態では通信相手のＳＣＳＩバス・アダ
プタを選択するのは目標デバイスである点が相違してい
る。
【００４４】一旦目標デバイスがＳＣＳＩバス・アダプ
タを選択したならば、目標デバイスは、ＳＣＳＩバスが
メッセージ到来状態６５２に入るようにするためＳＣＳ
Ｉバス信号線を処理する。メッセージ到来状態におい
て、目標デバイスは、識別メッセージ６５４および待ち
行列タグ・メッセージ６５６の両方をＳＣＳＩバス・ア
ダプタに送り出す。これらのメッセージは、図６におい
て示された、イニシエータから目標デバイスへのＩ／Ｏ
コマンドの伝送の間にイニシエータから目標デバイスへ
送られた待ち行列タグ・メッセージと同一である。イニ
シエータは、イニシエータおよび目標デバイスのSCSI_I
D、目標LUNおよび待ち行列タグ・メッセージに含まれる
待ち行列タグの組み合わせであるI_T_Q_L連結参照番号
を使用して、読み取り動作の場合目標デバイスからイニ
シエータへ引き続いて送られるデータに関するＩ／Ｏト
ランザクションを、書き込み動作の場合イニシエータに
よって引き続き伝送されるデータに関するＩ／Ｏトラン
ザクションを識別する。このように、I_T_Q_L連結参照
番号は、読み取りの場合目標デバイスからデータを受け
取るためまたは書き込みの場合目標デバイスへデータを
伝送するための適切なバッファを特定するため処理中Ｉ
／ＯコマンドのテーブルへのインデックスとしてＳＣＳ
Ｉバス・アダプタによって使用されることができる入出
力動作ハンドルである。
タを選択したならば、目標デバイスは、ＳＣＳＩバスが
メッセージ到来状態６５２に入るようにするためＳＣＳ
Ｉバス信号線を処理する。メッセージ到来状態におい
て、目標デバイスは、識別メッセージ６５４および待ち
行列タグ・メッセージ６５６の両方をＳＣＳＩバス・ア
ダプタに送り出す。これらのメッセージは、図６におい
て示された、イニシエータから目標デバイスへのＩ／Ｏ
コマンドの伝送の間にイニシエータから目標デバイスへ
送られた待ち行列タグ・メッセージと同一である。イニ
シエータは、イニシエータおよび目標デバイスのSCSI_I
D、目標LUNおよび待ち行列タグ・メッセージに含まれる
待ち行列タグの組み合わせであるI_T_Q_L連結参照番号
を使用して、読み取り動作の場合目標デバイスからイニ
シエータへ引き続いて送られるデータに関するＩ／Ｏト
ランザクションを、書き込み動作の場合イニシエータに
よって引き続き伝送されるデータに関するＩ／Ｏトラン
ザクションを識別する。このように、I_T_Q_L連結参照
番号は、読み取りの場合目標デバイスからデータを受け
取るためまたは書き込みの場合目標デバイスへデータを
伝送するための適切なバッファを特定するため処理中Ｉ
／ＯコマンドのテーブルへのインデックスとしてＳＣＳ
Ｉバス・アダプタによって使用されることができる入出
力動作ハンドルである。
【００４５】識別および待ち行列タグ・メッセージを送
信した後、目標デバイスはデータ状態６５８への移行の
ためＳＣＳＩ信号線を制御する。読み取り入出力動作の
場合、ＳＣＳＩバスはデータ到来状態へ移行する。書き
込み入出力動作の場合、ＳＣＳＩバスはデータ送出状態
へ移行する。ＳＣＳＩバスがデータ状態にある間、目標
デバイスは、ＳＣＳＩバス・クロック・サイクル毎に、
データが伝送されている特定のＳＣＳＩバスの幅に等し
いビット・サイズを持つ１データ単位を伝送する。一般
的には、データの各単位の伝送の一部として信号線ACK
およびREQを伴うＳＣＳＩバス信号線ハンドシェークが
存在する。例えば、読み取りＩ／Ｏコマンドの場合、目
標デバイスはＳＣＳＩバス上に次のデータ単位を送出し
てREQ信号線をオンにする。イニシエータはREQ信号線オ
ンを検出して、ＳＣＳＩバスから伝送されたデータを取
り出し、データの受け取りを確認するためACK信号線を
オンにする。このようなタイプのデータ転送は非同期伝
送と呼ばれる。
信した後、目標デバイスはデータ状態６５８への移行の
ためＳＣＳＩ信号線を制御する。読み取り入出力動作の
場合、ＳＣＳＩバスはデータ到来状態へ移行する。書き
込み入出力動作の場合、ＳＣＳＩバスはデータ送出状態
へ移行する。ＳＣＳＩバスがデータ状態にある間、目標
デバイスは、ＳＣＳＩバス・クロック・サイクル毎に、
データが伝送されている特定のＳＣＳＩバスの幅に等し
いビット・サイズを持つ１データ単位を伝送する。一般
的には、データの各単位の伝送の一部として信号線ACK
およびREQを伴うＳＣＳＩバス信号線ハンドシェークが
存在する。例えば、読み取りＩ／Ｏコマンドの場合、目
標デバイスはＳＣＳＩバス上に次のデータ単位を送出し
てREQ信号線をオンにする。イニシエータはREQ信号線オ
ンを検出して、ＳＣＳＩバスから伝送されたデータを取
り出し、データの受け取りを確認するためACK信号線を
オンにする。このようなタイプのデータ転送は非同期伝
送と呼ばれる。
【００４６】ＳＣＳＩバス・プロトコルは、また、イニ
シエータからの最初の肯定応答を受け取ることに先行し
て目標デバイスが一定数のデータ単位を伝送することを
許容する。この伝送モードは同期伝送と呼ばれ、このモ
ードにおいては、最初のデータ単位の送出とその伝送の
ための肯定応答の受け取りの間の待ち時間が回避され
る。データ伝送の間、目標デバイスは、ポインタ保存メ
ッセージおよびそれに続く切断メッセージをイニシエー
タに送信し、バス・フリー状態に入るようにＳＣＳＩバ
ス信号線を制御することによって、データ伝送に割り込
むことができる。これによって、更にデータが伝送され
る前に目標デバイスが制御する論理装置と交信するため
目標デバイスは伝送を中断することが可能とされる。Ｓ
ＣＳＩバスからの切断の後、目標デバイスは、再び、Ｓ
ＣＳＩバスの制御に対する仲裁を求め、イニシエータへ
付加的識別および待ち行列タグ・メッセージを送信し
て、イニシエータが割り込みされたポイントでデータ受
信または送信を再開することができるようにする。デー
タ状態６５８に割り込む切断および再接続の例が図７に
示されている。最後に、入出力動作に関するすべてのデ
ータが伝送された時、目標デバイスは、メッセージ到来
状態６６２に入るためＳＣＳＩ信号線を制御する。この
際、目標デバイスはイニシエータに切断メッセージを送
る(この前にオプションとしてポインタ保存メッセージ
が送られる場合もある)。切断メッセージを送信した
後、目標デバイスはBSY信号線をオフにし、ＳＣＳＩバ
スはバス・フリー状態６６４へ移行する。
シエータからの最初の肯定応答を受け取ることに先行し
て目標デバイスが一定数のデータ単位を伝送することを
許容する。この伝送モードは同期伝送と呼ばれ、このモ
ードにおいては、最初のデータ単位の送出とその伝送の
ための肯定応答の受け取りの間の待ち時間が回避され
る。データ伝送の間、目標デバイスは、ポインタ保存メ
ッセージおよびそれに続く切断メッセージをイニシエー
タに送信し、バス・フリー状態に入るようにＳＣＳＩバ
ス信号線を制御することによって、データ伝送に割り込
むことができる。これによって、更にデータが伝送され
る前に目標デバイスが制御する論理装置と交信するため
目標デバイスは伝送を中断することが可能とされる。Ｓ
ＣＳＩバスからの切断の後、目標デバイスは、再び、Ｓ
ＣＳＩバスの制御に対する仲裁を求め、イニシエータへ
付加的識別および待ち行列タグ・メッセージを送信し
て、イニシエータが割り込みされたポイントでデータ受
信または送信を再開することができるようにする。デー
タ状態６５８に割り込む切断および再接続の例が図７に
示されている。最後に、入出力動作に関するすべてのデ
ータが伝送された時、目標デバイスは、メッセージ到来
状態６６２に入るためＳＣＳＩ信号線を制御する。この
際、目標デバイスはイニシエータに切断メッセージを送
る(この前にオプションとしてポインタ保存メッセージ
が送られる場合もある)。切断メッセージを送信した
後、目標デバイスはBSY信号線をオフにし、ＳＣＳＩバ
スはバス・フリー状態６６４へ移行する。
【００４７】図７に示されるように、入出力動作に関す
るデータ伝送に続いて、目標デバイスは入出力動作の状
態フェーズの間に状態をイニシエータに返す。図８は入
出力動作の状態フェーズを示す。図６および図７の場合
と同様に、ＳＣＳＩバスは、バス・フリー状態６６６か
ら調停状態６６８、再選択状態６７０およびメッセージ
到来状態６７２へ移行する。メッセージ到来状態６７２
の間の目標デバイスによるイニシエータへの識別メッセ
ージ６７４および待ち行列タグ・メッセージ６７６の伝
送に続いて、目標デバイスは、状態状態６７８に入るた
めＳＣＳＩバス信号線を制御する。状態状態６７８にお
いて、目標デバイスは、Ｉ／Ｏコマンドが成功裡に完了
したか否かを標示するため状態バイト６８４をイニシエ
ータへ送る。0という状態コードによって表されている
成功裡の完了に対応する状態バイト６８０が目標デバイ
スからイニシエータへ送られていることが図８に示され
ている。状態バイトの伝送に続いて、目標デバイスは、
メッセージ到来状態６８２に入るためＳＣＳＩバス信号
線を制御する。この際、目標デバイスはイニシエータへ
コマンド完了メッセージ６８４を送る。この時点で入出
力動作は完了した。次に、ＳＣＳＩバスがバス・フリー
状態６８６へ戻るように、目標デバイスはBSY信号線を
オフにする。ＳＣＳＩバス・アダプタは、今や、Ｉ／Ｏ
コマンドの当該部分を終了し、コマンドを実行するため
に割り当てられた内部資源を解放し、ＰＣＩバスを経由
してＣＰＵへ完了メッセージまたは状態を送り戻すこと
ができる。
るデータ伝送に続いて、目標デバイスは入出力動作の状
態フェーズの間に状態をイニシエータに返す。図８は入
出力動作の状態フェーズを示す。図６および図７の場合
と同様に、ＳＣＳＩバスは、バス・フリー状態６６６か
ら調停状態６６８、再選択状態６７０およびメッセージ
到来状態６７２へ移行する。メッセージ到来状態６７２
の間の目標デバイスによるイニシエータへの識別メッセ
ージ６７４および待ち行列タグ・メッセージ６７６の伝
送に続いて、目標デバイスは、状態状態６７８に入るた
めＳＣＳＩバス信号線を制御する。状態状態６７８にお
いて、目標デバイスは、Ｉ／Ｏコマンドが成功裡に完了
したか否かを標示するため状態バイト６８４をイニシエ
ータへ送る。0という状態コードによって表されている
成功裡の完了に対応する状態バイト６８０が目標デバイ
スからイニシエータへ送られていることが図８に示され
ている。状態バイトの伝送に続いて、目標デバイスは、
メッセージ到来状態６８２に入るためＳＣＳＩバス信号
線を制御する。この際、目標デバイスはイニシエータへ
コマンド完了メッセージ６８４を送る。この時点で入出
力動作は完了した。次に、ＳＣＳＩバスがバス・フリー
状態６８６へ戻るように、目標デバイスはBSY信号線を
オフにする。ＳＣＳＩバス・アダプタは、今や、Ｉ／Ｏ
コマンドの当該部分を終了し、コマンドを実行するため
に割り当てられた内部資源を解放し、ＰＣＩバスを経由
してＣＰＵへ完了メッセージまたは状態を送り戻すこと
ができる。
【００４８】ＳＣＳＩプロトコルのＦＣＰへの対応付け 図９および図１０は、イニシエータおよび目標デバイス
の間で交換されるＦＣＰシーケンスと図６乃至図８で示
されたＳＣＳＩバス・フェーズおよび状態の対応関係を
示す。図９および図１０において、目標ＳＣＳＩアダプ
タは、ＦＣＰホスト・アダプタと共にパッケージ化され
ていると仮定され、従って、目標ＳＣＳＩアダプタは、
ＦＣを経由してイニシエータと、ＳＣＳＩバスを経由し
て目標ＳＣＳＩデバイスと通信することができる。図９
は、ＦＣＰシーケンスとＩ／Ｏトランザクショに関する
ＳＣＳＩフェーズおよび状態の間の対応関係を示す。イ
ニシエータがＦＣを経由して目標ＳＣＳＩアダプタ７０
２にFCP_CMDデータ・ペイロードを含む単一フレームＦ
ＣＰシーケンスを送り出すと、トランザクションが始動
される。目標ＳＣＳＩバス・アダプタがFCP_CMNDフレー
ムを受け取ると、目標ＳＣＳＩバス・アダプタは、図６
に示された仲裁、再選択、メッセージ送出、コマンドお
よびメッセージ到来を含むコマンド・フェーズ７０４と
いうＳＣＳＩ状態に進む。
の間で交換されるＦＣＰシーケンスと図６乃至図８で示
されたＳＣＳＩバス・フェーズおよび状態の対応関係を
示す。図９および図１０において、目標ＳＣＳＩアダプ
タは、ＦＣＰホスト・アダプタと共にパッケージ化され
ていると仮定され、従って、目標ＳＣＳＩアダプタは、
ＦＣを経由してイニシエータと、ＳＣＳＩバスを経由し
て目標ＳＣＳＩデバイスと通信することができる。図９
は、ＦＣＰシーケンスとＩ／Ｏトランザクショに関する
ＳＣＳＩフェーズおよび状態の間の対応関係を示す。イ
ニシエータがＦＣを経由して目標ＳＣＳＩアダプタ７０
２にFCP_CMDデータ・ペイロードを含む単一フレームＦ
ＣＰシーケンスを送り出すと、トランザクションが始動
される。目標ＳＣＳＩバス・アダプタがFCP_CMNDフレー
ムを受け取ると、目標ＳＣＳＩバス・アダプタは、図６
に示された仲裁、再選択、メッセージ送出、コマンドお
よびメッセージ到来を含むコマンド・フェーズ７０４と
いうＳＣＳＩ状態に進む。
【００４９】図６に示されているように、コマンド・フ
ェーズの終了時に、目標ＳＣＳＩデバイスがトランザク
ションを実行する準備をする間ＳＣＳＩバスを解放する
ため、Ｉ／Ｏトランザクションの目標であるＳＣＳＩデ
バイスはＳＣＳＩバスから切断する。その後、目標ＳＣ
ＳＩデバイスはＳＣＳＩバス制御のため再度仲裁を求
め、Ｉ／Ｏトランザクション７０６のデータ・フェーズ
を開始する。この時点で、ＳＣＳＩバス・アダプタは、
データ伝送を現在進めることができることを標示するFC
P_XFER_RDY信号フレーム・シーケンス７０８をイニシエ
ータへ送り返すことができる。読み取りＩ／Ｏトランザ
クションの場合、FCP_XFER_RDY信号フレーム・シーケン
スはオプションである。データ・フェーズが続くにつれ
て、目標ＳＣＳＩデバイスは論理装置からのデータの読
み取りおよびＳＣＳＩバスを経由する目標ＳＣＳＩバス
・アダプタへのそのデータの伝送を開始する。次に、目
標ＳＣＳＩバス・アダプタは、目標ＳＣＳＩデバイスか
ら受け取ったデータを、Ｉ／Ｏ読み取りトランザクショ
ンに対応する交換の第３のシーケンスを形成する多数の
ＦＣＰデータ・フレームにパッケージ化して、それらＦ
ＣＰデータ・フレームをＦＣ経由でイニシエータへ送り
返す。
ェーズの終了時に、目標ＳＣＳＩデバイスがトランザク
ションを実行する準備をする間ＳＣＳＩバスを解放する
ため、Ｉ／Ｏトランザクションの目標であるＳＣＳＩデ
バイスはＳＣＳＩバスから切断する。その後、目標ＳＣ
ＳＩデバイスはＳＣＳＩバス制御のため再度仲裁を求
め、Ｉ／Ｏトランザクション７０６のデータ・フェーズ
を開始する。この時点で、ＳＣＳＩバス・アダプタは、
データ伝送を現在進めることができることを標示するFC
P_XFER_RDY信号フレーム・シーケンス７０８をイニシエ
ータへ送り返すことができる。読み取りＩ／Ｏトランザ
クションの場合、FCP_XFER_RDY信号フレーム・シーケン
スはオプションである。データ・フェーズが続くにつれ
て、目標ＳＣＳＩデバイスは論理装置からのデータの読
み取りおよびＳＣＳＩバスを経由する目標ＳＣＳＩバス
・アダプタへのそのデータの伝送を開始する。次に、目
標ＳＣＳＩバス・アダプタは、目標ＳＣＳＩデバイスか
ら受け取ったデータを、Ｉ／Ｏ読み取りトランザクショ
ンに対応する交換の第３のシーケンスを形成する多数の
ＦＣＰデータ・フレームにパッケージ化して、それらＦ
ＣＰデータ・フレームをＦＣ経由でイニシエータへ送り
返す。
【００５０】すべてのデータが伝送され、目標ＳＣＳＩ
デバイスがＳＣＳＩバスの制御を放棄すると、目標ＳＣ
ＳＩデバイスは再びＳＣＳＩバスの制御のため仲裁を求
め、Ｉ／Ｏトランザクション７１４の状態フェーズを始
動する。このフェーズの中で、ＳＣＳＩバスは、図８に
示されているように、目標ＳＣＳＩデバイスから目標Ｓ
ＣＳＩバス・アダプタへＳＣＳＩ状態バイトを送るた
め、バス・フリー状態から調停、再選択、メッセージ到
来、状態、メッセージ到来およびバス・フリー状態へ移
行する。状態バイトを受け取り次第、目標ＳＣＳＩバス
・アダプタは、FCP_RSP単一フレーム・シーケンス７１
６に状態バイトをパッケージ化して、ＦＣを経由してFC
P_RSP単一フレーム・シーケンスをイニシエータへ送り
返す。これによって読み取りＩ／Ｏトランザクションは
完了する。
デバイスがＳＣＳＩバスの制御を放棄すると、目標ＳＣ
ＳＩデバイスは再びＳＣＳＩバスの制御のため仲裁を求
め、Ｉ／Ｏトランザクション７１４の状態フェーズを始
動する。このフェーズの中で、ＳＣＳＩバスは、図８に
示されているように、目標ＳＣＳＩデバイスから目標Ｓ
ＣＳＩバス・アダプタへＳＣＳＩ状態バイトを送るた
め、バス・フリー状態から調停、再選択、メッセージ到
来、状態、メッセージ到来およびバス・フリー状態へ移
行する。状態バイトを受け取り次第、目標ＳＣＳＩバス
・アダプタは、FCP_RSP単一フレーム・シーケンス７１
６に状態バイトをパッケージ化して、ＦＣを経由してFC
P_RSP単一フレーム・シーケンスをイニシエータへ送り
返す。これによって読み取りＩ／Ｏトランザクションは
完了する。
【００５１】多くのコンピュータ・システムにおいて
は、目標ＦＣホスト・アダプタと目標ＳＣＳＩバス・ア
ダプタの間にはＰＣＩバスのような付加的内部コンピュ
ータ・バスが存在する可能性がある。言い換えると、Ｆ
Ｃホスト・アダプタおよびＳＣＳＩアダプタは単一の目
標コンポーネントに一緒にパッケージ化されない可能性
がある。単純化のため、そのような付加的相互接続は図
９および図１０に示されていない。
は、目標ＦＣホスト・アダプタと目標ＳＣＳＩバス・ア
ダプタの間にはＰＣＩバスのような付加的内部コンピュ
ータ・バスが存在する可能性がある。言い換えると、Ｆ
Ｃホスト・アダプタおよびＳＣＳＩアダプタは単一の目
標コンポーネントに一緒にパッケージ化されない可能性
がある。単純化のため、そのような付加的相互接続は図
９および図１０に示されていない。
【００５２】図１０は、図９と同様の形態で、FCP_CMND
フレーム７１８によって示されている書き込みトランザ
クションの間のＦＣＰシーケンスとＳＣＳＩバス・フェ
ーズ／状態の間の対応関係を表している。図１０が図９
と相違している点は、書き込みトランザクションの間、
FCP_DATAフレーム７２２−７２５がイニシエータから目
標へＦＣ上で伝送され、目標からイニシエータ７２０へ
送られるFCP_XFER_RDY単一フレーム・シーケンス７２０
は読み取りＩ／Ｏトランザクションの場合のようにオプ
ションではなく必須であるといういう点である。図９の
場合と同様に、書き込みＩ／Ｏトランザクションは、目
標がイニシエータへFCP_RSP単一フレーム・シーケンス
７２６を返す場合を含む。
フレーム７１８によって示されている書き込みトランザ
クションの間のＦＣＰシーケンスとＳＣＳＩバス・フェ
ーズ／状態の間の対応関係を表している。図１０が図９
と相違している点は、書き込みトランザクションの間、
FCP_DATAフレーム７２２−７２５がイニシエータから目
標へＦＣ上で伝送され、目標からイニシエータ７２０へ
送られるFCP_XFER_RDY単一フレーム・シーケンス７２０
は読み取りＩ／Ｏトランザクションの場合のようにオプ
ションではなく必須であるといういう点である。図９の
場合と同様に、書き込みＩ／Ｏトランザクションは、目
標がイニシエータへFCP_RSP単一フレーム・シーケンス
７２６を返す場合を含む。
【００５３】仲裁ループ初期設定 上述のように、ＦＣフレーム・ヘッダは、ＦＣフレーム
のソースおよび行き先ファブリック・アドレスを指定す
るフィールドを含む。D_IDおよびS_IDは、特定のＦＣポ
ートに関する３部分ファブリック・アドレスを指定する
３バイト数量である。これらの３部分は、ＦＣノードの
範囲内におけるＦＣドメイン、ＦＣノード・アドレスお
よびＦＣポートの指定を含む。仲裁ループ・トポロジに
おいては、１２７の可能な活動ノードの各々が、ループ
初期設定の間、仲裁ループ物理アドレス("AL_PA")を取
得する。AL_PAは、ＦＣフレーム・ヘッダのD_IDおよびS
_IDの範囲内のＦＣポート指定に対応する１バイト数量
である。仲裁ループ・トポロジによって接続される活動
ノードは多くとも１２７であるので、仲裁ループの範囲
内の各ノードをユニークにアドレスするためには１バイ
トのAL_PPで十分である。
のソースおよび行き先ファブリック・アドレスを指定す
るフィールドを含む。D_IDおよびS_IDは、特定のＦＣポ
ートに関する３部分ファブリック・アドレスを指定する
３バイト数量である。これらの３部分は、ＦＣノードの
範囲内におけるＦＣドメイン、ＦＣノード・アドレスお
よびＦＣポートの指定を含む。仲裁ループ・トポロジに
おいては、１２７の可能な活動ノードの各々が、ループ
初期設定の間、仲裁ループ物理アドレス("AL_PA")を取
得する。AL_PAは、ＦＣフレーム・ヘッダのD_IDおよびS
_IDの範囲内のＦＣポート指定に対応する１バイト数量
である。仲裁ループ・トポロジによって接続される活動
ノードは多くとも１２７であるので、仲裁ループの範囲
内の各ノードをユニークにアドレスするためには１バイ
トのAL_PPで十分である。
【００５４】ループ初期設定プロセスは、様々な理由の
ため、仲裁ループ・トポロジに接続されるノードによっ
て始動される。それらの理由には、ノードの電力リセッ
トに続くループ初期設定、仲裁ループの最初のノードの
スタートアップ後の初期設定、すでに動作中の仲裁ルー
プへＦＣノードを引き続き含める動作、および種々のエ
ラー回復動作が含まれる。ＦＣ仲裁ループ初期設定は、
７つの独立したフェーズを含む。図１１は、ＦＣ仲裁ル
ープ初期設定の７つのフェーズを示している。図１２
は、図１１に示されるループ初期設定の７つのフェーズ
の各々の間にＦＣノードによって伝送される仲裁ループ
・トポロジにおけるＦＣフレームのデータ・ペイロード
を示す。ループ初期設定の異なるフェーズの各々におい
て使用されるＦＣフレームに関するデータ・ペイロード
は、図１２の欄９０２−９０４に示される３つの異なる
フィールドからなる。異なるデータ・ペイロード構造の
各々の範囲内の第１のフィールド９０２はLI_IDフィー
ルドである。LI_IDフィールドは、グループ初期設定の
７つのフェーズのうちの１つに対応する１つの６ビット
・コードを含む。図１２に示されている異なるデータ・
ペイロード・レイアウトの各々に対するLI_FLフィール
ド９０３は、ループ初期設定の最終の２つのフェーズが
特定のＦＣポートによってサポートされるか否かを指定
するフラグを含め、種々のフラグを含む。TLは、ループ
初期設定の７つのフェーズすべてをサポートする。最後
に、データ・ペイロード・レイアウト９０４の各々のデ
ータ・ペイロードのデータ部分は、ループ初期設定の７
つのフェーズの各々に固有の可変長のデータ・フィール
ドを含む。以下において、ループ初期設定の７つのフェ
ーズは図１１および図１２を参照して記述される。
ため、仲裁ループ・トポロジに接続されるノードによっ
て始動される。それらの理由には、ノードの電力リセッ
トに続くループ初期設定、仲裁ループの最初のノードの
スタートアップ後の初期設定、すでに動作中の仲裁ルー
プへＦＣノードを引き続き含める動作、および種々のエ
ラー回復動作が含まれる。ＦＣ仲裁ループ初期設定は、
７つの独立したフェーズを含む。図１１は、ＦＣ仲裁ル
ープ初期設定の７つのフェーズを示している。図１２
は、図１１に示されるループ初期設定の７つのフェーズ
の各々の間にＦＣノードによって伝送される仲裁ループ
・トポロジにおけるＦＣフレームのデータ・ペイロード
を示す。ループ初期設定の異なるフェーズの各々におい
て使用されるＦＣフレームに関するデータ・ペイロード
は、図１２の欄９０２−９０４に示される３つの異なる
フィールドからなる。異なるデータ・ペイロード構造の
各々の範囲内の第１のフィールド９０２はLI_IDフィー
ルドである。LI_IDフィールドは、グループ初期設定の
７つのフェーズのうちの１つに対応する１つの６ビット
・コードを含む。図１２に示されている異なるデータ・
ペイロード・レイアウトの各々に対するLI_FLフィール
ド９０３は、ループ初期設定の最終の２つのフェーズが
特定のＦＣポートによってサポートされるか否かを指定
するフラグを含め、種々のフラグを含む。TLは、ループ
初期設定の７つのフェーズすべてをサポートする。最後
に、データ・ペイロード・レイアウト９０４の各々のデ
ータ・ペイロードのデータ部分は、ループ初期設定の７
つのフェーズの各々に固有の可変長のデータ・フィール
ドを含む。以下において、ループ初期設定の７つのフェ
ーズは図１１および図１２を参照して記述される。
【００５５】"LISM"と呼ばれるループ初期設定８０２の
第１のフェーズにおいて、ループ初期設定マスタが選択
される。ループ初期設定のこの第１のフェーズは、ルー
プ初期設定プリミティブ("LIP")によるループの充満に
続く。すべての活動ノードは、伝送側ノードの８バイト
・ポート名を含むLISMＦＣ仲裁ループ初期設定フレーム
９０６を伝送する。ループ初期設定に参加する各ＦＣポ
ートは、LISMＦＣ仲裁ループ初期設定フレームの伝送を
続行し、受け取ったLISMＦＣ仲裁ループ初期設定フレー
ムを仲裁ループにおける後続のＦＣノードへの送信を続
行する。この動作は、ＦＣポートが一層低い(D_ID、S_I
Dおよび８バイト・ポート名からなる)結合ポート・アド
レスを持つ別のＦＣポートによって伝送されるＦＣフレ
ームを検出するか(この場合この別のＦＣポートがルー
プ設定マスタLIMとなる)、あるいは、ＦＣポートがその
ＦＣポートが元々伝送したＦＣ仲裁ループ初期設定フレ
ームを受け取る(この場合このＦＣポートがLIMとなる)
か、いずれかまで、続く。このようにして、一般的に
は、ＦＣ仲裁ループ初期設定プロセスに参加している最
も低い結合アドレスを持つノードがLIMとなる。定義に
従えば、FL_PORTは、最も低い結合アドレスを持つの
で、LIMになる。ループ初期設定フェーズの各々におい
て、ループ初期設定は、種々の異なる理由から失敗する
可能性があり、その場合ループ初期設定プロセス全体の
再開が必要とされる。
第１のフェーズにおいて、ループ初期設定マスタが選択
される。ループ初期設定のこの第１のフェーズは、ルー
プ初期設定プリミティブ("LIP")によるループの充満に
続く。すべての活動ノードは、伝送側ノードの８バイト
・ポート名を含むLISMＦＣ仲裁ループ初期設定フレーム
９０６を伝送する。ループ初期設定に参加する各ＦＣポ
ートは、LISMＦＣ仲裁ループ初期設定フレームの伝送を
続行し、受け取ったLISMＦＣ仲裁ループ初期設定フレー
ムを仲裁ループにおける後続のＦＣノードへの送信を続
行する。この動作は、ＦＣポートが一層低い(D_ID、S_I
Dおよび８バイト・ポート名からなる)結合ポート・アド
レスを持つ別のＦＣポートによって伝送されるＦＣフレ
ームを検出するか(この場合この別のＦＣポートがルー
プ設定マスタLIMとなる)、あるいは、ＦＣポートがその
ＦＣポートが元々伝送したＦＣ仲裁ループ初期設定フレ
ームを受け取る(この場合このＦＣポートがLIMとなる)
か、いずれかまで、続く。このようにして、一般的に
は、ＦＣ仲裁ループ初期設定プロセスに参加している最
も低い結合アドレスを持つノードがLIMとなる。定義に
従えば、FL_PORTは、最も低い結合アドレスを持つの
で、LIMになる。ループ初期設定フェーズの各々におい
て、ループ初期設定は、種々の異なる理由から失敗する
可能性があり、その場合ループ初期設定プロセス全体の
再開が必要とされる。
【００５６】一旦LIMが選択されると、ループ初期設定
はLIFAフェーズ８０４へ進み、そこで、AL_PAを割り当
てられたファブリックを持つノードがそのAL_PAの取得
を試みる。LIMは、図１２のデータ・ペイロード・レイ
アウト９０８に従ってフォーマットされたデータ・ペイ
ロードを持つＦＣ仲裁ループ初期設定フレームを伝送す
る。このデータ形式のデータ・フィールドは１６バイト
のAL_PAビットマップを含む。LIMがAL_PAを割り当てら
れたファブリックを持つとすれば、LIMは、AL_PAを割り
当てられたそのファブリックに対応するビットマップの
範囲内にビットをセットする。このＦＣフレームが各Ｆ
Ｃポートを経由して仲裁ループの範囲内を循環するの
で、そのノードがAL_PAを割り当てられたファブリック
を持てばそのことを標示するように各ノードはビットマ
ップにビットをセットする。ビットマップにおけるデー
タが仲裁ループにおける別のＦＣノードによって既にセ
ットされていれば、ＦＣノードは、３つの後続のグルー
プ初期設定フェーズのうちの１つの間にAL_PAを取得す
ることを試みなければならない。ファブリックに割り当
てられたAL_PAは、FL_Portを経由して仲裁ループに接続
されるＦＣノードによってAL_PAが指定されることを可
能にする手段を提供する。
はLIFAフェーズ８０４へ進み、そこで、AL_PAを割り当
てられたファブリックを持つノードがそのAL_PAの取得
を試みる。LIMは、図１２のデータ・ペイロード・レイ
アウト９０８に従ってフォーマットされたデータ・ペイ
ロードを持つＦＣ仲裁ループ初期設定フレームを伝送す
る。このデータ形式のデータ・フィールドは１６バイト
のAL_PAビットマップを含む。LIMがAL_PAを割り当てら
れたファブリックを持つとすれば、LIMは、AL_PAを割り
当てられたそのファブリックに対応するビットマップの
範囲内にビットをセットする。このＦＣフレームが各Ｆ
Ｃポートを経由して仲裁ループの範囲内を循環するの
で、そのノードがAL_PAを割り当てられたファブリック
を持てばそのことを標示するように各ノードはビットマ
ップにビットをセットする。ビットマップにおけるデー
タが仲裁ループにおける別のＦＣノードによって既にセ
ットされていれば、ＦＣノードは、３つの後続のグルー
プ初期設定フェーズのうちの１つの間にAL_PAを取得す
ることを試みなければならない。ファブリックに割り当
てられたAL_PAは、FL_Portを経由して仲裁ループに接続
されるＦＣノードによってAL_PAが指定されることを可
能にする手段を提供する。
【００５７】ＬＩＰＡループ初期設定フェーズ８０６に
おいて、ＬＩＭは、図１２のデータ形式９１０に従って
フォーマットされたデータ・ペイロードを含むＦＣフレ
ームを伝送する。データ・フィールドは、ループ初期設
定のＬＩＰＡフェーズの間に返されるAL_PAビットマッ
プを含む。ＬＩＰＡフェーズ９１０の間に、AL_PAをい
まだに取得していない仲裁ループにおけるＬＩＭおよび
他のＦＣノードは、ＦＣノードのメモリの範囲内に保存
された以前に取得されたAL_PAに対応するビットマップ
の範囲内のビットをセットしようと試みる。ＦＣノード
が、ＬＩＰＡＦＣフレームを受け取り、そのノードの以
前に取得されたAL_PAに対応するビットマップの範囲内
のビットがセットされていないことを検出すると、ＦＣ
ノードはそのビットをセットして、それによってそのAL
_PAを取得することができる。
おいて、ＬＩＭは、図１２のデータ形式９１０に従って
フォーマットされたデータ・ペイロードを含むＦＣフレ
ームを伝送する。データ・フィールドは、ループ初期設
定のＬＩＰＡフェーズの間に返されるAL_PAビットマッ
プを含む。ＬＩＰＡフェーズ９１０の間に、AL_PAをい
まだに取得していない仲裁ループにおけるＬＩＭおよび
他のＦＣノードは、ＦＣノードのメモリの範囲内に保存
された以前に取得されたAL_PAに対応するビットマップ
の範囲内のビットをセットしようと試みる。ＦＣノード
が、ＬＩＰＡＦＣフレームを受け取り、そのノードの以
前に取得されたAL_PAに対応するビットマップの範囲内
のビットがセットされていないことを検出すると、ＦＣ
ノードはそのビットをセットして、それによってそのAL
_PAを取得することができる。
【００５８】ループ初期設定の次の２つのフェーズのＬ
ＩＨＡ８０８およびＬＩＳＡ８１０は、上記ＬＩＰＡフ
ェーズ８０６と類似している。ＬＩＨＡフェーズ８０８
およびＬＩＳＡフェーズ８１０は共に、ＬＩＰＡフェー
ズ９１０およびＬＩＦＡフェーズ９０８に関するデータ
・レイアウトと同じデータ・レイアウト９１２および９
１４を含むＦＣフレームを利用する。ＬＩＨＡフェーズ
８０８およびＬＩＳＡフェーズ８１０の両フェーズにお
いて、前のフェーズからのビットマップがＬＩＭによっ
て再循環されるので、AL_PAをまだ取得していない仲裁
ループにおけるいかなるＦＣポートもポートのメモリに
含まれるハード的に割り当てられたAL_PAの取得を試み
るか、または最後のよりどころとして仲裁ループ・トポ
ロジの他のＦＣポートのいずれによってもまだ取得され
ていない恣意的またはソフト的AL_PAのいずれかを取得
することを試みる。ＦＣポートがＬＩＳＡフェーズ８１
０の完了時にAL_PAを取得することができないとすれ
ば、そのＦＣポートは仲裁ループに参加しないかもしれ
ない。FC-AL-2規格は、ループ初期設定プロセスの再開
を含め、非参加ノードが仲裁ループに加わることを試み
ることを可能にする種々の条項を含む。
ＩＨＡ８０８およびＬＩＳＡ８１０は、上記ＬＩＰＡフ
ェーズ８０６と類似している。ＬＩＨＡフェーズ８０８
およびＬＩＳＡフェーズ８１０は共に、ＬＩＰＡフェー
ズ９１０およびＬＩＦＡフェーズ９０８に関するデータ
・レイアウトと同じデータ・レイアウト９１２および９
１４を含むＦＣフレームを利用する。ＬＩＨＡフェーズ
８０８およびＬＩＳＡフェーズ８１０の両フェーズにお
いて、前のフェーズからのビットマップがＬＩＭによっ
て再循環されるので、AL_PAをまだ取得していない仲裁
ループにおけるいかなるＦＣポートもポートのメモリに
含まれるハード的に割り当てられたAL_PAの取得を試み
るか、または最後のよりどころとして仲裁ループ・トポ
ロジの他のＦＣポートのいずれによってもまだ取得され
ていない恣意的またはソフト的AL_PAのいずれかを取得
することを試みる。ＦＣポートがＬＩＳＡフェーズ８１
０の完了時にAL_PAを取得することができないとすれ
ば、そのＦＣポートは仲裁ループに参加しないかもしれ
ない。FC-AL-2規格は、ループ初期設定プロセスの再開
を含め、非参加ノードが仲裁ループに加わることを試み
ることを可能にする種々の条項を含む。
【００５９】ループ初期設定８１２のＬＩＰＲフェーズ
において、ＬＩＭは、図１２におけるデータ形式９１６
を持つデータ・ペイロードを含むＦＣフレームを伝送す
る。このデータ形式９１６のデータ・フィールド９１７
は１２８バイトのAL_PA位置マップを含む。ＬＩＭは、A
L_PAを取得したとすれば、取得したAL_PAをAL_PA位置マ
ップの範囲内で、データ・フィールド９１７のバイト0
におけるAL_PAカウント・バイトに続く最初のAL_PA位置
に書き込む。ＬＩＰＲＦＣ仲裁ループ初期設定フレーム
を受け取り再送信する連続ＦＣノードの各々は、ＦＣノ
ードのAL_PAをAL_PA位置マップの範囲内の連続する位置
に書き込む。
において、ＬＩＭは、図１２におけるデータ形式９１６
を持つデータ・ペイロードを含むＦＣフレームを伝送す
る。このデータ形式９１６のデータ・フィールド９１７
は１２８バイトのAL_PA位置マップを含む。ＬＩＭは、A
L_PAを取得したとすれば、取得したAL_PAをAL_PA位置マ
ップの範囲内で、データ・フィールド９１７のバイト0
におけるAL_PAカウント・バイトに続く最初のAL_PA位置
に書き込む。ＬＩＰＲＦＣ仲裁ループ初期設定フレーム
を受け取り再送信する連続ＦＣノードの各々は、ＦＣノ
ードのAL_PAをAL_PA位置マップの範囲内の連続する位置
に書き込む。
【００６０】最後のループ初期設定フェーズＬＩＬＰ８
１４において、AL_PA位置マップは各ＦＣポートを経由
して仲裁ループ技術で再循環されるので、ＦＣポート
は、完結したAL_PA位置マップを取得しメモリに保存す
ることができる。このAL_PA位置マップによって、仲裁
ループの範囲内の各ＦＣポートは、仲裁ループの範囲内
の他のＦＣポートに対するその位置を決定することがで
きる。
１４において、AL_PA位置マップは各ＦＣポートを経由
して仲裁ループ技術で再循環されるので、ＦＣポート
は、完結したAL_PA位置マップを取得しメモリに保存す
ることができる。このAL_PA位置マップによって、仲裁
ループの範囲内の各ＦＣポートは、仲裁ループの範囲内
の他のＦＣポートに対するその位置を決定することがで
きる。
【００６１】SCSI-3筐体サービス・コマンド 過去１０年の間に、コンピュータ周辺機器製造業者が単
一筐体の範囲内に多数の異なる周辺デバイスを含めるこ
とが益々一般的となった。そのような筐体の１つの例
は、ＲＡＩＤである。単一筐体の範囲内に多数の異なる
周辺デバイスをグループ化することによって、周辺装置
メーカは一定の製造効率を達成することができる。例え
ば、筐体の範囲内の周辺デバイスのすべては、１つまた
は複数の共通の電源、冷却装置および相互接続媒体を共
有することができる。そのような筐体は、個別の周辺デ
バイスによって与えられる資源よりも大きい資源の集合
的セットを提供することができる。加えて、個々の周辺
デバイスは、筐体の範囲内の他の周辺デバイスが動作を
続ける間に、筐体からスワップ・インおよびスワップ・
アウトすることが可能である。このようなプロセスはホ
ット・スワッピングとして知られている。また、経済的
で高可用性の資源を達成するため、記憶装置冗長性およ
びミラー機能に関してそのような筐体のバンクを使用す
ることが可能である。
一筐体の範囲内に多数の異なる周辺デバイスを含めるこ
とが益々一般的となった。そのような筐体の１つの例
は、ＲＡＩＤである。単一筐体の範囲内に多数の異なる
周辺デバイスをグループ化することによって、周辺装置
メーカは一定の製造効率を達成することができる。例え
ば、筐体の範囲内の周辺デバイスのすべては、１つまた
は複数の共通の電源、冷却装置および相互接続媒体を共
有することができる。そのような筐体は、個別の周辺デ
バイスによって与えられる資源よりも大きい資源の集合
的セットを提供することができる。加えて、個々の周辺
デバイスは、筐体の範囲内の他の周辺デバイスが動作を
続ける間に、筐体からスワップ・インおよびスワップ・
アウトすることが可能である。このようなプロセスはホ
ット・スワッピングとして知られている。また、経済的
で高可用性の資源を達成するため、記憶装置冗長性およ
びミラー機能に関してそのような筐体のバンクを使用す
ることが可能である。
【００６２】図１３は、単純な複数周辺デバイス筐体を
示す。筐体１００２は、電源１００４、冷却ファン１０
０６、４つのディスク・ドライブ１００８−１０１１を
含む。筐体の範囲内の回路ボード１０１４は、プロセッ
サ１０１６、内部バス１０１８、および、プロセッサ１
０１６、ディスク・ドライブ１００８−１０１１および
筐体１００２がそれを経由してホスト・コンピュータ
(図示されていない)に接続されることができるポート１
０２２を接続する接続媒体１０２０を含む。システムに
よっては、ホスト・コンピュータが、プロセッサ１０１
６の他にディスク・ドライブ１００８−１０１１に個別
にアドレスおよび対話するか、あたかも筐体が単一アド
レス基底を持つ１つの非常に大きいディスク・ドライブ
を表すかのように筐体１００２と対話するものもある。
プロセッサ１０１６は、一般的には、電源１００４およ
び冷却ファン１００６の状態と共に、筐体１００２の範
囲内の周辺デバイス１００８−１０１１の各々の状態を
監視するプロセスを実行する。プロセッサ１０１６は、
図１３における内部バス１０１８のような内部通信媒体
を経由して電源１００４および冷却ファン１００６と通
信する。
示す。筐体１００２は、電源１００４、冷却ファン１０
０６、４つのディスク・ドライブ１００８−１０１１を
含む。筐体の範囲内の回路ボード１０１４は、プロセッ
サ１０１６、内部バス１０１８、および、プロセッサ１
０１６、ディスク・ドライブ１００８−１０１１および
筐体１００２がそれを経由してホスト・コンピュータ
(図示されていない)に接続されることができるポート１
０２２を接続する接続媒体１０２０を含む。システムに
よっては、ホスト・コンピュータが、プロセッサ１０１
６の他にディスク・ドライブ１００８−１０１１に個別
にアドレスおよび対話するか、あたかも筐体が単一アド
レス基底を持つ１つの非常に大きいディスク・ドライブ
を表すかのように筐体１００２と対話するものもある。
プロセッサ１０１６は、一般的には、電源１００４およ
び冷却ファン１００６の状態と共に、筐体１００２の範
囲内の周辺デバイス１００８−１０１１の各々の状態を
監視するプロセスを実行する。プロセッサ１０１６は、
図１３における内部バス１０１８のような内部通信媒体
を経由して電源１００４および冷却ファン１００６と通
信する。
【００６３】電源１００４および冷却ファン１００６の
ような種々のコンポーネントによって筐体の範囲内で提
供される情報へのホスト・コンピュータのアクセスを実
現するため、また、筐体の範囲内の種々のコンポーネン
トを個別に制御する能力をホスト・コンピュータに与え
るため、ホスト・コンピュータと図１３の筐体１００２
のような筐体の範囲内で稼働する筐体サービス・プロセ
スの間の通信のための通信規格としてＳＣＳＩコマンド
・セットが定義されている。ＳＣＳＩ筐体サービス("SE
S"と略称される)コマンド・セットは、"American Natio
nal Standard for Information Technology Standards
Document NCITS 305-199X"に記述されている。ＳＥＳコ
マンド・セットは、現在X3T10 Committeeによって開発
中の参照規格において定義される予定である。
ような種々のコンポーネントによって筐体の範囲内で提
供される情報へのホスト・コンピュータのアクセスを実
現するため、また、筐体の範囲内の種々のコンポーネン
トを個別に制御する能力をホスト・コンピュータに与え
るため、ホスト・コンピュータと図１３の筐体１００２
のような筐体の範囲内で稼働する筐体サービス・プロセ
スの間の通信のための通信規格としてＳＣＳＩコマンド
・セットが定義されている。ＳＣＳＩ筐体サービス("SE
S"と略称される)コマンド・セットは、"American Natio
nal Standard for Information Technology Standards
Document NCITS 305-199X"に記述されている。ＳＥＳコ
マンド・セットは、現在X3T10 Committeeによって開発
中の参照規格において定義される予定である。
【００６４】図１４は、ＳＥＳコマンド・セットによっ
て表される基本通信パラダイムを示す。ホスト・コンピ
ュータ１１０２が、筐体１１０８の範囲内で稼働する筐
体サービス・プロセス１１０６にＳＥＳコマンド１１０
４を送る。筐体サービス・プロセスは例えば図１３にお
けるプロセッサ１０１６上で実行される。筐体サービス
・プロセス１１０６は、筐体１１０８の範囲内の種々の
コンポーネント１１１０−１１１３と交信し、次に、ホ
スト・コンピュータ１１０２によって筐体サービス・プ
ロセス１１０６に送られたＳＥＳコマンドに対する応答
１１１４を返す。
て表される基本通信パラダイムを示す。ホスト・コンピ
ュータ１１０２が、筐体１１０８の範囲内で稼働する筐
体サービス・プロセス１１０６にＳＥＳコマンド１１０
４を送る。筐体サービス・プロセスは例えば図１３にお
けるプロセッサ１０１６上で実行される。筐体サービス
・プロセス１１０６は、筐体１１０８の範囲内の種々の
コンポーネント１１１０−１１１３と交信し、次に、ホ
スト・コンピュータ１１０２によって筐体サービス・プ
ロセス１１０６に送られたＳＥＳコマンドに対する応答
１１１４を返す。
【００６５】ＳＥＳコマンドおよびＳＥＳコマンドへの
応答には多数の異なるタイプがある。そのような種々の
タイプの詳細については上記引用ANSI規格文書を参照す
ることができる。一般的には、ホスト・コンピュータ１
１０２と筐体サービス・プロセス１１０６の間の大量の
通信トラフィックは、２つの基本的コマンドを必要とす
る。それらは、(1)ホスト・コンピュータが筐体サービ
ス・プロセスに制御情報を伝送するために使用するSEND
DIAGNOSTICS(診断送信)コマンド、および、(2)ホスト
・コンピュータが、筐体の範囲内の種々のコンポーネン
トに関する状態情報を含む情報の送信を筐体サービス・
プロセスに求めるためのRECEIVE D IAGNOSTIC RESULTS
(診断結果受け取り)コマンドである。ホスト・コンピュ
ータは、筐体制御ページを介して筐体サービス・プロセ
スにSEND DIAGNOSTICSコマンドを伝送する。筐体制御ペ
ージのレイアウトは以下の表１に示されている。
応答には多数の異なるタイプがある。そのような種々の
タイプの詳細については上記引用ANSI規格文書を参照す
ることができる。一般的には、ホスト・コンピュータ１
１０２と筐体サービス・プロセス１１０６の間の大量の
通信トラフィックは、２つの基本的コマンドを必要とす
る。それらは、(1)ホスト・コンピュータが筐体サービ
ス・プロセスに制御情報を伝送するために使用するSEND
DIAGNOSTICS(診断送信)コマンド、および、(2)ホスト
・コンピュータが、筐体の範囲内の種々のコンポーネン
トに関する状態情報を含む情報の送信を筐体サービス・
プロセスに求めるためのRECEIVE D IAGNOSTIC RESULTS
(診断結果受け取り)コマンドである。ホスト・コンピュ
ータは、筐体制御ページを介して筐体サービス・プロセ
スにSEND DIAGNOSTICSコマンドを伝送する。筐体制御ペ
ージのレイアウトは以下の表１に示されている。
【００６６】
【表１】 筐体制御ページ ビット バイト 7 6 5 4 3 2 1 0 0 ページ・コード(02H) UN- 1 <--- 予約 ---> 情報 非CRIT CRIT RECOV (MSB) 2-3 <--- ページ長(N-3) ---> (LSB) 4-7 <--- 生成コード ---> 8-11 OVERALL CONTROL(第１エレメント・タイプ) 12-15 ELEMENT CONTROL(第１エレメント・タイプの第１エレメント) *** (4バイト) ELEMENT CONTROL(第１エレメント・タイプの最後のエレメント) (4バイト) OVERALL CONTROL(第２エレメント・タイプ) 12-15 ELEMENT CONTROL(第２エレメント・タイプの第１エレメント) *** (4バイト) ELEMENT CONTROL(第２エレメント・タイプの最後のエレメント) *** (n-3)-n ELEMENT CONTROL(最後のエレメント・タイプの最後のエレメント)
【００６７】筐体制御ページは、筐体の範囲内のコンポ
ーネントの各タイプに関するOVERALL CONTROL(全般的制
御)フィールド、および、筐体の範囲内の各個別コンポ
ーネントに関するELEMENNT CONTROL(エレメント制御)フ
ィールドを含む。特定タイプのコンポーネントすべてに
関するELEMENT CONTROLフィールドは、そのタイプのコ
ンポーネントに関するOVERALL CONTROLフィールドの後
に、グループとして集められる。これらの制御フィール
ドは、コンポーネントまたはエレメントのタイプに依存
する種々の形式を持つ。いくつかのタイプのデバイスに
関する筐体制御ページの制御フィールドに関する形式を
以下に記述する。ＳＥＳコマンド・セットによって現在
サポートされているエレメントのタイプが次の表２に示
されている。
ーネントの各タイプに関するOVERALL CONTROL(全般的制
御)フィールド、および、筐体の範囲内の各個別コンポ
ーネントに関するELEMENNT CONTROL(エレメント制御)フ
ィールドを含む。特定タイプのコンポーネントすべてに
関するELEMENT CONTROLフィールドは、そのタイプのコ
ンポーネントに関するOVERALL CONTROLフィールドの後
に、グループとして集められる。これらの制御フィール
ドは、コンポーネントまたはエレメントのタイプに依存
する種々の形式を持つ。いくつかのタイプのデバイスに
関する筐体制御ページの制御フィールドに関する形式を
以下に記述する。ＳＥＳコマンド・セットによって現在
サポートされているエレメントのタイプが次の表２に示
されている。
【００６８】
【表２】 タイプ タイプコード エレメント・タイプ コード エレメント・タイプ 00h 未定義 0Dh キーパッド入力装置 01h 装置 0Eh 予約 02h 電源 0Fh SCSIポート/トランシーバ 03h 冷却エレメント 10h 言語 04h 温度センサ 11h 通信ポート 05h ドア・ロック 12h 電圧センサ 06h 警報音 13h 電流センサ 07h 筐体サービスコントローラ 14h SCSI目標ポート 08h SCCコントローラ 15h SCSIイニシエータ・ポート 09h 不揮発性キャッシュ 16h 下位筐体 0Ah 予約 17-7Fh 予約 0Bh 割り込み不能電源 80-FFh メーカー使用コード 0Ch ディスプレイ
【００６９】ホスト・コンピュータが筐体サービス・プ
ロセスにRECEIVE DIAGNOSTIC RESULTSコマンドを発する
と、筐体サービス・プロセスは、筐体の範囲内のコンポ
ーネントまたはエレメントの各々から状態情報を収集し
て、収集した状態情報を含む筐体状態ページをホスト・
コンピュータに返す。筐体状態ページのレイアウトは次
の表３に示されている。
ロセスにRECEIVE DIAGNOSTIC RESULTSコマンドを発する
と、筐体サービス・プロセスは、筐体の範囲内のコンポ
ーネントまたはエレメントの各々から状態情報を収集し
て、収集した状態情報を含む筐体状態ページをホスト・
コンピュータに返す。筐体状態ページのレイアウトは次
の表３に示されている。
【００７０】
【表３】 筐体状態ページ ビット バイト 7 6 5 4 3 2 1 0 0 ページ・コード(02H) UN- 1 <--- 予約 ---> 情報 非CRIT CRIT RECOV (MSB) 2-3 <--- ページ長(N-3) ---> (LSB) 4-7 <--- 生成コード ---> 8-11 OVERALL STATUS(第１エレメント・タイプ) 12-15 ELEMENT STATUS(第１エレメント・タイプの第１エレメント) *** (4バイト) ELEMENT STATUS(第１エレメント・タイプの最後のエレメント) (4バイト) OVERALL STATUS(第２エレメント・タイプ) 12-15 ELEMENT STATUS(第２エレメント・タイプの第１エレメント) *** (4バイト) ELEMENT STATUS(第２エレメント・タイプの最後のエレメント) *** (n-3)-n ELEMENT STATUS(最後のエレメント・タイプの最後のエレメント)
【００７１】上述された筐体制御ページと同様に、特定
のコンポーネントまたはエレメントに関する筐体状態ペ
ージは、そのタイプのコンポーネントに関するOVERALL
CONTROLフィールドの後にグループとして集められ
る。このように、筐体状態ページは、筐体の範囲内の特
定タイプのエレメントの各々に関する個々のELEMENT S
TATUS(エレメント状態)フィールドが後に続く各タイプ
のエレメントに関するOVERALL STATUS(全般的状態)フィ
ールドを含む。状態フィールドの形式はエレメントのタ
イプによって変わる。いくつかのデバイスに関する状態
フィールド形式が後述される。筐体および筐体の範囲内
のすべてのコンポーネントまたはエレメントを記述する
構成ページを筐体サービス・プロセスから受け取ること
を求めるため、ホスト・コンピュータは、特別なページ
・コードを用いてRECEIVE DIAGONOSTIC RESULTSコマ
ンドを発することができる。次の表４は構成ページのレ
イアウトを示す。
のコンポーネントまたはエレメントに関する筐体状態ペ
ージは、そのタイプのコンポーネントに関するOVERALL
CONTROLフィールドの後にグループとして集められ
る。このように、筐体状態ページは、筐体の範囲内の特
定タイプのエレメントの各々に関する個々のELEMENT S
TATUS(エレメント状態)フィールドが後に続く各タイプ
のエレメントに関するOVERALL STATUS(全般的状態)フィ
ールドを含む。状態フィールドの形式はエレメントのタ
イプによって変わる。いくつかのデバイスに関する状態
フィールド形式が後述される。筐体および筐体の範囲内
のすべてのコンポーネントまたはエレメントを記述する
構成ページを筐体サービス・プロセスから受け取ること
を求めるため、ホスト・コンピュータは、特別なページ
・コードを用いてRECEIVE DIAGONOSTIC RESULTSコマ
ンドを発することができる。次の表４は構成ページのレ
イアウトを示す。
【００７２】
【表４】 構成ページ コンポーネント名 バイト フィールド名 筐体 8 予約 記述子 9 下部筐体識別子 ヘッダ 10 サポートされるエレメント・タイプ数 11 筐体識別子長(m) 筐体 12-19 筐体論理識別子 記述子 20-27 筐体メーカー識別子 28-43 製品標識 44-47 製品改訂レベル 48- メーカー固有情報 (11+m) タイプ (4バイト) タイプ記述子ヘッダ(第１エレメント・タイプ) 記述子 *** ヘッダ・ (4バイト) タイプ記述子ヘッダ(Ｔ番目エレメント・タイプ) リスト タイプ 可変 タイプ記述子テキスト(第１エレメント・タイプ) 記述子 *** テキスト -n タイプ記述子テキスト(Ｔ番目エレメント・タイプ)
【００７３】構成ページは、筐体に含まれるコンポーネ
ントまたはエレメントの各タイプに関する情報を含むタ
イプ記述子ヘッダ・リストと共に、全体として筐体を記
述する筐体記述子ヘッダおよび筐体記述子を含み、更
に、エレメント・タイプの各々に対応する記述子テキス
トを含むタイプ記述子テキスト・リストを含む。次の表
５および表６は、ファンのような冷却エレメントに関す
る筐体制御ページにおけるELEMENT CONTROLフィールド
の形式形式を示す。
ントまたはエレメントの各タイプに関する情報を含むタ
イプ記述子ヘッダ・リストと共に、全体として筐体を記
述する筐体記述子ヘッダおよび筐体記述子を含み、更
に、エレメント・タイプの各々に対応する記述子テキス
トを含むタイプ記述子テキスト・リストを含む。次の表
５および表６は、ファンのような冷却エレメントに関す
る筐体制御ページにおけるELEMENT CONTROLフィールド
の形式形式を示す。
【００７４】
【表５】 筐体制御ページに関する冷却エレメント ビット バイト 7 6 5 4 3 2 1 0 0 <--- 共通制御 ---> 1-2 <--- 予約 ---> 3 予約 RQST RQST 予約 <-- REQESTED SPEED CODE --> FAIL ON （所望の速度コード)
【００７５】
【表６】REQUESTED SPEED CODEの値速度コード 説明 000b 予約 001b 最低スピードファン 010b ２番目に遅い速度のファン 011b 速度３のファン 100b 速度４のファン 101b 速度５のファン 110b 中間速度のファン 111b 最高速度のファン
【００７６】ELEMENT CONTROLフィールドの範囲内のビ
ット・フィールドによって、ホスト・コンピュータが筐
体サービス・プロセスに対して特定の冷却エレメントに
関連する一定のアクションを指定することが可能とされ
る。例えば、REQT FAILビットをセットすることによっ
て、ホスト・コンピュータは、冷却エレメントの故障を
標示するため視覚インジケータをオンにすることを指定
する。RQST ONフィールドをセットすることによって、
ホスト・コンピュータは冷却エレメントがオンにされそ
の状態を維持することを要求する。REQUESTED SPEED CO
DE(所望の速度コード)フィールドは、冷却エレメントが
動作すべき特定の冷却ファン速度をホスト・コンピュー
タが指定することを可能にする。表６は、所望の速度コ
ード・フィールドに指定されることができる異なるファ
ン速度設定値を含む。次の表７および表８は、表３に示
された筐体状態ページの範囲内の冷却ELEMENT STATUSフ
ィールドのレイアウトを示している。
ット・フィールドによって、ホスト・コンピュータが筐
体サービス・プロセスに対して特定の冷却エレメントに
関連する一定のアクションを指定することが可能とされ
る。例えば、REQT FAILビットをセットすることによっ
て、ホスト・コンピュータは、冷却エレメントの故障を
標示するため視覚インジケータをオンにすることを指定
する。RQST ONフィールドをセットすることによって、
ホスト・コンピュータは冷却エレメントがオンにされそ
の状態を維持することを要求する。REQUESTED SPEED CO
DE(所望の速度コード)フィールドは、冷却エレメントが
動作すべき特定の冷却ファン速度をホスト・コンピュー
タが指定することを可能にする。表６は、所望の速度コ
ード・フィールドに指定されることができる異なるファ
ン速度設定値を含む。次の表７および表８は、表３に示
された筐体状態ページの範囲内の冷却ELEMENT STATUSフ
ィールドのレイアウトを示している。
【００７７】
【表７】 筐体状態ページに関する冷却エレメント ビット バイト 7 6 5 4 3 2 1 0 0 <--- 共通制御 ---> 1-2 <--- 予約 ---> 3 予約 FAIL RQSTED OFF 予約 <-- 実際速度コード--> ON
【００７８】
【表８】実際速度コード値速度コード 説明 000b 停止中ファン 001b 最低スピードファン 010b ２番目に遅い速度のファン 011b 速度３のファン 100b 速度４のファン 101b 速度５のファン 110b 中間速度のファン 111b 最高速度のファン
【００７９】表７に示されているELEMET STATUSフィー
ルドの範囲内の種々のビット・フィールドは、特定の冷
却エレメントまたはファンの状態をホスト・コンピュー
タに標示する。FAILビットがセットされていると、筐体
サービス・プロセスは、特定のファンに関する故障標識
がセットされたことを示している。RQSTED ONビットが
セットされていると、ファンが手動でオンとされたかま
たはSEND DIAGNOSTICSコマンドを介してオンにするよう
要求されたことを筐体サービス・プロセスはホスト・コ
ンピュータに標示する。OFFビットがセットされている
と、ファンが動作していないことを筐体サービス・プロ
セスがホスト・コンピュータに標示する。筐体サービス
・プロセスは、実際速度コード・フィールドを介してフ
ァンの動作の実際の速度をホスト・コンピュータに通知
することができる。実際速度コード値は上記表８に示さ
れている。
ルドの範囲内の種々のビット・フィールドは、特定の冷
却エレメントまたはファンの状態をホスト・コンピュー
タに標示する。FAILビットがセットされていると、筐体
サービス・プロセスは、特定のファンに関する故障標識
がセットされたことを示している。RQSTED ONビットが
セットされていると、ファンが手動でオンとされたかま
たはSEND DIAGNOSTICSコマンドを介してオンにするよう
要求されたことを筐体サービス・プロセスはホスト・コ
ンピュータに標示する。OFFビットがセットされている
と、ファンが動作していないことを筐体サービス・プロ
セスがホスト・コンピュータに標示する。筐体サービス
・プロセスは、実際速度コード・フィールドを介してフ
ァンの動作の実際の速度をホスト・コンピュータに通知
することができる。実際速度コード値は上記表８に示さ
れている。
【００８０】表１に示された筐体制御ページの範囲内の
電源に関するELEMENT CONTROLフィールドのレイアウト
は次の表９に示されている。表３に示された筐体状態ペ
ージに含まれる電源エレメントに関するELEMENT STATUS
フィールドのレイアウトは次の表１０に示されている。
電源に関するELEMENT CONTROLフィールドのレイアウト
は次の表９に示されている。表３に示された筐体状態ペ
ージに含まれる電源エレメントに関するELEMENT STATUS
フィールドのレイアウトは次の表１０に示されている。
【００８１】
【表９】 筐体制御ページに関する電源エレメント ビット バイト 7 6 5 4 3 2 1 0 0 <--- 共通制御 ---> 1-2 <--- 予約 ---> 3 予約 RQST RQST <--- 予約 ---> FAIL ON
【００８２】
【表１０】 筐体状態ページに関する電源エレメント ビット バイト 7 6 5 4 3 2 1 0 0 <--- 共通制御 ---> 1 <--- 予約 ---> 2 <--- 予約 ---> 過電圧 電圧不足 過電流 予約 3 予約 FAIL RQSTED OFF 温度 温度 バッテリ 交流 ON 超過 警告 不足 切断
【００８３】電源制御および状態フィールドにおけるフ
ィールドの多くは、表５および表７の冷却エレメント制
御および状態フィールドと同様であるので、これ以上の
説明は行わない。電源状態フィールドは、また、不足電
圧、過電圧、過電流、電源異常およびその他の温度条件
を標示するビット・フィールドを含む。
ィールドの多くは、表５および表７の冷却エレメント制
御および状態フィールドと同様であるので、これ以上の
説明は行わない。電源状態フィールドは、また、不足電
圧、過電圧、過電流、電源異常およびその他の温度条件
を標示するビット・フィールドを含む。
【００８４】ＳＥＳコマンド・セットおよびＳＥＳプロ
トコルは、ホスト・コンピュータと複数の周辺デバイス
を含む筐体の間の標準ＳＣＳＩ通信を指定する。ＳＥＳ
プロトコルは、ホスト・コンピュータが筐体の範囲内の
個々の周辺デバイスの動作を制御し、周辺デバイスの動
作の状態に関する情報を取得することを可能にする。
トコルは、ホスト・コンピュータと複数の周辺デバイス
を含む筐体の間の標準ＳＣＳＩ通信を指定する。ＳＥＳ
プロトコルは、ホスト・コンピュータが筐体の範囲内の
個々の周辺デバイスの動作を制御し、周辺デバイスの動
作の状態に関する情報を取得することを可能にする。
【００８５】複数ディスク筐体 ＦＣによって提供される高バンド幅および柔軟な接続性
は、ＳＥＳコマンド・セットおよびプロトコルをサポー
トするＦＣの能力と共に、複数周辺デバイスを含む筐体
とホスト・プロセッサを接続させ、筐体の範囲内で複数
の周辺デバイスを相互接続させる魅力的通信媒体にＦＣ
をさせた。以下に複数のディスク・ドライブを包含する
筐体について記述するが、筐体の範囲内で複数のディス
ク・ドライブを相互接続し、また、筐体とホスト・コン
ピュータを接続するための技術および手法はその他のタ
イプの周辺デバイスに関しても同様に適用することがで
きる。
は、ＳＥＳコマンド・セットおよびプロトコルをサポー
トするＦＣの能力と共に、複数周辺デバイスを含む筐体
とホスト・プロセッサを接続させ、筐体の範囲内で複数
の周辺デバイスを相互接続させる魅力的通信媒体にＦＣ
をさせた。以下に複数のディスク・ドライブを包含する
筐体について記述するが、筐体の範囲内で複数のディス
ク・ドライブを相互接続し、また、筐体とホスト・コン
ピュータを接続するための技術および手法はその他のタ
イプの周辺デバイスに関しても同様に適用することがで
きる。
【００８６】図１５は、現在使用可能な特定のＦＣ型複
数ディスク筐体の製造業者によって使用される設計のブ
ロック図である。図１５には、８つのディスク・ドライ
ブ１２０４−１２１１を内包する筐体１２０２が示され
ている。ディスク・ドライブは、背面配線板１２１２に
取り付けられ、それによって相互接続されている。複数
コンポーネント回路ボード１２１４が、また、背面配線
板１２１２に接続されている。２つのギガビット・イン
タフェース・コンバータ(略して"GBIC")１２１６および
１２１８が筐体１２０２への外部光ファイバ・ケーブル
接続を提供する。回路ボード１２１４は、プロセッサ１
２２０および内部ＦＣループ１２３０によって相互接続
される多数のポート・バイパス回路(略して"PBC")１２
２２−１２２９を含む。筐体サービス・プロセスはプロ
セッサ１２２０上で動作して、ホスト・コンピュータ
(図示されてない)が筐体の範囲内の(ファン、電源、温
度センサ等々のような)種々の付加的コンポーネントを
制御することを可能にする。
数ディスク筐体の製造業者によって使用される設計のブ
ロック図である。図１５には、８つのディスク・ドライ
ブ１２０４−１２１１を内包する筐体１２０２が示され
ている。ディスク・ドライブは、背面配線板１２１２に
取り付けられ、それによって相互接続されている。複数
コンポーネント回路ボード１２１４が、また、背面配線
板１２１２に接続されている。２つのギガビット・イン
タフェース・コンバータ(略して"GBIC")１２１６および
１２１８が筐体１２０２への外部光ファイバ・ケーブル
接続を提供する。回路ボード１２１４は、プロセッサ１
２２０および内部ＦＣループ１２３０によって相互接続
される多数のポート・バイパス回路(略して"PBC")１２
２２−１２２９を含む。筐体サービス・プロセスはプロ
セッサ１２２０上で動作して、ホスト・コンピュータ
(図示されてない)が筐体の範囲内の(ファン、電源、温
度センサ等々のような)種々の付加的コンポーネントを
制御することを可能にする。
【００８７】筐体の個々のディスク・ドライブ１２０４
−１２１１は、筐体の別のディスク・ドライブの動作の
間に取り替え、取り外し、または追加を実施することが
可能である。ホット・スワッピングは、図１５に示され
ている現在使用可能なシステムにおいてポート・バイパ
ス回路１２２２−１２２９によって可能とされている。
ある１つのディスクが存在して機能している時、ＦＣ信
号は、ＦＣループ１２３０から、ポート・バイパス回路
(例えばポート・バイパス回路１２２５)を経由して、デ
ィスク・ドライブ(例えばディスク・ドライブ１２０７)
へ送られる。あるディスク・ドライブが取り外されてい
る時、ポート・バイパス回路は、ＦＣ信号を次のポート
・バイパス回路に直接送るか、またはＦＣループ１２３
０に沿って他のコンポーネントへ送る。例えば、ディス
ク・ドライブ１２０７がホット・スワッピングによって
取り替えられるとすれば、ＦＣ信号は、ディスク・ドラ
イブ１２０６からポート・バイパス回路１２２４を経由
してポート・バイパス回路１２２５へ、そして、ポート
・バイパス回路１２２５からポート・バイパス回路１２
２６へ直接送られる。
−１２１１は、筐体の別のディスク・ドライブの動作の
間に取り替え、取り外し、または追加を実施することが
可能である。ホット・スワッピングは、図１５に示され
ている現在使用可能なシステムにおいてポート・バイパ
ス回路１２２２−１２２９によって可能とされている。
ある１つのディスクが存在して機能している時、ＦＣ信
号は、ＦＣループ１２３０から、ポート・バイパス回路
(例えばポート・バイパス回路１２２５)を経由して、デ
ィスク・ドライブ(例えばディスク・ドライブ１２０７)
へ送られる。あるディスク・ドライブが取り外されてい
る時、ポート・バイパス回路は、ＦＣ信号を次のポート
・バイパス回路に直接送るか、またはＦＣループ１２３
０に沿って他のコンポーネントへ送る。例えば、ディス
ク・ドライブ１２０７がホット・スワッピングによって
取り替えられるとすれば、ＦＣ信号は、ディスク・ドラ
イブ１２０６からポート・バイパス回路１２２４を経由
してポート・バイパス回路１２２５へ、そして、ポート
・バイパス回路１２２５からポート・バイパス回路１２
２６へ直接送られる。
【００８８】単一のＧＢＩＣ(例えばＧＢＩＣ１２１６)
は、光ファイバを介してホスト・コンピュータへの筐体
の接続を可能にする。第２のＧＢＩＣ(例えばＧＢＩＣ
１２１８)は、その筐体の別の筐体へのデージーチェー
ン方式の接続を可能にし、それによって、ファイバ・チ
ャンネル・ループ１２３０に別のグループのディスク・
ドライブが加えられることになる。第２のＧＢＩＣが存
在するがその第２のＧＢＩＣを通してデージーチェーン
方式で接続された筐体がない場合、ＦＣ信号を筐体を通
して折り返しさせ、最終的にはホスト・コンピュータへ
送り戻すため、一般的には、折り返しコネクタまたはタ
ーミネータが第２ＧＢＩＣに取り付けられる。
は、光ファイバを介してホスト・コンピュータへの筐体
の接続を可能にする。第２のＧＢＩＣ(例えばＧＢＩＣ
１２１８)は、その筐体の別の筐体へのデージーチェー
ン方式の接続を可能にし、それによって、ファイバ・チ
ャンネル・ループ１２３０に別のグループのディスク・
ドライブが加えられることになる。第２のＧＢＩＣが存
在するがその第２のＧＢＩＣを通してデージーチェーン
方式で接続された筐体がない場合、ＦＣ信号を筐体を通
して折り返しさせ、最終的にはホスト・コンピュータへ
送り戻すため、一般的には、折り返しコネクタまたはタ
ーミネータが第２ＧＢＩＣに取り付けられる。
【００８９】図１６の(Ａ)は、図１５におけるポート・
バイパス回路１２２２−１２２９のようなポート・バイ
パス回路の概要を示している。入力ＦＣ信号("IN")１３
０２が加算アンプ１３０４に送られ、微分的に符号化さ
れたＦＣ信号がＰＢＣ回路の範囲内で使用される線形信
号に変換される。同様に、加算アンプ１３０６−１３０
８は線形および微分信号を相互変換するため使用され
る。変換された入力信号１３１０は分割され、バッファ
付き出力("Pout")１３１２およびマルチプレクサ１３１
４へ送られる。第２のＦＣ信号("Pin")１３１６が加算
アンプ１３０７を通過して、マルチプレクサ１３１４へ
入力される。マルチプレクサ１３１４からのＦＣ出力信
号("OUT")１３１８はSEL制御入力線１３２０によって制
御される。SEL制御入力線がオンにされていると、マル
チプレクサ１３１４は、Pin入力１３１６を出力信号(OU
T)１３１８に渡す。EL制御入力線がオンにされていない
と、マルチプレクサ１３１４は、IN入力信号１３０２を
出力信号(OUT)１３１８に渡す。
バイパス回路１２２２−１２２９のようなポート・バイ
パス回路の概要を示している。入力ＦＣ信号("IN")１３
０２が加算アンプ１３０４に送られ、微分的に符号化さ
れたＦＣ信号がＰＢＣ回路の範囲内で使用される線形信
号に変換される。同様に、加算アンプ１３０６−１３０
８は線形および微分信号を相互変換するため使用され
る。変換された入力信号１３１０は分割され、バッファ
付き出力("Pout")１３１２およびマルチプレクサ１３１
４へ送られる。第２のＦＣ信号("Pin")１３１６が加算
アンプ１３０７を通過して、マルチプレクサ１３１４へ
入力される。マルチプレクサ１３１４からのＦＣ出力信
号("OUT")１３１８はSEL制御入力線１３２０によって制
御される。SEL制御入力線がオンにされていると、マル
チプレクサ１３１４は、Pin入力１３１６を出力信号(OU
T)１３１８に渡す。EL制御入力線がオンにされていない
と、マルチプレクサ１３１４は、IN入力信号１３０２を
出力信号(OUT)１３１８に渡す。
【００９０】図１６の(Ｂ)は、ポート・バイパス回路を
経由するファイバ・チャンネル・ループへのディスク・
ドライブの接続を示す。簡潔さのため、図１６の(Ａ)に
示されているコンポーネントと同じものであるポート・
バイパス回路のコンポーネントには、(Ａ)と同じラベル
を付け、それらコンポーネントの説明は省略する。ディ
スク・ドライブ１３２２は、ポート信号１３１２を介し
てファイバ・チャンネル・ループから入力信号IN１３０
２を受け取る。ディスク・ドライブがSEL制御信号１３
２０をオンにする時、ディスク・ドライブは、マルチプ
レクサ１３１４によって出力信号OUT１３１８に渡され
る信号Pin１３１６を提供する。出力信号OUTはＦＣルー
プを経由してＦＣ信号の方向の次のＦＣポートに伝送さ
れる。SEL制御信号１３２０がオフにされる時、ディス
ク・ドライブ１３２２はバイパスされ、入力信号IN１３
０２が、出力信号１３１８として、ＦＣ信号方向の次の
ＦＣポートに渡される。ディスク・ドライブ１３２２
は、筐体に安全に装着され、背面配線板に接続され、Ｆ
Ｃループと機能的に相互動作する準備ができている時に
SEL制御信号をオンにする。
経由するファイバ・チャンネル・ループへのディスク・
ドライブの接続を示す。簡潔さのため、図１６の(Ａ)に
示されているコンポーネントと同じものであるポート・
バイパス回路のコンポーネントには、(Ａ)と同じラベル
を付け、それらコンポーネントの説明は省略する。ディ
スク・ドライブ１３２２は、ポート信号１３１２を介し
てファイバ・チャンネル・ループから入力信号IN１３０
２を受け取る。ディスク・ドライブがSEL制御信号１３
２０をオンにする時、ディスク・ドライブは、マルチプ
レクサ１３１４によって出力信号OUT１３１８に渡され
る信号Pin１３１６を提供する。出力信号OUTはＦＣルー
プを経由してＦＣ信号の方向の次のＦＣポートに伝送さ
れる。SEL制御信号１３２０がオフにされる時、ディス
ク・ドライブ１３２２はバイパスされ、入力信号IN１３
０２が、出力信号１３１８として、ＦＣ信号方向の次の
ＦＣポートに渡される。ディスク・ドライブ１３２２
は、筐体に安全に装着され、背面配線板に接続され、Ｆ
Ｃループと機能的に相互動作する準備ができている時に
SEL制御信号をオンにする。
【００９１】ディスク・ドライブ１３２２が装着されて
いないまたは機能的にＦＣループと相互動作できる状態
にない時、SEL制御線１３２０はオフにされ、ＦＣ信号
はディスク・ドライブをバイパスする。ディスク・ドラ
イブがオンライン筐体との間でホットスワップされてい
る時、機能中のディスク・ドライブを相互接続させるＦ
Ｃループは、上述のような再初期設定を実行しなければ
ならないが、発生する割込みは比較的わずかであり、割
り込まれたいかなるデータ伝送も回復される。しかしな
がら、ＦＣループの動作を劣化または停止させ、本質的
に受動的ＰＢＣによって検出およびバイパスされること
ができないようなディスク・ドライブの異なる可能な故
障モードが存在する。例えば、ディスク・ドライブは擬
似信号を間欠的に伝送するか、さもなければ、要求され
たデータを伝送した後にＦＣループの制御の生成に失敗
する可能性がある。このように、受動的ＰＢＣは、ディ
スク・ドライブのホット・スワッピングを可能にするけ
れども、高可用性システムに必要な高レベルのコンポー
ネント誤動作検出および回復を提供しない。
いないまたは機能的にＦＣループと相互動作できる状態
にない時、SEL制御線１３２０はオフにされ、ＦＣ信号
はディスク・ドライブをバイパスする。ディスク・ドラ
イブがオンライン筐体との間でホットスワップされてい
る時、機能中のディスク・ドライブを相互接続させるＦ
Ｃループは、上述のような再初期設定を実行しなければ
ならないが、発生する割込みは比較的わずかであり、割
り込まれたいかなるデータ伝送も回復される。しかしな
がら、ＦＣループの動作を劣化または停止させ、本質的
に受動的ＰＢＣによって検出およびバイパスされること
ができないようなディスク・ドライブの異なる可能な故
障モードが存在する。例えば、ディスク・ドライブは擬
似信号を間欠的に伝送するか、さもなければ、要求され
たデータを伝送した後にＦＣループの制御の生成に失敗
する可能性がある。このように、受動的ＰＢＣは、ディ
スク・ドライブのホット・スワッピングを可能にするけ
れども、高可用性システムに必要な高レベルのコンポー
ネント誤動作検出および回復を提供しない。
【００９２】本発明 本発明の方法およびシステムは、信頼性の増加、フォル
ト・トレランスの増大、可用性の増加を提供する新しい
タイプの複数周辺デバイス筐体に関するものである。前
述の場合と同様に、この新しい複数周辺デバイス筐体は
複数ディスク筐体の観点から記述されるが、本発明の技
術および方法は、一般的に、種々のタイプの周辺デバイ
スの異なる組み合わせを内包する筐体に適用することが
できる。本発明の方法およびシステムは、筐体の範囲内
の種々の周辺デバイスの間のみならずホスト・コンピュ
ータと筐体の間のＦＣ相互接続に基づく筐体に関して以
下に記述される。しかしながら、ＦＣに代えて、他のタ
イプの通信媒体を利用することもできる。また、ＳＥＳ
コマンド・セットおよびプロトコルがホスト・コンピュ
ータにコンポーネント・レべル制御を提供する場合の複
数ディスク筐体に関して本発明の方法およびシステムが
記述されるが、このコンポーネント・レべル制御は他の
タイプのプロトコルおよびコマンド・セットによって提
供されることもできる。
ト・トレランスの増大、可用性の増加を提供する新しい
タイプの複数周辺デバイス筐体に関するものである。前
述の場合と同様に、この新しい複数周辺デバイス筐体は
複数ディスク筐体の観点から記述されるが、本発明の技
術および方法は、一般的に、種々のタイプの周辺デバイ
スの異なる組み合わせを内包する筐体に適用することが
できる。本発明の方法およびシステムは、筐体の範囲内
の種々の周辺デバイスの間のみならずホスト・コンピュ
ータと筐体の間のＦＣ相互接続に基づく筐体に関して以
下に記述される。しかしながら、ＦＣに代えて、他のタ
イプの通信媒体を利用することもできる。また、ＳＥＳ
コマンド・セットおよびプロトコルがホスト・コンピュ
ータにコンポーネント・レべル制御を提供する場合の複
数ディスク筐体に関して本発明の方法およびシステムが
記述されるが、このコンポーネント・レべル制御は他の
タイプのプロトコルおよびコマンド・セットによって提
供されることもできる。
【００９３】図１７は、本発明に関連した技術を組み入
れた高可用性筐体を示す。以下の記述において、高可用
性筐体を、その英語表現の"highly available enclosur
e"の頭文字をとって"HAE"と略称する場合がある。図１
７に示される高可用性筐体は、８つのディスク・ドライ
ブ１４０２−１４０９を含む。ディスク・ドライブ１４
０２−１４０９は背面配線板１４１２に接続される。背
面配線板は、ディスク・ドライブをＨＡＥにおける他の
コンポーネントと接続すると共に、ディスク・ドライブ
と独立して、ＨＡＥにおける一定の他のコンポーネント
を相互接続する。背面配線板１４１２は受動的である。
すなわち、それは演算エレメントのような能動的コンポ
ーネントを含まず、従ってＨＡＥの範囲内での故障ポイ
ントになる可能性はきわめて少ない。２つのリンク制御
カード("LCC")１４１４および１４１６が背面配線板に
接続される。２つのＬＣＣは本質的に同一である。上部
ＬＣＣ１４１４に含まれるコンポーネントだけを以下記
述するので、図ではそれらにだけ符号がつけられてい
る。
れた高可用性筐体を示す。以下の記述において、高可用
性筐体を、その英語表現の"highly available enclosur
e"の頭文字をとって"HAE"と略称する場合がある。図１
７に示される高可用性筐体は、８つのディスク・ドライ
ブ１４０２−１４０９を含む。ディスク・ドライブ１４
０２−１４０９は背面配線板１４１２に接続される。背
面配線板は、ディスク・ドライブをＨＡＥにおける他の
コンポーネントと接続すると共に、ディスク・ドライブ
と独立して、ＨＡＥにおける一定の他のコンポーネント
を相互接続する。背面配線板１４１２は受動的である。
すなわち、それは演算エレメントのような能動的コンポ
ーネントを含まず、従ってＨＡＥの範囲内での故障ポイ
ントになる可能性はきわめて少ない。２つのリンク制御
カード("LCC")１４１４および１４１６が背面配線板に
接続される。２つのＬＣＣは本質的に同一である。上部
ＬＣＣ１４１４に含まれるコンポーネントだけを以下記
述するので、図ではそれらにだけ符号がつけられてい
る。
【００９４】ＬＣＣは、２つのＧＢＩＣ１４１８および
１４２０、多数のポート・バイパス回路１４２２−１４
２４およびいくつかのポート・バイパス回路チップ１４
２６および１４２８を含む。ポート・バイパス回路チッ
プの各々は４つの独立したポート・バイパス回路を含
む。ポート・バイパス回路１４２２、１４２３を接続す
る線分１４３０のような図１７において太線で表されて
いるＦＣループおよびポート・バイパス回路バス１４３
２の両方によって、ポート・バイパス回路およびポート
・バイパス回路チップは相互接続される。図１７に示さ
れているように、ポート・バイパス回路は、ポート・バ
イパス回路１４２２および１４２３の間の接続のような
ＦＣループのみならずポート・バイパス回路バスによっ
ても相互接続されている。
１４２０、多数のポート・バイパス回路１４２２−１４
２４およびいくつかのポート・バイパス回路チップ１４
２６および１４２８を含む。ポート・バイパス回路チッ
プの各々は４つの独立したポート・バイパス回路を含
む。ポート・バイパス回路１４２２、１４２３を接続す
る線分１４３０のような図１７において太線で表されて
いるＦＣループおよびポート・バイパス回路バス１４３
２の両方によって、ポート・バイパス回路およびポート
・バイパス回路チップは相互接続される。図１７に示さ
れているように、ポート・バイパス回路は、ポート・バ
イパス回路１４２２および１４２３の間の接続のような
ＦＣループのみならずポート・バイパス回路バスによっ
ても相互接続されている。
【００９５】図１７において、バイパス回路チップ１４
２６、１４２８は、８つのディスク・ドライブ１４０２
−１４０９への線１４３４のような単一線によって集合
的に表されているPout、PinおよびSEL制御線信号をファ
ンアウトする。各ポート・バイパス回路チップは、４つ
のディスク・ドライブに対するＦＣループ・アクセスを
制御する。ＬＣＣは筐体サービス・プロセスおよび他の
制御プログラムを実行するプロセッサ１４３６を含む。
このプロセッサ１４３６は、３つの異なる内部バスへの
ポートと共にＦＣポートを実施する回路を含む。１つの
好ましい実施形態において、内部バス１４３８のうちの
１つであるＩ2Ｃバスが、ＰＢＣコントローラ・チップ
１４４０および１４４２および(温度検出器および電力
監視器１４４４および１４４６のような)他のコンポー
ネントにプロセッサ１４３６を接続する。１つのＬＣＣ
のプロセッサ１４４６は、背面配線板１４１２を通過す
る２つの別々の内部バス１４５０および１４５２によっ
て別のＬＣＣ１４４８上のプロセッサと接続される。
２６、１４２８は、８つのディスク・ドライブ１４０２
−１４０９への線１４３４のような単一線によって集合
的に表されているPout、PinおよびSEL制御線信号をファ
ンアウトする。各ポート・バイパス回路チップは、４つ
のディスク・ドライブに対するＦＣループ・アクセスを
制御する。ＬＣＣは筐体サービス・プロセスおよび他の
制御プログラムを実行するプロセッサ１４３６を含む。
このプロセッサ１４３６は、３つの異なる内部バスへの
ポートと共にＦＣポートを実施する回路を含む。１つの
好ましい実施形態において、内部バス１４３８のうちの
１つであるＩ2Ｃバスが、ＰＢＣコントローラ・チップ
１４４０および１４４２および(温度検出器および電力
監視器１４４４および１４４６のような)他のコンポー
ネントにプロセッサ１４３６を接続する。１つのＬＣＣ
のプロセッサ１４４６は、背面配線板１４１２を通過す
る２つの別々の内部バス１４５０および１４５２によっ
て別のＬＣＣ１４４８上のプロセッサと接続される。
【００９６】ＨＡＥは高度に冗長である。ディスク・ド
ライブ１４０２−１４０９は、２つのＬＣＣカード１４
１４および１４１６上で部分的に実施される２つの別々
のＦＣループによって相互接続される。従って、１つの
ＦＣループが故障したとしても、ホスト・コンピュータ
(図示されてない)は、他のＦＣループを経由してその筐
体のディスク・ドライブに対するデータのアクセスおよ
び交換をなおも行うことができる。同様に、２つのプロ
セッサ１４３６および１４４８を相互接続する１つの内
部バスが故障しても、２つのプロセッサはもう１つの内
部バスを経由して通信することができる。図１４には図
示されていないが、ＨＡＥは、二重の電源およびその他
の冗長コンポーネントを含む。２つのプロセッサの各々
が２つの冗長コンポーネントの１つ(例えば１つの電源)
を制御することによって、故障したプロセッサが両方の
電源を遮断してＨＡＥを使用不可能にしないことが保証
される。
ライブ１４０２−１４０９は、２つのＬＣＣカード１４
１４および１４１６上で部分的に実施される２つの別々
のＦＣループによって相互接続される。従って、１つの
ＦＣループが故障したとしても、ホスト・コンピュータ
(図示されてない)は、他のＦＣループを経由してその筐
体のディスク・ドライブに対するデータのアクセスおよ
び交換をなおも行うことができる。同様に、２つのプロ
セッサ１４３６および１４４８を相互接続する１つの内
部バスが故障しても、２つのプロセッサはもう１つの内
部バスを経由して通信することができる。図１４には図
示されていないが、ＨＡＥは、二重の電源およびその他
の冗長コンポーネントを含む。２つのプロセッサの各々
が２つの冗長コンポーネントの１つ(例えば１つの電源)
を制御することによって、故障したプロセッサが両方の
電源を遮断してＨＡＥを使用不可能にしないことが保証
される。
【００９７】ポート・バイパス回路が、上述の既存の筐
体の場合と同様に、ディスク・ドライブのホット・スワ
ッピングを可能にする。しかしながら、ポート・バイパ
ス回路自体がポート・バイパス回路コントローラ１４４
０および１４４２によって制御されるので、更に一層高
いレベルのコンポーネント制御が達成される。例えば、
プロセッサ１４３６上で稼働するソフトウェア・ルーチ
ンが、故障ディスク・ドライブを識別および分離し、特
定ディスク・ドライブを強制的にバイパスするようにポ
ート・バイパス回路コントローラに信号を送ることがで
きる。冗長な環境監視機構が、両方のプロセッサのＨＡ
Ｅの範囲内の条件の用心深いフォルト・トレラント監視
機能を可能にする。いかなる特定のセンサまたは相互接
続内部バスの故障もＨＡＥ全体の故障を生み出さない。
体の場合と同様に、ディスク・ドライブのホット・スワ
ッピングを可能にする。しかしながら、ポート・バイパ
ス回路自体がポート・バイパス回路コントローラ１４４
０および１４４２によって制御されるので、更に一層高
いレベルのコンポーネント制御が達成される。例えば、
プロセッサ１４３６上で稼働するソフトウェア・ルーチ
ンが、故障ディスク・ドライブを識別および分離し、特
定ディスク・ドライブを強制的にバイパスするようにポ
ート・バイパス回路コントローラに信号を送ることがで
きる。冗長な環境監視機構が、両方のプロセッサのＨＡ
Ｅの範囲内の条件の用心深いフォルト・トレラント監視
機能を可能にする。いかなる特定のセンサまたは相互接
続内部バスの故障もＨＡＥ全体の故障を生み出さない。
【００９８】図１８の(Ａ)は、ポート・バイパス回路制
御チップによるポート・バイパス回路の制御を示す。図
１８の(Ａ)に示されている回路は、上述の図１６の(Ｂ)
に示された回路に類似している。しかしながら、この回
路において、"SD"という符号の制御信号線１５０２はマ
ルチプレクサ１５０４の出力を直接制御しない。その代
わりに、SD制御信号線１５０２はＰＢＣ制御回路１５０
６へ入力される。ＰＢＣ制御回路は、マイクロプロセッ
サによって実施されるか、あるいは状態マシン論理機構
に基づいて実施される。ＰＢＣ制御回路１５０６は、強
制的バイパス制御回路線("FB")を出力する。線"FB"は、
上記図１６の(Ｂ)の場合と同様に、入力信号IN１５０８
が出力信号OUT１５１０にそのまま渡されるか、あるい
は、あるいはその代わりにPin信号１５１２がマルチプ
レクサ１５０４によって出力信号OUT１５１０へ渡され
るかを決定する。ＰＢＣ制御回路１５０６は、また、シ
リアル・バス１５１０経由でマイクロプロセッサ１５０
８と、あるいは、その他のタイプの通信メディアと、デ
ータを交換することができる。マイクロプロセッサ１５
０８は、ディスク・ドライブ１５１４をバイパスするた
めＰＢＣ制御回路１５０６がＦＣ制御信号１５０３をオ
ンにしなければならないことをＰＢＣ制御回路１５０６
に指示することができる。このようにして、図１８(Ａ)
に示される回路において、信号線SD１５０２を経由して
ディスク１５１４によってはたらかされる制御の他にい
くつかの付加的レベルの制御が利用できることとなる。
ＰＢＣ制御回路１５０６は、内部的規則セットに従って
ディスク１５１４を強制的にバイパスすることが可能で
あり、マイクロプロセッサ１５０８の範囲内で稼働する
プログラムによって、ＰＣＢ制御回路１５０６に伝送さ
れるデータを介してディスク１５１４が強制的にバイパ
スされることが可能とされる。これらの付加的レベルの
制御は、環境監視機構およびそのような他のセンサの信
号によって通知されるディスク誤動作または臨界イベン
トの検出の後の個々のディスク・ドライブのマイクロプ
セッサに制御されたバイパスを可能にする。
御チップによるポート・バイパス回路の制御を示す。図
１８の(Ａ)に示されている回路は、上述の図１６の(Ｂ)
に示された回路に類似している。しかしながら、この回
路において、"SD"という符号の制御信号線１５０２はマ
ルチプレクサ１５０４の出力を直接制御しない。その代
わりに、SD制御信号線１５０２はＰＢＣ制御回路１５０
６へ入力される。ＰＢＣ制御回路は、マイクロプロセッ
サによって実施されるか、あるいは状態マシン論理機構
に基づいて実施される。ＰＢＣ制御回路１５０６は、強
制的バイパス制御回路線("FB")を出力する。線"FB"は、
上記図１６の(Ｂ)の場合と同様に、入力信号IN１５０８
が出力信号OUT１５１０にそのまま渡されるか、あるい
は、あるいはその代わりにPin信号１５１２がマルチプ
レクサ１５０４によって出力信号OUT１５１０へ渡され
るかを決定する。ＰＢＣ制御回路１５０６は、また、シ
リアル・バス１５１０経由でマイクロプロセッサ１５０
８と、あるいは、その他のタイプの通信メディアと、デ
ータを交換することができる。マイクロプロセッサ１５
０８は、ディスク・ドライブ１５１４をバイパスするた
めＰＢＣ制御回路１５０６がＦＣ制御信号１５０３をオ
ンにしなければならないことをＰＢＣ制御回路１５０６
に指示することができる。このようにして、図１８(Ａ)
に示される回路において、信号線SD１５０２を経由して
ディスク１５１４によってはたらかされる制御の他にい
くつかの付加的レベルの制御が利用できることとなる。
ＰＢＣ制御回路１５０６は、内部的規則セットに従って
ディスク１５１４を強制的にバイパスすることが可能で
あり、マイクロプロセッサ１５０８の範囲内で稼働する
プログラムによって、ＰＣＢ制御回路１５０６に伝送さ
れるデータを介してディスク１５１４が強制的にバイパ
スされることが可能とされる。これらの付加的レベルの
制御は、環境監視機構およびそのような他のセンサの信
号によって通知されるディスク誤動作または臨界イベン
トの検出の後の個々のディスク・ドライブのマイクロプ
セッサに制御されたバイパスを可能にする。
【００９９】図１８の(Ｂ)はハードウェアで実施される
ＰＢＣ制御回路の例を示す。Ｄフリップフロップ１５１
６は強制的バイパス信号("FB")１５１８を出力する。Ｄ
フリップフロップは、ストローブ入力信号１５２０を受
け取り次第状態を変更する。Ｄフリップフロップは、SD
制御信号線１５２２から入力を、マイクロプロセッサか
ら書き込みデータ１５２４を受け取る。SD制御線が状態
を変更する時、あるいは、マイクロプロセッサ書き込み
動作が存在する時必ずストローブ信号が生成される。SD
入力１５１２に対する変更、あるいは、マイクロプロセ
ッサから入力される書き込みデータ１５２４に対する変
更のいずれかに基づいて、Ｄフリップフロップはセット
またはクリアされる。強制的バイパス信号("FB")は、SD
制御信号１５２２を追跡するが、マイクロプロセッサ制
御に優先される場合がある。このようにして、図１８の
(Ｂ)の制御回路が、ＰＣＢ制御回路１５０６として図１
８の(Ａ)に含まれると、マイクロプロセッサがバイパス
すべきディスク自体に従うのではなく、強制的にディス
クをバイパスすることを決めるケースを除いて、図１８
の(Ａ)の回路は、図１６の(Ａ)の回路と同様に機能する
ことができる。
ＰＢＣ制御回路の例を示す。Ｄフリップフロップ１５１
６は強制的バイパス信号("FB")１５１８を出力する。Ｄ
フリップフロップは、ストローブ入力信号１５２０を受
け取り次第状態を変更する。Ｄフリップフロップは、SD
制御信号線１５２２から入力を、マイクロプロセッサか
ら書き込みデータ１５２４を受け取る。SD制御線が状態
を変更する時、あるいは、マイクロプロセッサ書き込み
動作が存在する時必ずストローブ信号が生成される。SD
入力１５１２に対する変更、あるいは、マイクロプロセ
ッサから入力される書き込みデータ１５２４に対する変
更のいずれかに基づいて、Ｄフリップフロップはセット
またはクリアされる。強制的バイパス信号("FB")は、SD
制御信号１５２２を追跡するが、マイクロプロセッサ制
御に優先される場合がある。このようにして、図１８の
(Ｂ)の制御回路が、ＰＣＢ制御回路１５０６として図１
８の(Ａ)に含まれると、マイクロプロセッサがバイパス
すべきディスク自体に従うのではなく、強制的にディス
クをバイパスすることを決めるケースを除いて、図１８
の(Ａ)の回路は、図１６の(Ａ)の回路と同様に機能する
ことができる。
【０１００】また、図１８(Ａ)の強化されたＰＢＣC制
御回路をＨＡＥにおいて使用して、種々の入れ替え動作
を実行することができる。例えば、図１７におけるＰＢ
Ｃ回路１４２２および１４２３は、それぞれＧＢＩＣ１
４１８および１４２０をバイパスするようにＰＢＣコン
トローラ１４４０および１４４２によって制御されるこ
とができる。図１９は、１つのＧＢＩＣをバイパスする
ために入れ替動作の実施が役立つことを示している。図
１９の(Ａ)において、２つのＨＡＥ１６０２および１６
０４が単一のＦＣループ１６０６を通してデージーチェ
ーン方式で接続されている。ホスト・コンピュータ(図
示されてない)から延伸してくるＦＣ光ファイバが、第
１のＧＢＩＣ１６０８を通して第１のＨＡＥ１６０２に
接続する。ＦＣループは、ＧＢＩＣ１６１０において第
１のＨＡＥを出て、ＧＢＩＣ１６１２において第２のＨ
ＡＥ１６０４に入る。ＦＣループは、最後に、ＧＢＩＣ
１６１４において第２のＨＡＥ１６０４を出て、戻りの
経路を通ってホスト・コンピュータに戻る。ＦＣ回路
は、外部ループバック・フード１６１６を使用してＧＢ
ＩＣ１６１４から折り返される。
御回路をＨＡＥにおいて使用して、種々の入れ替え動作
を実行することができる。例えば、図１７におけるＰＢ
Ｃ回路１４２２および１４２３は、それぞれＧＢＩＣ１
４１８および１４２０をバイパスするようにＰＢＣコン
トローラ１４４０および１４４２によって制御されるこ
とができる。図１９は、１つのＧＢＩＣをバイパスする
ために入れ替動作の実施が役立つことを示している。図
１９の(Ａ)において、２つのＨＡＥ１６０２および１６
０４が単一のＦＣループ１６０６を通してデージーチェ
ーン方式で接続されている。ホスト・コンピュータ(図
示されてない)から延伸してくるＦＣ光ファイバが、第
１のＧＢＩＣ１６０８を通して第１のＨＡＥ１６０２に
接続する。ＦＣループは、ＧＢＩＣ１６１０において第
１のＨＡＥを出て、ＧＢＩＣ１６１２において第２のＨ
ＡＥ１６０４に入る。ＦＣループは、最後に、ＧＢＩＣ
１６１４において第２のＨＡＥ１６０４を出て、戻りの
経路を通ってホスト・コンピュータに戻る。ＦＣ回路
は、外部ループバック・フード１６１６を使用してＧＢ
ＩＣ１６１４から折り返される。
【０１０１】図１９(Ａ)に例示されている単純な形式の
デージーチェーン方式には問題がある。第２のＨＡＥ１
６０４の範囲内の一定の誤動作が第１のＨＡＥ１６０２
を含むＦＣループ全体を停止させる可能性がある。すな
わち、図１９(Ａ)の方式に従ってデージーチェーン方式
で接続されている場合、ＨＡＥは、容易に分離およびバ
イパスすることができない。また、外部ループバック・
フード１６１６は、システム全体にコストを加える付加
的コンポーネントであり、設置における問題を派生さ
せ、また単一ポイント故障の別の１つの発生源となる。
デージーチェーン方式には問題がある。第２のＨＡＥ１
６０４の範囲内の一定の誤動作が第１のＨＡＥ１６０２
を含むＦＣループ全体を停止させる可能性がある。すな
わち、図１９(Ａ)の方式に従ってデージーチェーン方式
で接続されている場合、ＨＡＥは、容易に分離およびバ
イパスすることができない。また、外部ループバック・
フード１６１６は、システム全体にコストを加える付加
的コンポーネントであり、設置における問題を派生さ
せ、また単一ポイント故障の別の１つの発生源となる。
【０１０２】図１９(Ａ)のデージーチェーン方式の接続
に関連する上記の欠陥は、ＰＢＣ制御論理回路によって
制御される分路動作を使用して克服することができる。
図１９の(Ｂ)は、図１９の(Ａ)に示されたＨＡＥを示し
ているが、図１６の(Ａ)において外部ループバック・フ
ード１６１６によって提供された機能性がここでは１つ
のＰＢＣによって実施されている。図１６の(Ｂ)におい
て、ＨＡＥ１６２０の右端のＧＢＩＣ１６１８はＰＢＣ
１６２２によって制御される。ＰＢＣ自体は、マイクロ
プロセッサ(図示されていない)によって制御されるＰＢ
Ｃコントローラ１６２４によって制御される。
に関連する上記の欠陥は、ＰＢＣ制御論理回路によって
制御される分路動作を使用して克服することができる。
図１９の(Ｂ)は、図１９の(Ａ)に示されたＨＡＥを示し
ているが、図１６の(Ａ)において外部ループバック・フ
ード１６１６によって提供された機能性がここでは１つ
のＰＢＣによって実施されている。図１６の(Ｂ)におい
て、ＨＡＥ１６２０の右端のＧＢＩＣ１６１８はＰＢＣ
１６２２によって制御される。ＰＢＣ自体は、マイクロ
プロセッサ(図示されていない)によって制御されるＰＢ
Ｃコントローラ１６２４によって制御される。
【０１０３】戻りＦＣ信号１６２６は、変換の後、制御
信号線１６２８としてＰＢＣコントローラ１６２４へフ
ィードバックされる。ＧＢＩＣ１６１８が別のＨＡＥに
接続される光ファイバ・ケーブルに接続されている場
合、ＦＣ戻り信号１６２６に応じて、制御信号線１６２
８がオンにされ、ＰＢＣコントローラ１６２４は、当該
ＨＡＥ内部での信号送付および外部の付加ＨＡＥへの信
号送付を行うようにＰＢＣ１６２２を制御する。しかし
ながら、ＨＡＥがＧＢＩＣ１６１８および光ファイバ・
ケーブルを経由して他のＨＡＥに接続されていない場
合、制御信号線１６２８はオフとされ、ＰＢＣコントロ
ーラ１６２４はＧＢＩＣ１６１８をバイパスするように
ＰＢＣ１６２２を制御し、この結果、ＦＣ信号は戻り経
路を経由してホスト・コンピュータへ折り返される。こ
のメカニズムは、外部ループバック・フード１６１６の
必要性を排除し、デージーチェーン方式で接続される筐
体の自動検出機能を提供する。更に、ある１つの筐体が
誤動作するＨＡＥ１６２０の下流側にあれば、ホスト・
コンピュータ(図示されていない)は、そのＨＡＥ(やは
り図示されてない)の範囲内のマイクロプロセッサと交
信して、ＰＢＣコントローラ１６２４がＰＢＣ１６２２
を介してＧＢＩＣ１６１８を強制的にバイパスするよう
に指示し、それによって、下流筐体はそのＦＣループか
ら取り外される。このようにして、欠陥筐体は、ＧＢＩ
Ｃのマイクロプロセッサ制御の分路動作によって、分離
および除去されることができる。
信号線１６２８としてＰＢＣコントローラ１６２４へフ
ィードバックされる。ＧＢＩＣ１６１８が別のＨＡＥに
接続される光ファイバ・ケーブルに接続されている場
合、ＦＣ戻り信号１６２６に応じて、制御信号線１６２
８がオンにされ、ＰＢＣコントローラ１６２４は、当該
ＨＡＥ内部での信号送付および外部の付加ＨＡＥへの信
号送付を行うようにＰＢＣ１６２２を制御する。しかし
ながら、ＨＡＥがＧＢＩＣ１６１８および光ファイバ・
ケーブルを経由して他のＨＡＥに接続されていない場
合、制御信号線１６２８はオフとされ、ＰＢＣコントロ
ーラ１６２４はＧＢＩＣ１６１８をバイパスするように
ＰＢＣ１６２２を制御し、この結果、ＦＣ信号は戻り経
路を経由してホスト・コンピュータへ折り返される。こ
のメカニズムは、外部ループバック・フード１６１６の
必要性を排除し、デージーチェーン方式で接続される筐
体の自動検出機能を提供する。更に、ある１つの筐体が
誤動作するＨＡＥ１６２０の下流側にあれば、ホスト・
コンピュータ(図示されていない)は、そのＨＡＥ(やは
り図示されてない)の範囲内のマイクロプロセッサと交
信して、ＰＢＣコントローラ１６２４がＰＢＣ１６２２
を介してＧＢＩＣ１６１８を強制的にバイパスするよう
に指示し、それによって、下流筐体はそのＦＣループか
ら取り外される。このようにして、欠陥筐体は、ＧＢＩ
Ｃのマイクロプロセッサ制御の分路動作によって、分離
および除去されることができる。
【０１０４】以上本発明を１つの特定の実施形態の観点
から記述したが、上記記述は本発明をそのような実施形
態に限定するように意図されていない。本発明の理念を
逸脱することなく上記実施形態の修正が可能である点は
当業者に明らかであろう。例えば、上記実施形態で使わ
れるＦＣ通信媒体とは異なる筐体内または筐体間通信媒
体を使用する複数周辺デバイス筐体において本発明を実
施することは可能である。また、別の例を挙げれば、多
数の異なるタイプのコントローラ、マイクロプロセッサ
およびポート・バイパス回路を任意の多数の異なる構成
で使用することによって、本発明の３段階ポート・バイ
パス回路制御戦略を実現することができる。コントロー
ラ、マイクロプロセッサ、通信バスおよびファームウェ
ア／ソフトウェア・ルーチンにおける冗長性を更に付加
することによって、本発明の方法に従って設計される複
数周辺デバイス筐体の信頼性を更に向上させることがで
きる。
から記述したが、上記記述は本発明をそのような実施形
態に限定するように意図されていない。本発明の理念を
逸脱することなく上記実施形態の修正が可能である点は
当業者に明らかであろう。例えば、上記実施形態で使わ
れるＦＣ通信媒体とは異なる筐体内または筐体間通信媒
体を使用する複数周辺デバイス筐体において本発明を実
施することは可能である。また、別の例を挙げれば、多
数の異なるタイプのコントローラ、マイクロプロセッサ
およびポート・バイパス回路を任意の多数の異なる構成
で使用することによって、本発明の３段階ポート・バイ
パス回路制御戦略を実現することができる。コントロー
ラ、マイクロプロセッサ、通信バスおよびファームウェ
ア／ソフトウェア・ルーチンにおける冗長性を更に付加
することによって、本発明の方法に従って設計される複
数周辺デバイス筐体の信頼性を更に向上させることがで
きる。
【０１０５】上記記述は、本発明の完全な理解を提供す
るため、説明の目的から特定の用語を使用したが、本発
明を実施するために特定の詳細は必要とされないことは
当業者に明らかであろう。更に別の例を挙げれば、本題
の発明から関心が不必要にそれることを避けるため、既
知の回路およびデバイスはブロック図形式で示されてい
る。このように、本発明の特定の実施形態の上記記述
は、例示および説明の目的のため提示されているもの
で、本発明を前述された形態に制限またはそれ以外を除
外するように意図されていない。種々の修正およびバリ
エーションは明らかに可能である。本発明の原理および
その現実的応用を最も良く説明し、それによって当業者
が本発明および特定の用途に適するように種々の修正を
加えた上で実施形態を最も良く活用することができるよ
うに、上記実施形態が選択され記述された。
るため、説明の目的から特定の用語を使用したが、本発
明を実施するために特定の詳細は必要とされないことは
当業者に明らかであろう。更に別の例を挙げれば、本題
の発明から関心が不必要にそれることを避けるため、既
知の回路およびデバイスはブロック図形式で示されてい
る。このように、本発明の特定の実施形態の上記記述
は、例示および説明の目的のため提示されているもの
で、本発明を前述された形態に制限またはそれ以外を除
外するように意図されていない。種々の修正およびバリ
エーションは明らかに可能である。本発明の原理および
その現実的応用を最も良く説明し、それによって当業者
が本発明および特定の用途に適するように種々の修正を
加えた上で実施形態を最も良く活用することができるよ
うに、上記実施形態が選択され記述された。
【０１０６】本発明には、例として次のような実施様態
が含まれる。 (1)デバイスによる通信媒体へのアクセスを制御する、
外部から制御可能なバイパス回路であって、該バイパス
回路が、上記通信媒体からのIN入力と、上記通信媒体へ
のOUT出力と、上記デバイスへの上記IN入力のPout出力
と、上記デバイスからのPin入力と、上記デバイスから
の制御信号線SD出力と、多重化コンポーネントと、を備
え、該多重化コンポーネントが、上記IN入力、上記Pin
入力およびFB制御信号を受け取って、上記FB制御信号が
第１の状態にある時上記Pin入力を上記OUT出力に出力
し、上記FB制御信号が第２の状態にある時上記IN入力を
上記OUT出力に出力する、バイパス回路。 (2)上記デバイスが導入されていて通信媒体とデータを
交換する準備ができている時、該デバイスが上記制御信
号線SDを第１の状態にセットし、上記デバイスが導入さ
れてなく通信媒体とデータを交換する準備ができていな
い時、該デバイスが上記制御信号線SDを第２の状態にセ
ットする、前記(1)に記載のバイパス回路。
が含まれる。 (1)デバイスによる通信媒体へのアクセスを制御する、
外部から制御可能なバイパス回路であって、該バイパス
回路が、上記通信媒体からのIN入力と、上記通信媒体へ
のOUT出力と、上記デバイスへの上記IN入力のPout出力
と、上記デバイスからのPin入力と、上記デバイスから
の制御信号線SD出力と、多重化コンポーネントと、を備
え、該多重化コンポーネントが、上記IN入力、上記Pin
入力およびFB制御信号を受け取って、上記FB制御信号が
第１の状態にある時上記Pin入力を上記OUT出力に出力
し、上記FB制御信号が第２の状態にある時上記IN入力を
上記OUT出力に出力する、バイパス回路。 (2)上記デバイスが導入されていて通信媒体とデータを
交換する準備ができている時、該デバイスが上記制御信
号線SDを第１の状態にセットし、上記デバイスが導入さ
れてなく通信媒体とデータを交換する準備ができていな
い時、該デバイスが上記制御信号線SDを第２の状態にセ
ットする、前記(1)に記載のバイパス回路。
【０１０７】(3)バイパス回路コントローラが、上記デ
バイスからのSD制御信号線を受け取ってそれを多重化コ
ンポーネントに出力する、前記(1)に記載のバイパス回
路。 (4)上記バイパス回路コントローラがプロセッサと読み
取り／書き込みデータを交換する、前記(3)に記載のバ
イパス回路。 (5)上記バイパス回路コントローラがマイクロプロセッ
サに基づくものである、前記(4)に記載のバイパス回
路。 (6)上記バイパス回路コントローラが状態マシンとして
実施される、前記(4)に記載のバイパス回路。 (7)上記バイパス回路コントローラが、上記SD制御信号
線の状態およびバイパス回路コントローラに組み込まれ
た論理および規則に基づいて通信媒体へのデバイスのア
クセスを制御する、前記(4)に記載のバイパス回路。 (8)上記バイパス回路コントローラが、上記SD制御信号
線の状態およびプロセッサから受け取るデータに基づい
て通信媒体へのデバイスのアクセスを制御する、前記
(4)に記載のバイパス回路。
バイスからのSD制御信号線を受け取ってそれを多重化コ
ンポーネントに出力する、前記(1)に記載のバイパス回
路。 (4)上記バイパス回路コントローラがプロセッサと読み
取り／書き込みデータを交換する、前記(3)に記載のバ
イパス回路。 (5)上記バイパス回路コントローラがマイクロプロセッ
サに基づくものである、前記(4)に記載のバイパス回
路。 (6)上記バイパス回路コントローラが状態マシンとして
実施される、前記(4)に記載のバイパス回路。 (7)上記バイパス回路コントローラが、上記SD制御信号
線の状態およびバイパス回路コントローラに組み込まれ
た論理および規則に基づいて通信媒体へのデバイスのア
クセスを制御する、前記(4)に記載のバイパス回路。 (8)上記バイパス回路コントローラが、上記SD制御信号
線の状態およびプロセッサから受け取るデータに基づい
て通信媒体へのデバイスのアクセスを制御する、前記
(4)に記載のバイパス回路。
【０１０８】(9)複数デバイス筐体内部の接続分路であ
って、該接続分路が、該複数デバイス筐体の内部の内部
通信媒体を外部通信媒体と接続する複数デバイス筐体間
通信媒体コネクタと、上記複数デバイス筐体間通信媒体
コネクタによる上記外部通信媒体へのアクセスを制御す
る、外部から制御可能なバイパス回路と、上記複数デバ
イス筐体間通信媒体コネクタを介して上記外部から制御
可能なバイパス回路を制御するコントローラ内部に配置
される制御論理機構と、を備え、該制御論理機構が、該
筐体をホスト・コンピュータおよび多数の他の複数デバ
イス筐体に接続するため上記内部通信媒体を上記外部通
信媒体に接続し、該筐体を上記ホスト・コンピュータお
よび上記多数の他の複数デバイス筐体から分離するため
上記内部通信媒体を上記外部通信媒体から切断する、接
続分路。
って、該接続分路が、該複数デバイス筐体の内部の内部
通信媒体を外部通信媒体と接続する複数デバイス筐体間
通信媒体コネクタと、上記複数デバイス筐体間通信媒体
コネクタによる上記外部通信媒体へのアクセスを制御す
る、外部から制御可能なバイパス回路と、上記複数デバ
イス筐体間通信媒体コネクタを介して上記外部から制御
可能なバイパス回路を制御するコントローラ内部に配置
される制御論理機構と、を備え、該制御論理機構が、該
筐体をホスト・コンピュータおよび多数の他の複数デバ
イス筐体に接続するため上記内部通信媒体を上記外部通
信媒体に接続し、該筐体を上記ホスト・コンピュータお
よび上記多数の他の複数デバイス筐体から分離するため
上記内部通信媒体を上記外部通信媒体から切断する、接
続分路。
【０１０９】(10)内部および外部通信媒体の両方がファ
イバ・チャンネル仲裁ループの一部であり、該接続分路
が、拡張複数デバイス筐体間通信媒体コネクタからファ
イバ・チャンネル仲裁ループの下流側部分へのアクセス
を制御し、上記コントローラが下流複数デバイス筐体か
ら信号を検出する時、上記コントローラは当該複数デバ
イス筐体をファイバ・チャンネル仲裁ループの下流部分
に接続するように該接続分路に指示し、上記コントロー
ラが下流複数デバイス筐体から信号をなにも検出しない
時、上記コントローラは当該複数デバイス筐体をファイ
バ・チャンネル仲裁ループの下流部分から切断するよう
に該接続分路に指示する、前記(9)に記載の接続分路。
イバ・チャンネル仲裁ループの一部であり、該接続分路
が、拡張複数デバイス筐体間通信媒体コネクタからファ
イバ・チャンネル仲裁ループの下流側部分へのアクセス
を制御し、上記コントローラが下流複数デバイス筐体か
ら信号を検出する時、上記コントローラは当該複数デバ
イス筐体をファイバ・チャンネル仲裁ループの下流部分
に接続するように該接続分路に指示し、上記コントロー
ラが下流複数デバイス筐体から信号をなにも検出しない
時、上記コントローラは当該複数デバイス筐体をファイ
バ・チャンネル仲裁ループの下流部分から切断するよう
に該接続分路に指示する、前記(9)に記載の接続分路。
【０１１０】(11)内部および外部通信媒体の両方がファ
イバ・チャンネル仲裁ループの一部であり、該接続分路
が主複数デバイス筐体間通信媒体コネクタからファイバ
・チャンネル仲裁ループの上流側部分へのアクセスを制
御し、上記コントローラがファイバ・チャンネル仲裁ル
ープの上流部分に接続されるホスト・コンピュータおよ
びその他のデバイスに当該複数デバイス筐体が接続され
るべきであると決定する時、上記コントローラは当該複
数デバイス筐体をファイバ・チャンネル仲裁ループの上
流部分に接続するように該接続分路に指示し、上記コン
トローラがファイバ・チャンネル仲裁ループの上流部分
に接続されるホスト・コンピュータおよびその他のデバ
イスから当該複数デバイス筐体が切断されるべきである
と決定する時、上記コントローラは当該複数デバイス筐
体をファイバ・チャンネル仲裁ループの上流部分から切
断するように該接続分路に指示する、前記(9)に記載の
接続分路。 (12)外部から制御可能なバイパス回路を制御する上記コ
ントローラがマイクロプロセッサに基づくものである、
前記(9)に記載の接続分路。 (13)外部から制御可能なバイパス回路を制御する上記コ
ントローラが状態マシンとして実施される、前記(9)に
記載の接続分路。 (14)上記コントローラそれ自体はプロセッサから受け取
られるデータによって制御される、前記(9)に記載の接
続分路。
イバ・チャンネル仲裁ループの一部であり、該接続分路
が主複数デバイス筐体間通信媒体コネクタからファイバ
・チャンネル仲裁ループの上流側部分へのアクセスを制
御し、上記コントローラがファイバ・チャンネル仲裁ル
ープの上流部分に接続されるホスト・コンピュータおよ
びその他のデバイスに当該複数デバイス筐体が接続され
るべきであると決定する時、上記コントローラは当該複
数デバイス筐体をファイバ・チャンネル仲裁ループの上
流部分に接続するように該接続分路に指示し、上記コン
トローラがファイバ・チャンネル仲裁ループの上流部分
に接続されるホスト・コンピュータおよびその他のデバ
イスから当該複数デバイス筐体が切断されるべきである
と決定する時、上記コントローラは当該複数デバイス筐
体をファイバ・チャンネル仲裁ループの上流部分から切
断するように該接続分路に指示する、前記(9)に記載の
接続分路。 (12)外部から制御可能なバイパス回路を制御する上記コ
ントローラがマイクロプロセッサに基づくものである、
前記(9)に記載の接続分路。 (13)外部から制御可能なバイパス回路を制御する上記コ
ントローラが状態マシンとして実施される、前記(9)に
記載の接続分路。 (14)上記コントローラそれ自体はプロセッサから受け取
られるデータによって制御される、前記(9)に記載の接
続分路。
【０１１１】(15)複数周辺デバイス筐体内部のデータ交
換コンポーネントの通信媒体へのアクセスを制御する方
法であって、上記通信媒体からの入力を上記データ交換
コンポーネントへ接続するステップと、上記通信媒体か
らの入力を多重化コンポーネントへ接続するステップ
と、上記多重化コンポーネントからの出力を上記通信媒
体へ接続するステップと、上記データ交換コンポーネン
トからの出力を上記多重化コンポーネントへ接続するス
テップと、ＦＢ制御信号線を経由してコントローラを上
記多重化コンポーネントに接続して、上記多重化コンポ
ーネントから上記通信媒体への出力を選択するステップ
と、を含む方法。 (16)上記データ交換エレメントが周辺デバイスであり、
上記通信媒体は上記複数周辺デバイス筐体の内部通信媒
体で、上記複数周辺デバイス筐体の内部の周辺デバイス
を相互接続し、上記コントローラが上記周辺デバイスか
ら制御信号線経由で制御信号を受け取り、上記コントロ
ーラが上記周辺デバイスを上記内部通信媒体に接続する
ため上記ＦＢ制御信号線の状態を第１の状態にセット
し、上記周辺デバイスを上記内部通信媒体から切断する
ため上記ＦＢ制御信号線の状態を第２の状態にセットす
る、前記(15)に記載の方法。
換コンポーネントの通信媒体へのアクセスを制御する方
法であって、上記通信媒体からの入力を上記データ交換
コンポーネントへ接続するステップと、上記通信媒体か
らの入力を多重化コンポーネントへ接続するステップ
と、上記多重化コンポーネントからの出力を上記通信媒
体へ接続するステップと、上記データ交換コンポーネン
トからの出力を上記多重化コンポーネントへ接続するス
テップと、ＦＢ制御信号線を経由してコントローラを上
記多重化コンポーネントに接続して、上記多重化コンポ
ーネントから上記通信媒体への出力を選択するステップ
と、を含む方法。 (16)上記データ交換エレメントが周辺デバイスであり、
上記通信媒体は上記複数周辺デバイス筐体の内部通信媒
体で、上記複数周辺デバイス筐体の内部の周辺デバイス
を相互接続し、上記コントローラが上記周辺デバイスか
ら制御信号線経由で制御信号を受け取り、上記コントロ
ーラが上記周辺デバイスを上記内部通信媒体に接続する
ため上記ＦＢ制御信号線の状態を第１の状態にセット
し、上記周辺デバイスを上記内部通信媒体から切断する
ため上記ＦＢ制御信号線の状態を第２の状態にセットす
る、前記(15)に記載の方法。
【０１１２】(17)上記データ交換エレメントが複数周辺
デバイス筐体間コネクタであり、上記通信媒体は上記複
数周辺デバイス筐体の外部通信媒体で、上記複数周辺デ
バイス筐体を外部デバイスに接続し、上記コントローラ
が上記複数周辺デバイス筐体を上記外部通信媒体に接続
するため上記ＦＢ制御信号線の状態を第１の状態にセッ
トし、上記複数周辺デバイス筐体を上記外部通信媒体か
ら切断するため上記ＦＢ制御信号線の状態を第２の状態
にセットする、前記(15)に記載の方法。 (18)上記複数周辺デバイス筐体間コネクタが複数周辺デ
バイス筐体をホスト・コンピュータに接続する、前記(1
7)に記載の方法。 (19)上記複数周辺デバイス筐体間コネクタが複数周辺デ
バイス筐体を別の複数周辺デバイス筐体に接続する、前
記(17)に記載の方法。 (20)上記通信媒体がファイバ・チャンネル仲裁ループで
ある、前記(15)に記載の方法。
デバイス筐体間コネクタであり、上記通信媒体は上記複
数周辺デバイス筐体の外部通信媒体で、上記複数周辺デ
バイス筐体を外部デバイスに接続し、上記コントローラ
が上記複数周辺デバイス筐体を上記外部通信媒体に接続
するため上記ＦＢ制御信号線の状態を第１の状態にセッ
トし、上記複数周辺デバイス筐体を上記外部通信媒体か
ら切断するため上記ＦＢ制御信号線の状態を第２の状態
にセットする、前記(15)に記載の方法。 (18)上記複数周辺デバイス筐体間コネクタが複数周辺デ
バイス筐体をホスト・コンピュータに接続する、前記(1
7)に記載の方法。 (19)上記複数周辺デバイス筐体間コネクタが複数周辺デ
バイス筐体を別の複数周辺デバイス筐体に接続する、前
記(17)に記載の方法。 (20)上記通信媒体がファイバ・チャンネル仲裁ループで
ある、前記(15)に記載の方法。
【０１１３】
【発明の効果】本発明によると、高い可用性を持ち、フ
ォール・トレラントの複数デバイス筐体が実現される。
ォール・トレラントの複数デバイス筐体が実現される。
【図１】ＦＣ相互接続トポロジの３つの異なるタイプを
示すブロック図である。
示すブロック図である。
【図２】ＦＣネットワークを通過する伝送のためデータ
が時間的に編成される非常に単純な階層を示すブロック
図である。
が時間的に編成される非常に単純な階層を示すブロック
図である。
【図３】標準ＦＣフレームの内容を示すブロック図であ
る。
る。
【図４】ＳＣＳＩバスを含む１つの一般的パーソナル・
コンピュータ・アーキテクチャのブロック図である。
コンピュータ・アーキテクチャのブロック図である。
【図５】ＳＣＳＩバス・トポロジを示すブロック図であ
る。
る。
【図６】図７および図８と共に、読み書き入出力動作の
初期設定および実施に関与するＳＣＳＩプロトコルを示
すブロック図である。
初期設定および実施に関与するＳＣＳＩプロトコルを示
すブロック図である。
【図７】図６および図８と共に、読み書き入出力動作の
初期設定および実施に関与するＳＣＳＩプロトコルを示
すブロック図である。
初期設定および実施に関与するＳＣＳＩプロトコルを示
すブロック図である。
【図８】図６および図７と共に、読み書き入出力動作の
初期設定および実施に関与するＳＣＳＩプロトコルを示
すブロック図である。
初期設定および実施に関与するＳＣＳＩプロトコルを示
すブロック図である。
【図９】図１０と共に、始動機構、目標、および図７お
よび図８に示されるＳＣＳＩバス・フェーズおよび状態
の間で交換されるＦＣＰシーケンスの対応関係を示すブ
ロック図である。
よび図８に示されるＳＣＳＩバス・フェーズおよび状態
の間で交換されるＦＣＰシーケンスの対応関係を示すブ
ロック図である。
【図１０】図９と共に、始動機構、目標、および図７お
よび図８に示されるＳＣＳＩバス・フェーズおよび状態
の間で交換されるＦＣＰシーケンスの対応関係を示すブ
ロック図である。
よび図８に示されるＳＣＳＩバス・フェーズおよび状態
の間で交換されるＦＣＰシーケンスの対応関係を示すブ
ロック図である。
【図１１】ＦＣ仲裁ループ初期設定の７つのフェーズを
示す流れ図である。
示す流れ図である。
【図１２】ループ初期設定の７つのフェーズの各々の間
に仲裁ループ・トポロジにおけるＦＣノードによって伝
送されるＦＣフレームのデータを示す。
に仲裁ループ・トポロジにおけるＦＣノードによって伝
送されるＦＣフレームのデータを示す。
【図１３】単純な複数周辺デバイス筐体の透視図であ
る。
る。
【図１４】ＳＥＳコマンド・セットによって表される基
本通信パラダイムを示すブロック図である。
本通信パラダイムを示すブロック図である。
【図１５】現行の特定のＦＣ型複数ディスク筐体の製造
業者によって使用される設計ブロック図である。
業者によって使用される設計ブロック図である。
【図１６】(Ａ)はポート・バイパス回路の例を示すブロ
ック図であり、(Ｂ)はポート・バイパス回路を経由して
ファイバ・チャンネル・ループにディスク・ドライブを
接続する様態を示すブロック図である。
ック図であり、(Ｂ)はポート・バイパス回路を経由して
ファイバ・チャンネル・ループにディスク・ドライブを
接続する様態を示すブロック図である。
【図１７】本発明に関連した技法を組み入れた高可用性
筐体を示すブロックである。
筐体を示すブロックである。
【図１８】(Ａ)はポート・バイパス回路制御チップによ
るポート・バイパス回路の制御を示すブロック図であ
り、(Ｂ)はハードウェアで実施されたＰＢＣ制御回路の
1例を示すブロック図である。
るポート・バイパス回路の制御を示すブロック図であ
り、(Ｂ)はハードウェアで実施されたＰＢＣ制御回路の
1例を示すブロック図である。
【図１９】ＧＢＩＣをバイパスするために分路動作を実
施する効果を示すブロック図である。
施する効果を示すブロック図である。
１４００ 高可用性フォルト・トレラント
複数デバイス筐体 １４０５ データ交換デバイス １４１８、１４２０ コネクタ １４２６、１４２８ バイパス回路 １４３０、１４３２ 内部通信媒体 １４３６、１４４８ プロセッサ １５０２ SD １５０３ FB １５０４ 多重化コンポーネント(マルチ
プレクサ) １５０８ IN １５１０ OUT １５１２ Pin １５１４ Pout
複数デバイス筐体 １４０５ データ交換デバイス １４１８、１４２０ コネクタ １４２６、１４２８ バイパス回路 １４３０、１４３２ 内部通信媒体 １４３６、１４４８ プロセッサ １５０２ SD １５０３ FB １５０４ 多重化コンポーネント(マルチ
プレクサ) １５０８ IN １５１０ OUT １５１２ Pin １５１４ Pout
Claims (1)
- 【請求項１】デバイスによる通信媒体へのアクセスを制
御する、外部から制御可能なバイパス回路であって、 該バイパス回路が、 上記通信媒体からのIN入力と、 上記通信媒体へのOUT出力と、 上記デバイスへの上記IN入力のPout出力と、 上記デバイスからのPin入力と、 上記デバイスからの制御信号線SD出力と、 多重化コンポーネントと、 を備え、 該多重化コンポーネントが、上記IN入力、上記Pin入力
および FB制御信号を受け取って、上記ＦＢ制御信号が
第１の状態にある時上記Pin入力を上記OUT出力に出力
し、上記FB制御信号が第２の状態にある時上記IN入力を
上記OUT出力に出力する、バイパス回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/192548 | 1998-11-15 | ||
| US09/192,548 US6260079B1 (en) | 1998-11-15 | 1998-11-15 | Method and system for enhancing fibre channel loop resiliency for a mass storage enclosure by increasing component redundancy and using shunt elements and intelligent bypass management |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000215151A true JP2000215151A (ja) | 2000-08-04 |
Family
ID=22710132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11320976A Pending JP2000215151A (ja) | 1998-11-15 | 1999-11-11 | バイパス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6260079B1 (ja) |
| EP (1) | EP1005200B1 (ja) |
| JP (1) | JP2000215151A (ja) |
| DE (1) | DE69928202T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005165429A (ja) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
| JP2005339216A (ja) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 記憶制御システム |
| US7130939B2 (en) | 2001-11-13 | 2006-10-31 | International Business Machines Corporation | Controlling and managing plurality of disk drives in disk enclosure having serial port wherein serial to parallel converters are connected to individual disk drives |
| JP2009252029A (ja) * | 2008-04-08 | 2009-10-29 | Nec Corp | ファイバチャネルスイッチ監視装置、方法及びプログラム |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477139B1 (en) * | 1998-11-15 | 2002-11-05 | Hewlett-Packard Company | Peer controller management in a dual controller fibre channel storage enclosure |
| US6366965B1 (en) * | 1998-12-31 | 2002-04-02 | Lsi Logic Corporation | System for updating an identity of a device in response to determining that a neighbor device has an identity different from one stored therein |
| KR100313896B1 (ko) * | 1999-01-29 | 2001-11-15 | 구자홍 | 버스 시스템에서의 루프 형성 제거장치 및 방법 |
| US6785742B1 (en) * | 1999-02-24 | 2004-08-31 | Brocade Communications Systems, Inc. | SCSI enclosure services |
| US6629216B1 (en) * | 1999-06-30 | 2003-09-30 | Emc Corporation | Fibre channel by-pass |
| US6581136B1 (en) * | 1999-06-30 | 2003-06-17 | Emc Corporation | Fibre channel data storage system having expansion/contraction |
| US6567890B1 (en) * | 1999-06-30 | 2003-05-20 | Emc Corporation | Fibre channel port by-pass selector section for dual ported disk drives |
| US6636934B1 (en) | 1999-06-30 | 2003-10-21 | Emc Corporation | Fiber channel port by-pass selector section for dual ported disk drives |
| US6574687B1 (en) | 1999-12-29 | 2003-06-03 | Emc Corporation | Fibre channel data storage system |
| US6615315B1 (en) * | 1999-12-29 | 2003-09-02 | Emc Corporation | Fibre channel data storage system having improved fro-end I/O adapted hub |
| US6560683B1 (en) * | 1999-12-29 | 2003-05-06 | Emc Corporation | Fibre channel data storage system having improved rear-end I/O adapted hub |
| US6571355B1 (en) | 1999-12-29 | 2003-05-27 | Emc Corporation | Fibre channel data storage system fail-over mechanism |
| JP2001222385A (ja) * | 2000-02-10 | 2001-08-17 | Hitachi Ltd | 記憶装置および情報処理システム |
| US8160863B2 (en) | 2000-03-28 | 2012-04-17 | Ionipas Transfer Company, Llc | System and method for connecting a logic circuit simulation to a network |
| US7266490B2 (en) | 2000-12-28 | 2007-09-04 | Robert Marc Zeidman | Apparatus and method for connecting hardware to a circuit simulation |
| EP1297662A2 (en) * | 2000-06-02 | 2003-04-02 | Inrange Technologies Corporation | Address conversion method and device in a fibre channel switch |
| US7036033B1 (en) * | 2001-01-04 | 2006-04-25 | 3Pardata, Inc. | Disk enclosure with multiplexers for connecting 12C buses in multiple power domains |
| US7162654B1 (en) * | 2001-01-04 | 2007-01-09 | 3Pardata, Inc. | Isolation of I2C buses in a multiple power domain environment using switches |
| US6833634B1 (en) * | 2001-01-04 | 2004-12-21 | 3Pardata, Inc. | Disk enclosure with multiple power domains |
| US7346674B1 (en) * | 2001-06-07 | 2008-03-18 | Emc Corporation | Configurable fibre channel loop system |
| US7200108B2 (en) * | 2001-06-29 | 2007-04-03 | International Business Machines Corporation | Method and apparatus for recovery from faults in a loop network |
| US7107343B2 (en) * | 2001-07-12 | 2006-09-12 | Adaptec, Inc. | Method and apparatus for improved RAID 1 write performance in low cost systems |
| US7206953B1 (en) | 2001-12-17 | 2007-04-17 | Adaptec, Inc. | Asynchronous fault-tolerant enclosure services interface |
| US6950969B2 (en) * | 2001-12-28 | 2005-09-27 | Hewlett-Packard Development Company, L.P. | Cascadable dual fan controller |
| GB0201208D0 (en) * | 2002-01-19 | 2002-03-06 | Ibm | Method and apparatus for hard address conflict resolution for enclosures in a loop network |
| GB2384405B (en) * | 2002-01-19 | 2004-10-06 | Ibm | Method and apparatus for detection of port name in a loop network |
| US20030154285A1 (en) * | 2002-02-13 | 2003-08-14 | International Business Machines Corporation | Method and system for assigning network addreses |
| JP4166516B2 (ja) * | 2002-06-14 | 2008-10-15 | 株式会社日立製作所 | ディスクアレイ装置 |
| US7055068B2 (en) * | 2002-07-25 | 2006-05-30 | Lsi Logic Corporation | Method for validating operation of a fibre link |
| US7085958B2 (en) * | 2003-01-17 | 2006-08-01 | International Business Machines Corporation | System and method for isolating a faulty switch, storage device or SFP in a daisy-chained configuration |
| US7317689B1 (en) | 2003-02-10 | 2008-01-08 | Foundry Networks, Inc. | System and method to access and address high-speed interface converter devices |
| US7143306B2 (en) * | 2003-03-31 | 2006-11-28 | Emc Corporation | Data storage system |
| US7103808B2 (en) * | 2003-04-10 | 2006-09-05 | International Business Machines Corporation | Apparatus for reporting and isolating errors below a host bridge |
| US7627780B2 (en) * | 2003-04-23 | 2009-12-01 | Dot Hill Systems Corporation | Apparatus and method for deterministically performing active-active failover of redundant servers in a network storage appliance |
| US7380163B2 (en) | 2003-04-23 | 2008-05-27 | Dot Hill Systems Corporation | Apparatus and method for deterministically performing active-active failover of redundant servers in response to a heartbeat link failure |
| US7401254B2 (en) * | 2003-04-23 | 2008-07-15 | Dot Hill Systems Corporation | Apparatus and method for a server deterministically killing a redundant server integrated within the same network storage appliance chassis |
| US7565566B2 (en) * | 2003-04-23 | 2009-07-21 | Dot Hill Systems Corporation | Network storage appliance with an integrated switch |
| US7551850B2 (en) * | 2003-05-15 | 2009-06-23 | International Business Machines Corporation | Highly available redundant optical modules using single network connection |
| US7290086B2 (en) * | 2003-05-28 | 2007-10-30 | International Business Machines Corporation | Method, apparatus and program storage device for providing asynchronous status messaging in a data storage system |
| US7154723B1 (en) * | 2003-06-27 | 2006-12-26 | Emc Corporation | Highly available dual serial bus architecture |
| US8019842B1 (en) * | 2005-01-27 | 2011-09-13 | Netapp, Inc. | System and method for distributing enclosure services data to coordinate shared storage |
| US7607043B2 (en) * | 2006-01-04 | 2009-10-20 | International Business Machines Corporation | Analysis of mutually exclusive conflicts among redundant devices |
| EP1830268B1 (en) * | 2006-03-03 | 2019-05-08 | STMicroelectronics (Research & Development) Limited | Multiple purpose integrated circuit |
| US7478299B2 (en) * | 2006-08-14 | 2009-01-13 | International Business Machines Corporation | Processor fault isolation |
| US8850505B2 (en) * | 2009-04-01 | 2014-09-30 | David Zilberberg | System for reducing noise in a CATV home amplifier upstream path and a method thereof |
| US20170199834A1 (en) * | 2016-01-13 | 2017-07-13 | Ford Global Technologies, Llc | Vehicle subsystem communication arbitration |
| US12086431B1 (en) | 2018-05-21 | 2024-09-10 | Pure Storage, Inc. | Selective communication protocol layering for synchronous replication |
| US10310760B1 (en) | 2018-05-21 | 2019-06-04 | Pure Storage, Inc. | Layering communication fabric protocols |
| US11954220B2 (en) | 2018-05-21 | 2024-04-09 | Pure Storage, Inc. | Data protection for container storage |
| US11150977B1 (en) * | 2018-11-14 | 2021-10-19 | Facebook, Inc. | Systems and methods for remediating computing resources |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791531A (en) * | 1987-03-09 | 1988-12-13 | Tech-S, Inc. | Extruded enclosure for electrical apparatus |
| US5262990A (en) * | 1991-07-12 | 1993-11-16 | Intel Corporation | Memory device having selectable number of output pins |
| US5729763A (en) | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
| US5787265A (en) * | 1995-09-28 | 1998-07-28 | Emc Corporation | Bus arbitration system having a pair of logic networks to control data transfer between a memory and a pair of buses |
| US5768551A (en) | 1995-09-29 | 1998-06-16 | Emc Corporation | Inter connected loop channel for reducing electrical signal jitter |
| US5812754A (en) | 1996-09-18 | 1998-09-22 | Silicon Graphics, Inc. | Raid system with fibre channel arbitrated loop |
| AU4600497A (en) | 1996-11-14 | 1998-06-03 | Data General Corporation | Dynamically upgradeable disk array system and method |
| US6504817B2 (en) | 1997-03-31 | 2003-01-07 | Hewlett-Packard Company | Fiber channel arbitrated loop dynamic loop sizing |
| US5949272A (en) * | 1997-06-12 | 1999-09-07 | International Business Machines Corporation | Bidirectional off-chip driver with receiver bypass |
| US6075398A (en) * | 1998-06-01 | 2000-06-13 | S3 Incorporated | Tunable digital oscillator circuit and method for producing clock signals of different frequencies |
-
1998
- 1998-11-15 US US09/192,548 patent/US6260079B1/en not_active Expired - Lifetime
-
1999
- 1999-11-11 JP JP11320976A patent/JP2000215151A/ja active Pending
- 1999-11-15 DE DE69928202T patent/DE69928202T2/de not_active Expired - Fee Related
- 1999-11-15 EP EP99309054A patent/EP1005200B1/en not_active Expired - Lifetime
-
2001
- 2001-06-01 US US09/872,510 patent/US20020010881A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130939B2 (en) | 2001-11-13 | 2006-10-31 | International Business Machines Corporation | Controlling and managing plurality of disk drives in disk enclosure having serial port wherein serial to parallel converters are connected to individual disk drives |
| JP2005165429A (ja) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
| JP4480386B2 (ja) * | 2003-11-28 | 2010-06-16 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
| JP2005339216A (ja) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 記憶制御システム |
| JP2009252029A (ja) * | 2008-04-08 | 2009-10-29 | Nec Corp | ファイバチャネルスイッチ監視装置、方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020010881A1 (en) | 2002-01-24 |
| EP1005200B1 (en) | 2005-11-09 |
| DE69928202D1 (de) | 2005-12-15 |
| EP1005200A3 (en) | 2000-12-13 |
| EP1005200A2 (en) | 2000-05-31 |
| US6260079B1 (en) | 2001-07-10 |
| DE69928202T2 (de) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000215151A (ja) | バイパス回路 | |
| JP2000187622A (ja) | 複数デバイス筐体 | |
| JP4497605B2 (ja) | 複数デバイス筐体のテスト方法 | |
| JP4690202B2 (ja) | 高可用性大容量ストレージデバイスシェルフ | |
| JP4686463B2 (ja) | ストレージシェルフ・ルータ・インターフェイスのトンネリングシステムおよび方法 | |
| JP4871880B2 (ja) | ストレージシェルフ・ルータ集積回路 | |
| JP5047365B2 (ja) | 割り当て単位に基づく仮想フォーマッティング法およびその方法を利用するデバイス | |
| JP4406431B2 (ja) | 仮想ディスクをフォーマッティングするシステムおよび方法 | |
| US7073022B2 (en) | Serial interface for a data storage array | |
| US6470026B1 (en) | Fibre channel loop map initialization protocol implemented in hardware | |
| US6578158B1 (en) | Method and apparatus for providing a raid controller having transparent failover and failback | |
| US7457902B2 (en) | Lock and release mechanism for out-of-order frame prevention and support of native command queueing in FC-SATA | |
| JP5250030B2 (ja) | 効率的な待ち行列管理のための方法およびシステム | |
| US20050147117A1 (en) | Apparatus and method for port polarity initialization in a shared I/O device | |
| US6336157B1 (en) | Deterministic error notification and event reordering mechanism provide a host processor to access complete state information of an interface controller for efficient error recovery | |
| GUENDERT et al. | BROCADE MAINFRAME CONNECTIVITY SOLUTIONS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |