JP2008146354A - ドライブ装置をfc−alにより接続した情報処理システム - Google Patents
ドライブ装置をfc−alにより接続した情報処理システム Download PDFInfo
- Publication number
- JP2008146354A JP2008146354A JP2006332796A JP2006332796A JP2008146354A JP 2008146354 A JP2008146354 A JP 2008146354A JP 2006332796 A JP2006332796 A JP 2006332796A JP 2006332796 A JP2006332796 A JP 2006332796A JP 2008146354 A JP2008146354 A JP 2008146354A
- Authority
- JP
- Japan
- Prior art keywords
- port bypass
- bypass circuit
- loop
- port
- pbc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】ドライブ装置は,各ハードディスクに対応する各ポートバイパス素子を順次接続した第1のポートバイパス回路と第1のポートバイパス回路の上位に設けられ第1のポートバイパス回路の両端の端子と接続されたポートバイパス素子を備えた第2のポートバイパス回路を備える。第2のポートバイパス回路は,第1のポートバイパス回路の両端子をそれぞれFC−ALのループを形成する上流側のケーブルと下流側のケーブルとに接続するか,両端子間をバイパスするかの切り替え可能なポートバイパス素子を備えるよう構成する。
【選択図】図1
Description
10 第2のポートバイパス回路(PBC♯2−2)
11 第1のポートバイパス回路(PBC♯2−1)
12 複数のハードディスク(HDD)
2a,2b 上流側に接続するループのケーブル
2c,2d 下流側に接続するループのケーブル
Claims (5)
- 複数のハードディスクを備えたドライブ装置をFC−ALにより接続した情報処理システムにおいて,
前記ドライブ装置は,各ハードディスクに対応する各ポートバイパス素子を順次接続した第1のポートバイパス回路と, 前記第1のポートバイパス回路の上位に設けられ前記第1のポートバイパス回路の両端の端子と接続されたポートバイパス素子を備えた第2のポートバイパス回路を備え,
前記第2のポートバイパス回路は,前記第1のポートバイパス回路の両端子をそれぞれFC−ALのループを形成する上流側のケーブルと下流側のケーブルとに接続するか,前記両端子間をバイパスするかの切り替え可能なポートバイパス素子を備えることを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。 - 請求項1において,
前記第2のポートバイパス回路の前記各ハードディスクに対応するポートバイパス素子の何れかに障害が発生したことが検出されると,前記上流側に接続するケーブルと前記下流側に接続するケーブルとをバイパス接続することによりFC−ALのループを形成することを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。 - 複数のハードディスクを備えたドライブ装置を順次FC−ALにより接続した情報処理システムにおいて,
前記ドライブ装置の前記各ハードディスクのそれぞれに設けたポートバイパス素子を直列に接続することにより形成されたループを含むポートバイパス回路を備え,
前記ポートバイパス回路のループ上に現用系のループを形成する上流側へのケーブルと下流側へのケーブルとを前記ポートバイパス回路のループに直列に接続するか,バイパスするかを切り替える現用系のポートバイパス素子と,予備系のループを形成する上流側へのケーブルと下流側へのケーブルとをそれぞれ前記ポートバイパス回路のループに直列に接続するかバイパスするかの予備系のポートバイパス素子とを直列に設け,
通常は前記現用系の上流側と下流側のケーブルを前記ポートバイパス回路と直列に接続して前記予備系の各ケーブルをバイパス接続し,前記現用系のループに障害が検出されると,前記現用系の上流側と下流側のポートバイパス素子をバイパスし,前記予備系の上流側と下流側のポートバイパス素子を前記ポートバイパス回路のループに直列に接続するよう切替えることを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。 - 請求項1において,
前記第1のポートバイパス回路の上位に設けられ前記第1のポートバイパス回路のループ上に直列に接続されたポートバイパス素子を介して予備系のループを形成する上流側のケーブルと下流側のケーブルとに接続された第3のポートバイパス回路を設けたことを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。 - 請求項4において,
前記第1のポートバイパス回路のループ上の前記第3のポートバイパス回路に接続するポートバイパス素子は,前記第2のポートバイパス回路が正常な状態ではバイパスされ,前記第2のポートバイパス回路のポートバイパス素子に障害が発生すると,前記第1のポートバイパス回路のループ上の前記第2のポートバイパス回路に接続するポートバイパス素子をバイパスし,前記第3のポートバイパス回路に接続するポートバイパス素子を前記予備系のケーブルを介するループを形成するよう切り替えられることを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332796A JP5082418B2 (ja) | 2006-12-11 | 2006-12-11 | ドライブ装置をfc−alにより接続した情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332796A JP5082418B2 (ja) | 2006-12-11 | 2006-12-11 | ドライブ装置をfc−alにより接続した情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008146354A true JP2008146354A (ja) | 2008-06-26 |
JP5082418B2 JP5082418B2 (ja) | 2012-11-28 |
Family
ID=39606468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006332796A Expired - Fee Related JP5082418B2 (ja) | 2006-12-11 | 2006-12-11 | ドライブ装置をfc−alにより接続した情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5082418B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000298555A (ja) * | 1999-04-13 | 2000-10-24 | Hitachi Ltd | ループ型アレイ制御装置及びループ接続記憶装置 |
JP2005182104A (ja) * | 2003-12-16 | 2005-07-07 | Hitachi Ltd | ディスクアレイシステム及びインターフェイス変換装置 |
JP2005339216A (ja) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 記憶制御システム |
JP2006133926A (ja) * | 2004-11-04 | 2006-05-25 | Hitachi Ltd | ストレージ装置 |
JP2007272702A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | ディスクアレイサブシステム、冗長性維持方法、および冗長性維持プログラム |
-
2006
- 2006-12-11 JP JP2006332796A patent/JP5082418B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000298555A (ja) * | 1999-04-13 | 2000-10-24 | Hitachi Ltd | ループ型アレイ制御装置及びループ接続記憶装置 |
JP2005182104A (ja) * | 2003-12-16 | 2005-07-07 | Hitachi Ltd | ディスクアレイシステム及びインターフェイス変換装置 |
JP2005339216A (ja) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 記憶制御システム |
JP2006133926A (ja) * | 2004-11-04 | 2006-05-25 | Hitachi Ltd | ストレージ装置 |
JP2007272702A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | ディスクアレイサブシステム、冗長性維持方法、および冗長性維持プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5082418B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5991891A (en) | Method and apparatus for providing loop coherency | |
US6055228A (en) | Methods and apparatus for dynamic topology configuration in a daisy-chained communication environment | |
KR100831639B1 (ko) | 정보 처리 장치, 통신 부하 분산 방법 및 통신 부하 분산프로그램을 기록한 기록 매체 | |
US7568119B2 (en) | Storage control device and storage control device path switching method | |
US20080215910A1 (en) | High-Availability Networking with Intelligent Failover | |
JP2001222385A (ja) | 記憶装置および情報処理システム | |
JP5211146B2 (ja) | パケット中継装置 | |
JP3740969B2 (ja) | 光クロスコネクト装置 | |
US7263060B1 (en) | Multiple switch protected architecture | |
JP2009284406A (ja) | 通信装置および経路切替方法 | |
JP2006285519A (ja) | データ転送システムの障害診断方法、データ転送システム及びデータ記憶装置 | |
KR100340686B1 (ko) | 다중 호스트 컴퓨터와 레이드 사이의 중복연결을 위한 장치 | |
JP4395766B2 (ja) | 障害解析システム及び方法並びにプログラム | |
WO2003091887A1 (en) | Method and apparatus for dual porting a single port serial ata disk drive | |
JP5082418B2 (ja) | ドライブ装置をfc−alにより接続した情報処理システム | |
JP4024607B2 (ja) | 光クロスコネクト装置 | |
WO2014030732A1 (ja) | 通信システム、通信装置、プロテクション切り替え方法および切り替えプログラム | |
US6980510B1 (en) | Host interface adaptive hub storage system | |
US20180241820A1 (en) | Software-defined storage apparatus, and system and storage method thereof | |
US7210069B2 (en) | Failure recovery in a multiprocessor configuration | |
JP3621634B2 (ja) | 冗長構成切替システム | |
JP2007334764A (ja) | Nasシステムおよびnasシステムの情報処理方法 | |
JP4024475B2 (ja) | 情報ネットワークの制御方法および情報処理システム | |
JP2008217234A (ja) | リンク診断装置および方法 | |
JP2013102546A (ja) | パケット中継装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120326 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5082418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |