JP5082418B2 - ドライブ装置をfc−alにより接続した情報処理システム - Google Patents

ドライブ装置をfc−alにより接続した情報処理システム Download PDF

Info

Publication number
JP5082418B2
JP5082418B2 JP2006332796A JP2006332796A JP5082418B2 JP 5082418 B2 JP5082418 B2 JP 5082418B2 JP 2006332796 A JP2006332796 A JP 2006332796A JP 2006332796 A JP2006332796 A JP 2006332796A JP 5082418 B2 JP5082418 B2 JP 5082418B2
Authority
JP
Japan
Prior art keywords
port bypass
bypass circuit
loop
port
pbc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006332796A
Other languages
English (en)
Other versions
JP2008146354A (ja
Inventor
宏規 田嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006332796A priority Critical patent/JP5082418B2/ja
Publication of JP2008146354A publication Critical patent/JP2008146354A/ja
Application granted granted Critical
Publication of JP5082418B2 publication Critical patent/JP5082418B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は,複数のハードディスクドライブを備えたRAID(Redundant Arrays of Independent Disks)装置等のドライブ装置をFC−AL(Fibre Channel Arbitrated Loop)により接続した情報処理システムに関する。
ファイバチャネル(Fibre Channel:FCと略称される) は超高速ギガビット・ネットワーク技術の一つとして知られており,FC−AL(FC Arbitrated Loop: ファイバチャネル調停ループ)のようなループ状にデバイスが接続されるインタフェースが複数のハードディスクを接続してRAID装置を構築する技術として採用されている。
図12はFC−AL(Fibre Channel Arbitrated Loop:ファイバチャネル調停ループ)のトポロジを示す。図中,50は制御側のイニシエータ(または制御装置),51は複数のターゲット・デバイス(ハードディスク等のドライブ装置)をループ状に接続したFC−AL,52−1〜52−nはポートバイパス回路(PBCと略称される),53−1〜53−nはハードディスク等のターゲットデバイスである。ポートバイパス回路(PBC)52−1,52−nは,それぞれのターゲットデバイス53−1,53−nが正常な状態であると,図に示すように内部のスイッチがターゲットデバイスに向かって入力し,ターゲットデバイスからの出力を隣接するターゲットデバイスへ向かって出力するよう切り替えられている。また,ターゲットデバイス53−2のようにターゲットデバイスの故障が検出されると,対応するポートバイパス回路52−2はターゲットデバイス53−2をバイパスするよう切り替えられる。これにより,他のターゲットデバイスはイニシエータ50からアクセスすることが可能となる。なお,FC−ALは,127台までのデバイスが接続可能であり,デバイス間はリング状に結ばれている。
図12において,イニシエータ(または制御装置)50からの指令(コマンド)は,FC−AL51の信号伝送方向(一方の方向)に沿って伝送される。正常なターゲットデバイスにそれぞれのポートバイパス回路を介して供給され,宛て先のターゲットデバイスで受け取られて,指令を実行し,処理結果はFC−ALのループの一方向の伝送路を通ってイニシエータ50に供給される。
上記の構成では,ターゲットデバイスが故障した場合に,対応して設けられたポートバイパス回路(PBC)をバスパスするよう切り替えることにより対応することができるが,ポートバイパス回路(PBC)を実現する素子自身が故障したり,エンクロージャ間のケーブル等が故障した場合,リング状のトポロジであるFC−ALでは,同一経路上のデバイス間での通信が不可能となる。
すなわち,図12に示すポートバイパス回路52−2の素子自身が故障すると,イニシエータ50から一つ目のターゲットデバイス53−1への送信はできても,そのターゲットデバイス53−1からイニシエータ50に対して送信することは,送信方向に存在するポートバイパス回路52−2が故障しているためにできない。また,送信個所以降については,ターゲットデバイスからイニシエータ50への送信が可能であるが,イニシエータ50からターゲットデバイスへの送信ができなくなる。FC−ALでは,最大127デバイスが接続されるため,1部品の故障で127デバイスの通信が不可能となる。
これに対応するため,リングを二重化する方法があり,図13は二重化されたFC−ALによるRAID装置の構成例である。図中,60は制御装置の箱を表すコントローラエンクロージャ(Controller Enclosure:CE),61−1は第1のFC−AL,61−2は第2のFC−AL,62(♯1〜♯3)は複数のハードディスク(HDD)を含む箱を表すドライブエンクロージャ(Drive Enclosure :DE),63は第1のポートバイパス回路(PBC♯1−1,♯2−1,♯3−1),64はハードディスク(HDD),65は第2のポートバイパス回路(PBC♯1−2,♯2−2,♯3−2)である。各ドライブエンクロージャ62(♯1〜♯3)内の第1のポートバイパス回路63及び第2のポートバイパス回路65は何れも,上記図12に示す複数のターゲットデバイス53−1〜53−nを順番に接続(またはバイパス)するポートバイパス回路52−1〜52−nと同じ構成を備えている。
図13の構成では,コントローラエンクロージャ60からドライブエンクロージャ62♯1の第1のポートバイパス回路63(PBC♯1−1)を介して複数のハードディスクにアクセスし,第1のFC−AL61−1を介してドライブエンクロージャ62♯2の第1のポートバイパス回路(PBC♯2−1)を介して複数のハードディスク64にアクセスし,更に第1のポートバイパス回路63(PBC♯2−1)から第1のFC−AL61−1を通ってドライブエンクロージャ62♯3の第1のポートバイパス回路63(PBC♯3−1)に接続して,第1のループが形成される。
また,コントローラエンクロージャ60からドライブエンクロージャ62♯1の第2のポートバイパス回路65(PBC♯1−2)を介して複数のハードディスクにアクセスし,第2のFC−AL61−2を介してドライブエンクロージャ62♯2の第2のポートバイパス回路65(PBC♯2−2)を介して複数のハードディスク64にアクセスし,更に第2のポートバイパス回路65(PBC♯2−2)から第2のFC−AL61−2を通ってドライブエンクロージャ62♯3の第2のポートバイパス回路65(PBC♯3−2)に接続して,第2のループが形成される。
上記図13に示すようなFC−ALのリングを二重化した場合でも,一方のリングを構成する一部のポートバイパス回路自身に故障が発生することにより,そのリングを介したハードディスクとコントローラエンクロージャ間の双方向の通信ができなくなると,他方のリングを使用した通信しかできなくなり,冗長性が失われて信頼性が低下するという問題がある。更に,通常は,二重化したリングを用いて,負荷分散(例えば,各リングによりアクセスするハードディスクが半分ずつ割り当てる等による)が図られているが,一方への集約により性能的にも半減してしまう。
一方,FC−ALのループ状通信手段を備えたシステムにおける障害発生時の性能や信頼性の低下を最小限に止める技術が提案されている(特許文献1参照)。特許文献1の構成を従来のFC−ALのシステム構成として図14に示す。図中,70,71はコントローラ,72〜75はドライブ,76〜87はコントローラまたはドライブに対応したPBC(ポートバイパス回路),88〜93はFCループの中に横断的なバスパスを形成するPBC,94,95は2つのFCループである。
このシステムでは,複数のコントローラ70,71と複数のドライブ72〜75を,複数のFCループ94,95を介して接続し,個々のコントローラ及びドライブのFCループ94,95を個別に制御するPBC76〜81及びPBC82〜87の他に,FCループ94,95をその経路の途中で短絡させるPBC88〜90及びPBC91〜93を設け,PBC88〜90及びPBC91〜93の何れかの選択した位置でFCループ94,95をバイパスさせることで,FCループの中の障害部位を識別し,識別した障害部位を部分的に切り離してFCループの使用を継続させている。
図14に示す技術によると,各ドライブ毎に自身をバイパスするポートバイパス回路(PBC)の他にループを折り返すためのポートバイパス回路(PBC)がそれぞれ2個ずつ設ける必要があり,多くのドライブ(最大127台)を備えた場合,大量のPBCが必要であるという問題がある。
なお,FC−ALのインタフェースを用いたシステムにおいて故障デバイスの切断個所を特定する従来技術として特許文献2を挙げることができる。
特開2001−222385号公報 特開2001−216206号公報
上記したように,従来のFC−ALの技術では,ポートバイパス回路自身の故障に対して効率良く信頼性の低下を防止することができないという問題があった。また,FC−ALの技術において,ドライブ装置間のケーブルに障害が発生した時も通信ができないという問題があった。
本発明は多数のハードディスクを備えたRAID装置等のドライブ装置をFC−ALにより接続した情報処理システムにおいてFC−ALを構成するポートバイパス回路の部品故障や,FC−ALを構成するケーブルの障害による影響を低減することを目的とする。
図1は本発明の第1の原理構成を示す。
図中,1は複数のハードディスクを含むFC−ALにより接続された一つの段(この例では2段目として♯2で表す)を構成し,本発明によるポートバイパス回路(PBC)を含むドライブ装置(ドライブエンクロージャと同じ),10は後述する複数のハードディスク12に対応して設けられた第1のポートバイパス回路11に対して1個設けられた第2のポートバイパス回路(PBC♯2−2),11は後述する複数のハードディスク12のそれぞれに対応して設けられたポートバイパス素子(PBCで表す)11a〜11cが順次接続することにより構成された第1のポートバイパス回路(PBC♯2−1),12は複数のハードディスク,2a,2b及び2c,2dはFC−ALのループを構成するケーブルであり,2a,2bは上流側(コントロール側に近い上位のドライブ装置であり,この例では1段のドライブ装置♯1側)に接続するループのケーブル,2c,2dは下流側(この例では後段である図示省略された第3段のドライブ装置♯3側)に接続するループのケーブルである。なお,第1のポートバイパス回路11及び第2のポートバイパス回路10とハードディスク12を含むドライブ装置♯1(図示省略)は上記図12のイニシエータまたは図13のコントローラエンクロージャ(制御装置)と接続され,ハードディスクに対するアクセスやFC−AL等の各種の制御を行う。
図1において,複数のハードディスク12のそれぞれに対応して設けられた複数個のPBC素子を含む第1のポートバイパス回路11(PBC♯2−1)の内部において,一つのPBC素子自身に障害が発生したことが検出されると,第1のポートバイパス回路11内の各ハードディスクに対応するPBC素子を制御して対応することが困難であるため,このドライブ装置1のハードディスクを使用することができない。この時,FC−ALのループを切断されるが,前段と後段のFC−ALを接続するため,第1のポートバイパス回路11のPBC自身に障害が発生したことが検出されると,第2のポートバイパス回路10の切替えを実行して,ケーブル2aと2dを接続する(ケーブル2bと2cは固定接続)。これにより,ドライブ装置1(♯2)は上流側のドライブ装置♯1と下流側のドライブ装置♯3とを直接接続するようバイパスを行い,FC−ALによる他のドライブ装置(♯1,♯3,♯4・・)との通信が継続して実行することができる。
図1の構成では,ドライブ装置1にハードディスク12が設けられた例を示すが,その他の記憶装置を設けることができることはいうまでもなく,後述する図2,図3の構成についても同様である。
図2は本発明の第2の原理構成を示す。図中,3は複数のハードディスクを含むFC−ALにより接続された一つの段(この例では2段目として♯2で表す)を構成し,本発明の第2の構成によるPBCを含むドライブ装置,30は後述する複数のハードディスク12のそれぞれに対応して設けられたPBCと,二重化されたFC−ALの各ループに対応するPBCである30a〜30dとを含むチャネル切替機能用のポートバイパス回路,12は複数個設けられたハードディスク,2a〜2dは現用系のループを構成するケーブル,2e〜2hは予備系のループを構成するケーブルであり,2a,2b及び2e,2fは上流側のドライブ装置(♯1)と接続する現用系と予備系のケーブル,2c,2d及び2g,2hは下流側のドライブ装置(♯3)と接続する現用系と予備系のケーブルである。
図2の場合,FC−ALのループを現用系2a〜2dと予備系2e〜2hという二重化構成とする。この構成において,現用系のFC−ALのループに障害(何らかの部品障害)があることが検出されると,チャネル切替機能用のポートバイパス回路30において,現用系のケーブル2a,2b間をバイパスし,2c,2d間をバイパスして複数のハードディスク12から切離して無効化すると共に,予備系のケーブル2e,2fと2g,2hを複数のハードディスク12のループに接続し,予備系のFC−ALのループが現用系として使用可能になる。
図3は本発明の第3の原理構成を示す。図中,4は複数のハードディスクを含み現用系と予備系の二重化されたFC−ALのループを備え,本発明による複数組のポートバイパス回路を含むドライブ装置(♯2とする),40,41は複数のハードディスク12に対応して設けられた第1のポートバイパス回路42に対して2個設けられた第2のポートバイパス回路(PBC♯2−2)と第3のポートバイパス回路(PBC♯2−3),42は複数のハードディスク12のそれぞれに対応して設けられたPBC(図示省略)を順次接続することにより構成された第1のポートバイパス回路(PBC♯2−1),12は複数のハードディスク,2a〜2dは現用系のFC−ALのループを形成するケーブル,2e〜2hは予備系のFC−ALのループを形成するケーブルであり,2a,2b及び2e,2fは上流側に接続するループのケーブル,2c,2d及び2g,2hは下流側に接続するループのケーブルであり,ケーブル2a〜2dは第2のポートバイパス回路40に接続され,ケーブル2e〜2hは第2のポートバイパス回路41に接続され,第2と第3のポートバイパス回路40,41はそれぞれ第1のポートバイパス回路42に設けられたループと接続可能であり,通常は(障害が発生しない状態では),第2のポートバイパス回路40と接続するよう切り替えられている。
この図3の構成は,上記図1に示す第1の原理構成において,第2のポートバイパス回路(図1の10)に障害が発生した場合,このドライブ装置1においてFC−ALのループが切断されてしまうという問題が発生するので,その場合に対処するためのものである。すなわち,図3において,第2のポートバイパス回路40に障害が発生すると,現用系のケーブル2a〜2dによるループから,予備系のケーブル2e〜2hによるループに切り替えると共に予備系のケーブルが接続された第3のポートバイパス回路41を第1のポートバイパス回路42に接続するよう切り替える。この結果,ハードディスク12と接続された第1のポートバイパス回路42は第3のポートバイパス回路41を介して予備系のケーブル2e〜2hを介するループにより接続される。同様に,現用系のFC−ALのループの障害が回復した状態で,予備系のFC−ALのループに障害が発生した場合は,第3のポートバイパス回路41を第1のポートバイパス回路42から切り離し,第2のポートバイパス回路40を第1のポートバイパス回路42のループに接続するようポートバイパス素子を切り替える。また,第1のポートバイパス回路42のハードディスク12に対応したポートバイパス素子に障害が発生した場合は,第1のポートバイパス回路42を切り離すよう,運用中の第2のポートバイパス回路40または第3のポートバイパス回路41のポートバイパス素子をバイパスさせることにより対応する。
本発明の第1の原理構成によりドライブ装置内のポートバイパス素子を2つ(第1と第2のポートバイパス回路10,11)に分けることで,ハードディスクに対応するPBC側に障害が発生しても,当該ドライブ装置の上流側と下流側の通信が維持され,通信不能となるハードディスク(デバイス)が当該装置内に抑えることができる。
また,本発明の第2の原理構成によれば,ドライブ装置間のFC−ALのケーブルに障害が発生しても,FC−ALの通信を維持することが可能となる。
更に,本発明の第3の原理構成によれば,上記の第1の原理構成において,第1のポートバイパス回路に障害が発生しても,FC−ALのループの通信を維持することが可能となる。
図4は実施例1の構成を示し,A.は正常時,B.は異常発生時を表す。この実施例1は上記図1に示す本発明の第1の原理構成に対応する。図中,1,10,11,2a〜2dは図1の同一符号と同じであり,1は2段目のドライブ装置(♯2),10は第2のポートバイパス回路(PBC♯2−2),11は第1のポートバイパス回路(PBC♯2−1)である。図4において,正常時は第2のポートバイパス回路10のPBC素子である切り替えスイッチ10aは第1のポートバイパス回路11の端子と接続されている。この後,図4のB.に示すように左から2番目のハードディスク12に対応して設けられたPBC素子に障害が発生すると,このドライブ装置(♯2)において,FC−ALのループが切断されるが,第2のポートバイパス回路10に対して切り替えを実行する。具体的には,B.に示すように第2のポートバイパス回路10内の切り替えスイッチ10aを矢印のように回転させることでバイパスさせる。これにより,上流側のドライブ装置♯1と下流側のドライブ装置♯3とをこのドライブ装置1(♯2)により相互に接続することで,FC−ALのループを維持して通信が継続して可能となる。
図5は実施例2の構成を示し,A.は正常時,B.は異常発生時を表す。この実施例2は上記図2に示す本発明の第2の原理構成に対応する。図中,3,30,12,2a〜2hは上記図2の同一符号の各部と同じであり,3は複数のハードディスクを含むFC−ALにより接続された2段目のドライブ装置,30はPBC30a〜30dとを含むチャネル切替可能ポートバイパス回路(PBC),12は複数個設けられたハードディスク,2a〜2dは現用系ループを構成するケーブル,2e〜2hは予備系ループを構成するケーブルである。
この実施例2では,正常時には図5のA.に示すように,チャネル切替型ポートバイパス回路30内のPBC30a,30bはバイパスせずに上流側と下流側にループが形成されるように切替えられ,PBC30c,30dはバイパス状態に切替えられ,図示省略されたコントローラエンクロージャは現用系ループによりハードディスク12と通信が可能となっている。この状態で,現用系のFC−ALのループの上流側のケーブルに障害があることが検出されると,図5のB.に示すように,チャネル切替型ポートバイパス回路30のPBC30a,30bをバイパス状態に切替え,PBC30c,30dをそれぞれ予備系ループのケーブル2e,2fの間及びケーブル2g,2hの間を開放するよう切替える。これにより,予備系のループを新たな現用系のループとして形成して,使用することができる。
図6は実施例3の構成を示し,上記図3に示す本発明の第3の原理構成に対応する。図中,12,2a〜2h,4,40,41,42の各符号は上記図3の同一符号の各部と同じであり説明を省略する。図6の第2のポートバイパス回路40にはPBC素子である切替スイッチ40a〜40dが設けられ,第3のポートバイパス回路41にはPBC素子である切替スイッチ41a〜41dが設けられ,第1のポートバイパス回路42にはPBC素子である切替スイッチ42a〜42eが設けられている。
各ハードディスク12と第2のポートバイパス回路40及び第1のポートバイパス回路42が正常に動作している場合,現用系の上流側に接続するケーブル2a,2b及び下流側に接続するケーブル2c,2dを通るループが形成され,第2のポートバイパス回路40の切替スイッチ40dの開放状態の接点を通って第1のポートバイパス回路42の開放状態の切替スイッチ42a,バイパス状態の切替スイッチ42b及び各ハードディスクに対応したPBCの切り替えスイッチ42e,42d,42cを経由するループが形成される。
この状態第1のポートバイパス回路42のハードディスク12の一つに対応するポートバイパス素子であるPBCの切り替えスイッチ42dに障害が発生したことが検出された場合,図7に示す状態になる。
図7は実施例3において第1のポートバイパス回路42のPBC素子が故障した場合に切替えた状態である。この時,第2のポートバイパス回路40の切替スイッチ40dが閉じる(バイパスする)よう切替えられる。これにより,現用系の上流側のドライブ装置♯1に接続するケーブル2a,2bと下流側のドライブ装置♯3に接続するケーブル2c,2dがこのドライブ装置♯2をバイパスして接続される。
上記図7の構成において,片側のFC−ALで通信不能となったデバイスは,逆側の正常なFC−ALに処理が切り替わり,正常側のFC−ALの負荷が増加する。この場合,FC−ALの2系統を共に使用して,ドライブ装置によって何れかに切り替えて接続して運用するようにし,両側で通信可能なデバイス(ドライブ装置)を故障が発生したFC−AL側へ切り替えることが可能となり,負荷分散を維持することが可能である。
図8及び図9を用いて説明すると。図8,図9は二重化されたFC−ALの負荷分散を実現する方法を示す図(その1),(その2)である。図8のA.にコントローラ・エンクロージャ(CE)にドライブエンクロージャ(DE)が♯1〜♯3で示すように3台接続され,各ドライブ・エンクロージャ(DE)は,4個のハードディスク(HDD)が配置され,各DE♯1〜♯3の各ハードディスクは,1系のPBC♯1−1,PBC♯2−1,PBC♯3−1を介する1系のFC−AL♯1によりアクセスできると共に,2系のPBC♯1−2,PBC♯2−2,PBC♯3−2を介する2系のFC−AL♯2によりアクセスできる。このようなRAID装置は,正常時にはA.に示すように二重化されたFC−AL(♯1,♯2)のインタフェースで各ドライブ・エンクロージャ(DE)♯1〜♯3と通信を行い,各FC−ALはそれぞれ6台ずつのハードディスクと通信している。この状態において図のB.に示すようにPBC♯2−1のPBC素子が故障すると,PBC♯2−1経由で通信していたハードディスクはPBC♯2−2経由に切り替える。この状態では,2つのFC−AL(♯1,♯2)からの通信対象がFC−AL♯1経由が4台でFC−AL♯2経由が8台になり,片側への偏りが生じる。ここで,図9に示すように通信経路を切り替える。すなわち,FC−AL♯1側が6台,FC−AL♯2側が6台となる負荷分散を維持することが可能となる。
図10は実施例3において第2のポートバイパス回路40のPBC素子が故障した場合の切替えの状態である。この場合,第2のポートバイパス回路40のPBC素子が故障したことにより,現用系のFC−ALのループを使用することができないので,現用系のケーブル2a〜2dを介するループを閉鎖して,予備系のループに接続された第3のポートバイパス回路41を,ハードディスク12に接続する第1のポートバイパス回路42と接続するよう切替スイッチを切替える。すなわち,第1のポートバイパス回路42内のPBC素子(または切替スイッチ)42aをバイパス状態とし,PBC素子の切替スイッチ42bを第3のポートバイパス回路41の切替スイッチ41dと接続するよう切替スイッチを切替える。これにより,予備系のケーブル2e〜2h及び第3のポートバイパス回路41,第1のポートバイパス回路42を通るループが形成され,図示省略されたコントローラエンクロージャと通信することができる。
この場合,ケーブルの二重化同様,FC−ALトポロジが崩れないよう,正常時は不要な接続をPBC素子でバイパスし,異常発生時に異常個所を切り離し,代替個所のバイパスを解除する。
上記した図10の例は,第2のポートバイパス回路40のPBC素子が故障した場合であるが,第3のポートバイパス回路41のPBC素子が故障した場合に,第2のポートバイパス回路40が正常な状態になっている場合は,第3のポートバイパス回路41を切り離し,第2のポートバイパス回路40を第1のポートバイパス回路に接続し,FC−ALのループも予備系のケーブル2e〜2hから現用系のケーブル2a〜2dへ切り替えることで,通信を維持することができる。
上記したFC−ALのループの障害発生時のハードディスク等のデバイス故障特定方法は,上記特許文献2に記載された手法がある。この手法は,デバイス故障の特定方法であり,本発明が対象としてる故障部品には該当しないが,デバイス故障でないことを確認するため,最初にこのような手法により切り分ける。その後,図11に示すフローによりPBC素子,ケーブルの障害個所を特定することができる。
図11は故障個所の切り分けのフローチャートである。このフローチャートは,上記図6〜図10に示す実施例3の構成に示す構成(第1〜第3のポートバイパス回路40〜42)を備えたドライブ装置における障害の特定を行う例に適用することができる。
最初にループ障害が発生すると,ハードディスク(HDD)のバイパス(各ハードディスクに対応して一つずつ形成)による障害を特定し(図11のS1),ハードディスクのバイパスで障害が回復したかを判別し(同S2),障害が回復した場合はハードディスクが障害の要因であると判定し(同S3),障害特定を終了する。ステップS2でループ障害が回復しない場合,第2のポートバイパス回路40のPBC素子のバイパス(図6の第2のポートバイパス回路40のPBC40d)を形成し(同S4),ループ障害が回復したか判別する(同S5)。ここでループ障害が回復したことが判別されると,第1のポートバイパス回路のPBC素子(図6のPBC42c〜42nの何れか)が障害の要因であると判定し(図11のS6),ステップS5で障害が回復しない場合は,第2のポートバイパス回路のバイパスを解除し(同S7),ケーブルの予備系への切替え(図6の第3のポートバイパス回路41のPBC41dを切替えて接続状態とし,ケーブル2e〜2hの予備系を介するループを形成)を行う(図11のS8)。
続いてループ障害が回復したか判別し(図11のS9),回復しない場合は障害要因なしとして,他のデバイスの診断へ移行し,回復した場合は第1のポートバイパス回路42をループに接続する(同S10)。この場合,図6の第1のポートバイパス回路42のPBC42bを切替えて第3のポートバイパス回路41のPBC41dと接続してループを形成する。この状態で,ループ障害(通信ができない等の状態)が再現したか判別し(図11のS11),障害が再現した場合は第1のポートバイパス回路42のPBC素子が障害の要因であると判定し(同S12),障害特定を終了する。ステップS11において,ループ障害が再現しない場合は,現用系のループを形成するケーブルが障害の要因であると判定し(同S13),障害特定を終了する。
なお,PBC素子の受信端にファイバチャネル(FC)信号の品質を観測する機能を持つものが使用されており,このような素子を用いる場合は,上記図11に示すような切り分け手順を実施する必要はない。ファイバチャネルループがトポロジとして一つの円構造であるため,障害発生時は,その場所からコマンドの送受信元であるコントローラエンクロージャでバイパスまでの各観測点で異常を検出する。この場合,最初に異常を検出したポイントが障害個所となり,その障害個所に対応して,上記実施例1乃至実施例3の構成による切替え制御を実行する。
本発明の第1の原理構成を示す図である。 本発明の第2の原理構成を示す図である。 本発明の第3の原理構成を示す図である。 実施例1の構成を示す図である。 実施例2の構成を示す図である。 実施例3の構成を示す図である。 実施例3において第1のポートバイパス回路の素子が故障した場合の切替えの状態を示す図である。 二重化されたFC−ALの負荷分散を実現する方法を示す図(その1)である。 二重化されたFC−ALの負荷分散を実現する方法を示す図(その2)である。 実施例3において第2のポートバイパス回路の素子が故障した場合の切替えの状態を示す図である。 故障個所の切り分けのフローチャートを示す図である。 FC−ALのトポロジを示す図である。 二重化されたFC−ALによるRAID装置の構成例を示す図である。 従来のFC−ALのシステム構成を示す図である。
符号の説明
1 ドライブ装置(♯2)
10 第2のポートバイパス回路(PBC♯2−2)
11 第1のポートバイパス回路(PBC♯2−1)
12 複数のハードディスク(HDD)
2a,2b 上流側に接続するループのケーブル
2c,2d 下流側に接続するループのケーブル

Claims (3)

  1. 複数のデバイスを備えたドライブ装置を順次FC−ALにより接続した情報処理システムにおいて,
    前記ドライブ装置の前記各デバイスのそれぞれに設けたポートバイパス素子を直列に接続することにより形成されたループを含むポートバイパス回路を備え,
    前記ポートバイパス回路のループ上に現用系のループを形成する上流側へのケーブルと下流側へのケーブルのそれぞれを前記ポートバイパス回路のループに直列に接続するか,バイパスするかを切り替える該各ケーブルに対応する現用系の2つのポートバイパス素子と,予備系のループを形成する上流側へのケーブルと下流側へのケーブルのそれぞれを前記ポートバイパス回路のループに直列に接続するかバイパスするかを切り替える該各ケーブルに対応する予備系の2つのポートバイパス素子とを直列に設け,
    通常は前記現用系の上流側と下流側のケーブルを前記ポートバイパス回路と直列に接続して前記予備系の各ケーブルをバイパス接続し,前記現用系のループに障害が検出されると,前記現用系の上流側と下流側のポートバイパス素子をバイパスし,前記予備系の上流側と下流側のポートバイパス素子を前記ポートバイパス回路のループに直列に接続するよう切替えることを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。
  2. 複数のデバイスを備えたドライブ装置をFC−ALにより接続した情報処理システムにおいて,
    前記ドライブ装置は,各デバイスに対応する各ポートバイパス素子を順次接続した第1のポートバイパス回路と,前記第1のポートバイパス回路の上位に設けられ前記第1のポートバイパス回路の両端の端子と接続されたポートバイパス素子を備えた第2のポートバイパス回路を備え,
    前記第2のポートバイパス回路は,前記第1のポートバイパス回路の両端子をそれぞれFC−ALのループを形成する上流側のケーブルと下流側のケーブルとに接続するか,前記両端子間をバイパスするかの切り替え可能なポートバイパス素子を備え,
    前記第1のポートバイパス回路の上位に設けられ前記第1のポートバイパス回路のループ上に直列に接続されたポートバイパス素子を介して予備系のループを形成する上流側のケーブルと下流側のケーブルとに接続された第3のポートバイパス回路を設けたことを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。
  3. 請求項2において,
    前記第1のポートバイパス回路のループ上の前記第3のポートバイパス回路に接続するポートバイパス素子は,前記第2のポートバイパス回路が正常な状態ではバイパスされ,前記第2のポートバイパス回路のポートバイパス素子に障害が発生すると,前記第1のポートバイパス回路のループ上の前記第2のポートバイパス回路に接続するポートバイパス素子をバイパスし,前記第3のポートバイパス回路に接続するポートバイパス素子を前記予備系のケーブルを介するループを形成するよう切り替えられることを特徴とするドライブ装置をFC−ALにより接続した情報処理システム。
JP2006332796A 2006-12-11 2006-12-11 ドライブ装置をfc−alにより接続した情報処理システム Expired - Fee Related JP5082418B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006332796A JP5082418B2 (ja) 2006-12-11 2006-12-11 ドライブ装置をfc−alにより接続した情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006332796A JP5082418B2 (ja) 2006-12-11 2006-12-11 ドライブ装置をfc−alにより接続した情報処理システム

Publications (2)

Publication Number Publication Date
JP2008146354A JP2008146354A (ja) 2008-06-26
JP5082418B2 true JP5082418B2 (ja) 2012-11-28

Family

ID=39606468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332796A Expired - Fee Related JP5082418B2 (ja) 2006-12-11 2006-12-11 ドライブ装置をfc−alにより接続した情報処理システム

Country Status (1)

Country Link
JP (1) JP5082418B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298555A (ja) * 1999-04-13 2000-10-24 Hitachi Ltd ループ型アレイ制御装置及びループ接続記憶装置
JP4317436B2 (ja) * 2003-12-16 2009-08-19 株式会社日立製作所 ディスクアレイシステム及びインターフェイス変換装置
JP2005339216A (ja) * 2004-05-27 2005-12-08 Hitachi Ltd 記憶制御システム
JP4669263B2 (ja) * 2004-11-04 2011-04-13 株式会社日立製作所 ストレージ装置
JP4635941B2 (ja) * 2006-03-31 2011-02-23 日本電気株式会社 ディスクアレイサブシステム

Also Published As

Publication number Publication date
JP2008146354A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
US6055228A (en) Methods and apparatus for dynamic topology configuration in a daisy-chained communication environment
US5991891A (en) Method and apparatus for providing loop coherency
KR100831639B1 (ko) 정보 처리 장치, 통신 부하 분산 방법 및 통신 부하 분산프로그램을 기록한 기록 매체
US8402212B2 (en) Storage system and management method of its storage medium
US20080215910A1 (en) High-Availability Networking with Intelligent Failover
US20070088978A1 (en) Internal failover path for SAS disk drive enclosure
JP2001222385A (ja) 記憶装置および情報処理システム
US20070002847A1 (en) Storage control device and storage control device path switching method
JP3740969B2 (ja) 光クロスコネクト装置
US7263060B1 (en) Multiple switch protected architecture
JP2009284406A (ja) 通信装置および経路切替方法
JP2006285519A (ja) データ転送システムの障害診断方法、データ転送システム及びデータ記憶装置
KR100340686B1 (ko) 다중 호스트 컴퓨터와 레이드 사이의 중복연결을 위한 장치
US7861123B1 (en) Managing loop interface failure
JP2001256203A (ja) 冗長構成クロスバスイッチシステム
JP2007272702A (ja) ディスクアレイサブシステム、冗長性維持方法、および冗長性維持プログラム
JP4395766B2 (ja) 障害解析システム及び方法並びにプログラム
JP2016100843A (ja) 中継装置
US8255737B1 (en) System and method for a redundant communication fabric in a network storage system
WO2003091887A1 (en) Method and apparatus for dual porting a single port serial ata disk drive
JP5082418B2 (ja) ドライブ装置をfc−alにより接続した情報処理システム
JP4024607B2 (ja) 光クロスコネクト装置
US6980510B1 (en) Host interface adaptive hub storage system
WO2014030732A1 (ja) 通信システム、通信装置、プロテクション切り替え方法および切り替えプログラム
JP2007334764A (ja) Nasシステムおよびnasシステムの情報処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120326

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees