JP2006133926A - ストレージ装置 - Google Patents

ストレージ装置 Download PDF

Info

Publication number
JP2006133926A
JP2006133926A JP2004320102A JP2004320102A JP2006133926A JP 2006133926 A JP2006133926 A JP 2006133926A JP 2004320102 A JP2004320102 A JP 2004320102A JP 2004320102 A JP2004320102 A JP 2004320102A JP 2006133926 A JP2006133926 A JP 2006133926A
Authority
JP
Japan
Prior art keywords
storage
storage device
hard disk
physical storage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004320102A
Other languages
English (en)
Other versions
JP4669263B2 (ja
Inventor
Satoshi Yagi
聡 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004320102A priority Critical patent/JP4669263B2/ja
Priority to US11/020,143 priority patent/US7320093B2/en
Publication of JP2006133926A publication Critical patent/JP2006133926A/ja
Application granted granted Critical
Publication of JP4669263B2 publication Critical patent/JP4669263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • G11B19/047Recovery from power failure

Landscapes

  • Power Sources (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

【課題】 複数のハードディスクドライブに対する冗長化されていない電源ラインにてショート障害が発生した場合でも、データロストを回避することができるストレージ装置を提供する。
【解決手段】 ストレージ装置10において、ストレージ制御装置100は、ホストインタフェース制御部111と、ディスクインタフェース制御部112と、キャッシュメモリ114と、データ転送部113とを有し、記憶装置200は、複数のハードディスクドライブ201への電源ライン220のそれぞれに設けられポリスイッチ210と、電源ラインの電圧を監視する電源ライン監視回路240とを有し、電源ライン監視回路240により、電源ラインの電圧低下による電圧異常が検出されると、ディスクインタフェース制御部112と複数のハードディスクドライブ201のとを接続するデータラインを切断する。
【選択図】 図1

Description

本発明は、ストレージ装置に関し、特に、ハードディスクドライブの電源ラインに障害が発生した際のデータロスト回避に適用して有効な技術に関するものである。
従来、ストレージ装置の障害発生時に、装置の無停止運転のために装置内の各パッケージの活線挿抜を可能とし、各パッケージの活線挿抜時に装置の動作に影響を与えることなく実行可能にする技術があった(例えば、特許文献1参照)。
また、近年、ストレージ装置に格納されるデータ量は年々増える一方であり、データ量の増加に伴い、障害発生時のデータロスト回避の必要性は更に高くなっている。
そこで、複数のハードディスクドライブに対する冗長化されていない電源ラインにてショート障害が発生した場合でも、データロストを回避することが必要となってきている。
特開平7−160380号公報
しかしながら、特許文献1記載のものでは、複数のハードディスクドライブに対する冗長化されていない電源ラインにてショート障害が発生した場合については、考慮されておらず、1台のハードディスクドライブの電源ラインにショート障害が発生した場合には、電源ライン全体の電圧が低下してしまい、ショート障害が発生しているハードディスクドライブだけではなく、他のハードディスクドライブもリセットし、データロストとなるという問題があった。
そこで、本発明の目的は、複数のハードディスクドライブに対する冗長化されていない電源ラインにてショート障害が発生した場合でも、データロストを回避することができるストレージ装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明によるストレージ装置は、ストレージ制御装置と複数の物理記憶デバイスからなる記憶装置とを備えたストレージ装置であって、ストレージ制御装置は、上位装置との間でデータ転送を制御するホストインタフェース制御部と、記憶装置との間でデータ転送を制御するディスクインタフェース制御部と、データを一時的に記憶するキャッシュメモリと、ホストインタフェース制御部、ディスクインタフェース制御部およびキャッシュメモリが接続され、データ転送を制御するデータ転送部とを有し、
記憶装置は、複数の物理記憶デバイスへの電源ラインのそれぞれに設けられ、物理記憶デバイスへの過電流を検出すると物理記憶デバイスへの電源の供給を遮断するスイッチと、電源ラインの電圧を監視する電源ライン監視回路とを有し、
電源ライン監視回路により、電源ラインの電圧低下による電圧異常が検出されると、ディスクインタフェース制御部と複数の物理記憶デバイスとを接続するデータラインを切断するものである。
また、本発明によるストレージ装置は、ストレージ制御装置と複数の物理記憶デバイスからなる記憶装置とを備えたストレージ装置であって、ストレージ制御装置は、上位装置との間でデータ転送を制御するホストインタフェース制御部と、記憶装置との間でデータ転送を制御するディスクインタフェース制御部と、データを一時的に記憶するキャッシュメモリと、ホストインタフェース制御部、ディスクインタフェース制御部およびキャッシュメモリが接続され、データ転送を制御するデータ転送部とを有し、記憶装置は、複数の物理記憶デバイスへの電源ラインのそれぞれに設けられ、物理記憶デバイスへの過電流を検出すると物理記憶デバイスへの電源の供給を遮断するスイッチとを有し、ストレージ制御装置は、物理記憶デバイスの異常を検出すると、一定時間が経過するまで、上位装置から物理記憶デバイスへのアクセスを待たせるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、複数のハードディスクドライブに対する冗長化されていない電源ラインにてショート障害が発生した場合でも、データロストを回避することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
<ストレージ装置の構成>
図1により、本発明の実施の形態1に係るストレージ装置の構成について説明する。図1は本発明の実施の形態1に係るストレージ装置の構成を示す構成図である。
図1において、ストレージ装置10は、ストレージ制御装置100と記憶装置200から構成されている。
ストレージ制御装置100は、ホストインタフェース制御部111、ディスクインタフェース制御部112、データ転送部113、キャッシュメモリ114、中央処理装置(MPU)115を有するストレージ制御コントローラボード(CTL0,CTL1)110を備えている。
ホストインタフェース制御部111は、ホスト(上位装置)300との間で通信を行うための通信インタフェースを備え、ホスト300からのデータの受領、ホスト300へのデータ送信を制御する。
ディスクインタフェース制御部112は、記憶装置200との間で通信を行うための通信インタフェースを備え、記憶装置200内のハードディスクドライブ(物理記憶デバイス)201へのデータ送信、物理記憶デバイス201からのデータの受領を制御する。
データ転送部113は、ホストインタフェース制御部111とキャッシュメモリ114との間、ディスクインタフェース制御部112とキャッシュメモリ114との間、ストレージ制御コントローラボード(CTL0)110とストレージ制御コントローラボード(CTL1)110との間のデータ転送制御を行う。
キャッシュメモリ114は、ホスト300と記憶装置200との間で送受信されるデータを一時的に格納する。
記憶装置200は、複数のハードディスクドライブ(D0,D1,D2,D3,D4)201を備えており、複数のハードディスクドライブ201によりRAID(Redundant Arrays of Inexpensive Disks)を構成している。
複数のハードディスクドライブ201には、ポリスイッチ210を介して、共通の電源ライン220から電源が供給されており、ポリスイッチ210により、ハードディスクドライブ201の電源ラインにショート障害などが発生した際には、ショート障害などが発生したハードディスクドライブ201への電源の供給を遮断するようになっている。
ポリスイッチ210は、過電流を検出すると、ハードディスクドライブ201への電源の供給を遮断し、ハードディスクドライブ201の電源ラインの障害が復旧し、過電流が検出されなくなると、ハードディスクドライブ201への電源の供給を再開するスイッチである。
電源ライン220には、電源ライン220の電圧変化を監視する電源ライン監視回路240が接続されている。
ディスクインタフェース制御部112と複数のハードディスクドライブ201とは、ファイバチャネルによりループ状に接続されており、ファイバチャネルとハードディスクドライブ201との接続部には、ポートバイパスサーキット(PBC)230が接続され、ポートバイパスサーキット230により、ハードディスクドライブ201の接続および切り離しの制御や、ファイバチャネルラインの切断の制御を行っている。
ストレージ装置10には、ストレージ装置10とは別筐体の記憶装置200を接続することができ、ストレージ装置10内の記憶装置200と別筐体の記憶装置200をポートバイパスサーキット230を介して接続するようになっている。
<電源ラインショート時のポリスイッチの動作>
次に、図2〜図4により、本発明の実施の形態1に係るストレージ装置の電源ラインショート時のポリスイッチの動作について説明する。図2は本発明の実施の形態1に係るストレージ装置の電源ラインショート時のポリスイッチの動作を説明するための概略図であり、ハードディスクドライブ201、電源ライン220、ポリスイッチ210のみを示している。図3は本発明の実施の形態1に係るストレージ装置の電源ラインショート時のポリスイッチの動作を示すフローチャート、図4は本発明の実施の形態1に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。
まず、図2に示すように、ハードディスクドライブ(D1)201の電源ラインにショートが発生した場合には、ポリスイッチ210では、図3に示すように、電源ラインにショートが発生した後(S100)、過電流を検出すると(S101)、ポリスイッチ210がONとなる(S102)。
ポリスイッチ210がONとなると、ポリスイッチ210からハードディスクドライブ(D1)201への電源の供給が遮断される。
この図3に示すような動作により、電源ラインにショートが発生したハードディスクドライブ(D1)201への電源が遮断されるが、ポリスイッチ210がONとなるまでに、一定の時間(例えば、20mS)が経過するため、その間に、電源ラインの電圧が、ショート障害により低下する。
次に、この電圧の低下について説明する。
図4に示すように、ハードディスクドライブ(D1)201の電源ラインにショートが発生していない状態では、複数のハードディスクドライブ201には、電圧V0 の電源が供給されている。
そして、時間T0 で、ハードディスクドライブ(D1)201の電源ラインにショートが発生し、時間T2 でポリスイッチ210がONになった場合に、時間T2 に到達する前の時間T1 で、ハードディスクドライブ201の動作電圧V1 以下となり、全てのハードディスクドライブ201がリセット状態となる。
このリセット状態では、全てのハードディスクドライブ201が動作停止の状態となり、ホスト300からのアクセスがあった場合には、ショート障害が発生した、ハードディスクドライブ(D1)201だけではなく、他のハードディスクドライブ(D0,D2,D3,D4)201も閉塞されてしまい、データロストが発生してしまうことになる。
そこで、本実施の形態では、後述するようにデータロストの発生を防止している。
<電源ラインショート時の動作>
次に、図5〜図7により、本発明の実施の形態1に係るストレージ装置の電源ラインショート時の動作について説明する。図5は本発明の実施の形態1に係るストレージ装置の電源ラインショート時の動作を説明するための概略図であり、ハードディスクドライブ201、電源ライン220、ポリスイッチ210、電源ライン監視回路240、ポートバイパスサーキット230のみを示している。また、図5では、一方のディスクインタフェース制御部112からのファイバラインとの接続のみを示しており、電源ラインショート時の動作は、他方のディスクインタフェース制御部112からのファイバラインとの接続も同様である。図6は本発明の実施の形態1に係るストレージ装置の電源ラインショート時の動作を示すフローチャート、図7は本発明の実施の形態1に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。
まず、図5に示すように、ハードディスクドライブ(D1)201の電源ラインにショートが発生した場合には、ポリスイッチ210では、図3に示すような動作によりポリスイッチ210をONとする動作を行う。
また、電源ライン監視回路240では、図6に示すように、電源ライン220の電圧の変化を監視しており、ハードディスクドライブ(D1)201の電源ラインにショートが発生した後(S110)、電源ライン監視回路240により電圧異常が検出されると(S111)、ポートバイパスサーキット230などにより、ディスクインタフェース制御部112からのファイバチャネルによるファイバラインを切断する(S112)。
このファイバラインの切断時の電圧の変化は、図7に示すように、電源ライン220の電圧が、ハードディスクドライブ201の動作電圧V1 以下となる前の、時間T3 における電圧V2 の時点で電圧異常を検出し、ファイバラインの切断を行っている。
このため、ホスト300からのアクセスがあった場合には、ファイバラインが切断されているため、ディスクインタフェース制御部112とハードディスクドライブ201を接続するファイバラインの異常と認識され、ループ閉塞として、サブシステムダウンの状態となり、ハードディスクドライブ201自体の閉塞は行われない。
そして、図7に示す時間T2 において、ポリスイッチ210がONとなり、ハードディスクドライブ(D1)201への電源の供給が遮断されると、電源ライン220の電圧は通常の電圧V0 に戻る。
そして、電源ライン監視回路240では、電源ラインにショートが発生したハードディスクドライブ(D1)201に接続されたポリスイッチ210がONとなり、電圧異常が検出されなくなると、切断したファイバループを復旧し、正常なファイバループの状態とする。
そして、各ハードディスクドライブ201に対して、スピンアップのコマンドを送信し、各ハードディスクドライブ201を起動させた後、通常のアクセス処理に移行する。
この場合、電源ラインにショートが発生したハードディスクドライブ(D1)201は、ポリスイッチ210により、電源が遮断されているため、ハードディスクドライブ閉塞されるが、他のハードディスクドライブ(D0,D2,D3,D4)201は、ハードディスクドライブ閉塞されることなく、通常の動作を継続することが可能である。
このため、複数台のハードディスクドライブ201がハードディスクドライブ閉塞されることがないため、データロストを防止することが可能である。
そして、ハードディスクドライブ閉塞された、ハードディスクドライブ(D1)201は、その後、コネクションコピーおよびコピーバックにより、交換され、通常動作を行うことができるようになる。
<コネクションコピー処理およびコピーバック処理>
次に、図8〜図11により、本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコネクションコピー処理およびコピーバック処理について説明する。図8は本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコネクションコピー処理を説明するための説明図、図9は本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコネクションコピー処理の動作を示すフローチャート、図10は本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコピーバック処理を説明するための説明図、図11は本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコピーバック処理の動作を示すフローチャートである。
まず、本実施の形態では、図8に示すように、4D+1PでRAID5を構成しており、例えば、ハードディスクドライブ(D1)201が、ハードディスクドライブ閉塞された場合には、図9に示すように、ハードディスクドライブ閉塞された後(S120)、他のハードディスクドライブ(D0,D2,D3,D4)201のデータからコネクション演算を行い、ハードディスクドライブ(D1)201のデータを生成し、スペアのハードディスクドライブ(SP)202にコネクションコピーし(S121)、コネクション完了となる(S122)。
そして、コネクションコピーが完了すると、図10に示すように、ハードディスクドライブ閉塞されたハードディスクドライブ(D1)201を交換し、図11に示すように、ハードディスクドライブ(D1)201を交換した後(S130)、ハードディスクドライブ(SP)202のデータを交換したハードディスクドライブ(D1)201にコピーバックし(S131)、コピーバック完了となる(S132)。
以上のようなコネクションコピー処理およびコピーバック処理により、電源ラインにショートが発生し、ハードディスクドライブ閉塞となったハードディスクドライブ(D1)201は、正常な状態に復旧されて、通常の処理を行うことができるようになる。
なお、本実施の形態では、ストレージ制御装置100内に、2つのストレージ制御コントローラボード(CTL0,CTL1)110を備えた構成例で説明したが、1つのストレージ制御コントローラボード110により制御する構成においても、本実施の形態と同様な制御を行うことが可能である。
(実施の形態2)
実施の形態1では、ファイバチャネルにより接続されたファイバチャネルドライブのハードディスクドライブ201の例で説明したが、シリアルATA(SATA)により接続されたSATAドライブにおいても、同様に電源ラインのショート障害時の動作を行うことが可能である。
<ストレージ装置の構成>
図12により、本発明の実施の形態2に係るストレージ装置のSATAドライブを接続した構成について説明する。図12は本発明の実施の形態2に係るストレージ装置のSATAドライブを接続した構成を示す構成図である。
図12において、SATAドライブのハードディスクドライブ250の場合は、1対1の接続となるため、ディスクインタフェース制御部112からハードディスクドライブ250に対しては、ハードディスクドライブ250の台数分のラインが出ている。
SATAドライブのハードディスクドライブ250では、インタフェースを1本しか持っていないため、ストレージ制御コントローラボード(CTL0,CTL1)110の両方と接続するために、パス制御コントローラ(PathCTL)251と呼ばれる論理が追加されている。
パス制御コントローラ251は、ストレージ制御コントローラボード(CTL0,CTL1)110の両方と接続するためと、実施の形態1におけるポートバイパスサーキット230と同様に、ハードディスクドライブ250へのパスの切断を行うことができる。
ストレージ装置10とは別筐体の記憶装置200と接続する場合には、SATAインタフェースでは接続できないため、別筐体の記憶装置200との接続には、実施の形態1と同様にファイバチャネルのインタフェースを使用して接続している。他の構成は、実施の形態1と同様である。
<電源ラインショート時の動作>
図12に示す構成における電源ラインショート時の動作は、電源ライン監視回路240で電圧異常を検出した際、パス制御コントローラ251により、ディスクインタフェース制御部112からのSATAインタフェースによるSATAラインを切断する以外の動作は、実施の形態1と同様である。
なお、シリアルアタッチドスカジ(SAS)による接続もSATAによる接続と同様である。
また、その他、SCSIバスなどのパラレスバスによるデイジーチェーン接続においても、実施の形態1におけるファイバチャネルによる接続と同様に、電源ラインショート時の動作を行うことが可能である。
(実施の形態3)
実施の形態3は、実施の形態1において、電源ライン監視回路240による電圧異常の検出によりファイバラインの切断を行うのではなく、ストレージ制御装置100側で、ハードディスクドライブ201の電源ラインにショートなどによる、ハードディスクドライブ201の異常を検出した場合に、一定時間が経過するまでは、ホスト300からのアクセスを待たせるようにしたものである。
実施の形態3のストレージ装置10の構成は、電源ライン監視回路240が電源ライン220に接続されていない以外は、実施の形態1の構成と同様である。
<電源ラインショート時の動作>
次に、図13および図14により、本発明の実施の形態3に係るストレージ装置の電源ラインショート時の動作について説明する。図13は本発明の実施の形態3に係るストレージ装置の電源ラインショート時の動作を示すフローチャート、図14は本発明の実施の形態3に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。
まず、実施の形態1と同様に、図5に示すように、ハードディスクドライブ(D1)201の電源ラインにショートが発生した場合には、ポリスイッチ210では、実施の形態1と同様に図3に示すような動作によりポリスイッチ210をONとする動作を行う。
ハードディスクドライブ(D1)201の電源ラインにショートが発生するなどして、ストレージ制御装置100側でハードディスクドライブ201の異常が検出された場合の動作としては、図13に示すように、ハードディスクドライブ201の異常を検出すると(S140)、一定時間のウエイトを入れ、一定時間が経過するまでは、ホスト300からのアクセスを待たせる(S141)。
そして、S141での一定時間経過後に、複数のハードディスクドライブ201の異常か否かを判断し(S142)、S142で複数のハードディスクドライブ201の異常ではないと判断されれば、ハードディスクドライブ201の電源ラインにショートが発生し、全てのハードディスクドライブ201がリセット状態になったのではなく、1台のハードディスクドライブ201の異常であるので、そのハードディスクドライブ201をハードディスクドライブ閉塞とする(S143)。
また、S142で複数のハードディスクドライブ201の異常であると判断されれば、ハードディスクドライブ201の電源ラインにショートが発生し、全てのハードディスクドライブ201がリセット状態になった状態と判断し、全てのハードディスクドライブ201に対して、スピンアップのコマンドを送信し(S144)、各ハードディスクドライブ201を起動させた後、通常のアクセス処理に移行する。
そして、S144でのスピンアップのコマンドの送信によるハードディスクドライブ201の起動の結果、スピンアップ不可のハードディスクドライブ201をハードディスクドライブ閉塞とする(S145)。
この動作により、例えば、ハードディスクドライブ(D1)201の電源ラインにショートが発生した場合であっても、ハードディスクドライブ201の異常が検出されてから、電源ラインにショートが発生したハードディスクドライブ(D1)201に接続されたポリスイッチ210がONとなる時間を経過するまでは、ホスト300からのアクセスは待たせた状態となる。
そして、その後、全ハードディスクドライブ201にスピンアップのコマンドを送信し、電源ラインにショートが発生したハードディスクドライブ(D1)201のみをハードディスクドライブ閉塞とし、他のハードディスクドライブ(D0,D2,D3,D4)201は、ハードディスクドライブ閉塞されることなく、通常の動作を継続することが可能である。
このため、複数台のハードディスクドライブ201がハードディスクドライブ閉塞されることがないため、データロストを防止することが可能である。
そして、ハードディスクドライブ閉塞されたハードディスクドライブ(D1)201は、実施の形態1と同様に、その後、コネクションコピーおよびコピーバックにより、交換され、通常動作を行うことができるようになる。
図13のS141でのウエイトを入れる一定時間としては、図14の電圧の変化に示すように、電源ライン220の電圧が、ハードディスクドライブ201の動作電圧V1 以下となり、ハードディスクドライブ201がリセット状態になり、ハードディスクドライブ201の異常が検出される時間T1 から、ハードディスクドライブ201の電源ラインにショートが発生し、ポリスイッチ210がONとなる時間T2 よりも後の時間T4 までの一定時間が設定される。
これにより、一定時間経過後は、電源ラインにショートが発生したハードディスクドライブ(D1)201に接続されたポリスイッチ210がONとなり、ハードディスクドライブ(D1)201への電源の供給が遮断されているため、電圧はV0 に戻り、この時点で、各ハードディスクドライブ201に対して、スピンアップのコマンドが送信されると、正常なハードディスクドライブ201は通常に起動することが可能である。
なお、本実施の形態では、ハードディスクドライブ201の電源ラインにショートが発生し、全てのハードディスクドライブ201がリセット状態となった時点で、ハードディスクドライブ201の異常を検出しているが、ハードディスクドライブ201の電源ラインにショートが発生し、全てのハードディスクドライブ201がリセット状態になる前に、そのハードディスクドライブ201にホストからのアクセスがあった場合には、その時点でハードディスクドライブ201の異常を検出して、一定時間のウエイトを入れることも可能である。その場合でも、ハードディスクドライブ201の電源ラインにショートが発生し、ポリスイッチ210がONとなる時間T2 よりも後の時間T4 までの一定時間を設定することにより、本実施の形態と同様の動作を行うことが可能である。
また、実施の形態2と同様に、SATAドライブを接続した場合でも、SATAドライブのハードディスクドライブ201の異常を検出した際、一定時間のウエイトを入れ、一定時間が経過するまでは、ホスト300からのアクセスを待たせることにより、本実施の形態と同様の動作を行うことが可能である。
(実施の形態4)
実施の形態3は、実施の形態1において、電源ライン監視回路240による電圧異常の検出によりファイバラインの切断を行うのではなく、電源ライン監視回路240による電圧異常の検出により、一定時間が経過するまでは、ホスト300からのアクセスを待たせるようにしたものである。
実施の形態4のストレージ装置10の構成は、実施の形態1の構成と同様である。
<電源ラインショート時の動作>
次に、図15および図16により、本発明の実施の形態4に係るストレージ装置の電源ラインショート時の動作について説明する。図15は本発明の実施の形態4に係るストレージ装置の電源ラインショート時の動作を示すフローチャート、図16は本発明の実施の形態4に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。
まず、実施の形態1と同様に、図5に示すように、ハードディスクドライブ(D1)201の電源ラインにショートが発生した場合には、ポリスイッチ210では、実施の形態1と同様に図3に示すような動作によりポリスイッチ210をONとする動作を行う。
ハードディスクドライブ(D1)201の電源ラインにショートが発生して、電源ライン監視回路240による電圧異常が検出された場合の動作としては、図15に示すように、ハードディスクドライブ(D1)201の電源ラインにショートが発生した後(S150)、電源ライン監視回路240により電圧異常が検出されると(S151)、一定時間のウエイトを入れ、一定時間が経過するまでは、ホスト300からのアクセスを待たせる(S152)。
そして、S152での一定時間経過後に、複数のハードディスクドライブ201の異常か否かを判断し(S153)、S153で複数のハードディスクドライブ201の異常ではないと判断されれば、ハードディスクドライブ201の電源ラインにショートが発生し、全てのハードディスクドライブ201がリセット状態になったのではなく、1台のハードディスクドライブ201の異常であるので、そのハードディスクドライブ201をハードディスクドライブ閉塞とする(S154)。
また、S153で複数のハードディスクドライブ201の異常であると判断されれば、ハードディスクドライブ201の電源ラインにショートが発生し、全てのハードディスクドライブ201がリセット状態になった状態と判断し、全てのハードディスクドライブ201に対して、スピンアップのコマンドを送信し(S155)、各ハードディスクドライブ201を起動させた後、通常のアクセス処理に移行する。
そして、S155でのスピンアップのコマンドの送信によるハードディスクドライブ201の起動の結果、スピンアップ不可のハードディスクドライブ201をハードディスクドライブ閉塞とする(S156)。
この動作により、例えば、ハードディスクドライブ(D1)201の電源ラインにショートが発生した場合であっても、電源ライン監視回路240により電圧異常が検出されてから、電源ラインにショートが発生したハードディスクドライブ(D1)201に接続されたポリスイッチ210がONとなる時間を経過するまでは、ホスト300からのアクセスは待たせた状態となる。
そして、その後、全ハードディスクドライブ201にスピンアップのコマンドを送信し、電源ラインにショートが発生したハードディスクドライブ(D1)201のみをハードディスクドライブ閉塞とし、他のハードディスクドライブ(D0,D2,D3,D4)201は、ハードディスクドライブ閉塞されることなく、通常の動作を継続することが可能である。
このため、複数台のハードディスクドライブ201がハードディスクドライブ閉塞されることがないため、データロストを防止することが可能である。
そして、ハードディスクドライブ閉塞されたハードディスクドライブ(D1)201は、実施の形態1と同様に、その後、コネクションコピーおよびコピーバックにより、交換され、通常動作を行うことができるようになる。
図15のS152でのウエイトを入れる一定時間としては、図16の電圧の変化に示すように、ハードディスクドライブ201の電源ラインにショートが発生し、電源ライン220の電圧が、ハードディスクドライブ201の動作電圧V1 以下となる前の、時間T3 における電圧V2 の時点で電圧異常を検出し、この電圧異常を検出した時間T3 から、ポリスイッチ210がONとなる時間T2 よりも後の時間T4 までの一定時間が設定される。
これにより、一定時間経過後は、電源ラインにショートが発生したハードディスクドライブ(D1)201に接続されたポリスイッチ210がONとなり、ハードディスクドライブ(D1)201への電源の供給が遮断されているため、電圧はV0 に戻り、この時点で、各ハードディスクドライブ201に対して、スピンアップのコマンドが送信されると、正常なハードディスクドライブ201は通常に起動することが可能である。
なお、本実施の形態では、電源ライン監視回路240による電圧異常の検出により、一定時間が経過するまでは、ホスト300からのアクセスを待たせるようにしているが、電源ラインにショートが発生したハードディスクドライブ201に接続されたポリスイッチ210がONとなり、電源ライン監視回路240により電圧異常が検出されなくなるまで、ホスト300からのアクセスを待たせるようにすることも可能である。
また、実施の形態2と同様に、SATAドライブを接続した場合でも、SATAドライブのハードディスクドライブ201の異常を検出した際、一定時間のウエイトを入れ、一定時間が経過するまでは、ホスト300からのアクセスを待たせることにより、本実施の形態と同様の動作を行うことが可能である。
(実施の形態5)
実施の形態5は、ハードディスクドライブ201の電源ラインにショートが発生した場合などで、そのショートにより、ハードディスクドライブ201の2つあるデータラインの片方のデータラインに障害が発生した場合に、他方のデータラインでホストからのアクセスに対する対応を行うものである。
実施の形態5のストレージ装置10の構成は、実施の形態1の構成と同様である。
<データライン障害時の動作>
図17により、本発明の実施の形態5に係るストレージ装置のデータライン障害時の動作について説明する。図17は本発明の実施の形態5に係るストレージ装置のデータライン障害時の動作を説明するための説明図である。
まず、障害が発生していない通常の状態では、ストレージ制御装置100内のストレージ制御コントローラボード(CTL0,CTL1)110は、それぞれ、異なるホスト300によるハードディスクドライブ201へのアクセスを処理している。
例えば、ストレージ制御コントローラボード(CTL0)110に接続されたホスト300は、図17の400に示すラインを使用して、例えば、ハードディスクドライブ(D1)201に対してアクセスしている。
この状態で、例えば、ハードディスクドライブ(D1)201の電源ラインにショートが発生し、その結果データラインにも障害が発生してしまった場合には、データラインはループ状になっているため、ハードディスクドライブ(D1)201のデータラインに障害が発生すると、ストレージ制御コントローラボード(CTL0)110に接続されているループ0のデータライン全てが使用不可能な状態となる。
この場合、障害の切り分け処理を行い、障害部位を特定し、データラインが異常となったハードディスクドライブ201を切り離すまでは、ストレージ制御コントローラボード(CTL0)110側のデータラインのループ0は使用できない。
そこで、本実施の形態では、ハードディスクドライブ201に接続されたデータラインの一方に障害が発生した場合には、図17の410に示すような他方のデータラインを使用して、ホスト300からのアクセスを処理している。
これにより、障害の切り分け処理などを行っている際も、ホスト300からのアクセスを処理することができ、レスポンスタイムを高速化することが可能である。
データライン障害時のストレージ制御コントローラボード(CTL0,CTL1)110間の連携処理は、例えば、通常の処理時には、ホスト300からのアクセスに対して、ストレージ制御コントローラボード(CTL0,CTL1)110内の両方のキャッシュメモリ114に2重書きし、ホスト300のアクセスに対する対応を、ストレージ制御コントローラボード(CTL0,CTL1)110のどちらでもできるような状態としておく。
そして、データラインが異常の際には、ストレージ制御コントローラボード(CTL0,CTL1)110内のデータ転送部113でのデータ転送の経路を変更し、例えば、データラインが異常となったストレージ制御コントローラボード(CTL0)110に接続されたホスト300からのアクセスは、ストレージ制御コントローラボード(CTL1)110のデータ転送部113を経由して、図17の410に示すラインにより、ハードディスクドライブ201にアクセスする。
その後、データラインが障害となったループ0では、障害の切り分け処理が行われ、障害部位のハードディスクドライブ201の特定および特定された障害部位のハードディスクドライブ201の閉塞処理が行われた後に、データラインを元のループ状態に戻し、ストレージ制御コントローラボード(CTL0)110からのアクセスを開始する。
また、閉塞されたハードディスクドライブ201は、実施の形態1と同様に、その後、コネクションコピーおよびコピーバックにより、交換され、通常動作を行うことができるようになる。
なお、ハードディスクドライブ(D1)201のデータラインに障害が発生し、ストレージ制御コントローラボード(CTL0,CTL1)110に接続されているループ0、ループ1の両方が使用不可能な状態となった場合でも、一方のループにより、障害部位の特定処理を行い、他方のループにより、別筐体に接続された記憶装置200へのアクセスを行うことにより、別筐体の記憶装置200を接続した場合のレスポンスタイムを高速化することが可能である。
<障害部位の特定時の動作>
次に、図18により、本発明の実施の形態5に係るストレージ装置の障害部位の特定時の動作について説明する。図18は本発明の実施の形態5に係るストレージ装置の障害部位の特定時の動作を示すフローチャートである。
まず、ファイバインタフェースの障害発生を検出すると(S160)、切り分け手順を開始する(S161)。
そして、ポートバイパスサーキット230により、全てのハードディスクドライブ(D0,D1,D2,D3,D4)201をループから切り離し(S162)、ループ異常発生か否かを判断する(S163)。
S163でループ異常発生であると判断されれば、ハードディスクドライブ201の障害ではなく、ファイバライン自体のライン異常に特定する(S164)。
また、S163でループ異常発生でないと判断されれば、ポートバイパスサーキット230により、ハードディスクドライブ(D0,D1)201をループに接続し(S165)、ループ異常発生か否かを判断する(S166)。
S166でループ異常発生であると判断されれば、現在接続されているハードディスクドライブ(D0,D1)201が異常と判断し、ポートバイパスサーキット230により、ハードディスクドライブ(D1)201をループから切り離し(S167)、ループ異常発生か否かを判断する(S168)。
S168でループ異常発生であると判断されれば、現在接続されているハードディスクドライブ(D0)201が異常と判断し、障害部位をハードディスクドライブ(D0)201に特定する(S169)。
また、S168でループ異常発生でないと判断されれば、S167で切り離したハードディスクドライブ(D1)201が異常と判断し、障害部位をハードディスクドライブ(D1)201に特定する(S170)。
また、S166でループ異常発生でないと判断されれば、ハードディスクドライブ(D2,D3,D4)201が異常と判断し、ポートバイパスサーキット230により、ハードディスクドライブ(D0,D1)201をループから切り離し、ハードディスクドライブ(D2,D3,D4)201をループに接続し(S171)、ループ異常発生か否かを判断する(S172)。
S172でループ異常発生でないと判断されれば、ファイバインタフェースの障害発生は誤検出の可能性があるとしてファイバラインをライン正常とし(S173)、再度、ファイバインタフェースの障害発生を検出した場合には、S160以降の処理を実施する。
また、S172でループ異常発生であると判断されれば、現在接続されているハードディスクドライブ(D2,D3,D4)201が異常と判断し、ポートバイパスサーキット230により、ハードディスクドライブ(D2)201をループから切り離し(S174)、ループ異常発生か否かを判断する(S175)。
S175でループ異常発生でないと判断されれば、S174で切り離したハードディスクドライブ(D2)201が異常と判断し、障害部位をハードディスクドライブ(D2)201に特定する(S176)。
また、S175でループ異常発生であると判断されれば、現在接続されているハードディスクドライブ(D3,D4)201が異常と判断し、ポートバイパスサーキット230により、ハードディスクドライブ(D3)201をループから切り離し(S177)、ループ異常発生か否かを判断する(S178)。
S178でループ異常発生でないと判断されれば、S177で切り離したハードディスクドライブ(D3)201が異常と判断し、障害部位をハードディスクドライブ(D3)201に特定する(S179)。
また、S178でループ異常発生であると判断されれば、現在接続されているハードディスクドライブ(D4)201が異常と判断し、障害部位をハードディスクドライブ(D4)201に特定する(S180)。
以上の処理により障害部位を特定し、障害部位と特定されたハードディスクドライブ201を閉塞状態でループを回復することが可能である。
また、上記S160〜S180の処理による障害部位の特定処理をストレージ制御コントローラボード(CTL0)110側で行っている際に、例えば、ストレージ制御コントローラボード(CTL0)110では、ループ0のファイバラインは使用できないため、ストレージ制御コントローラボード(CTL0)110に接続されたホスト300からのアクセスを受領したときには、ハードディスクドライブ201のデュアルインタフェースを利用して、そのデュアルインタフェースのストレージ制御コントローラボード(CTL1)110側のラインにより、他のストレージ制御コントローラボード(CTL1)110を経由してデータリード処理を行っている。
この場合の動作としては、まず、ストレージ制御コントローラボード(CTL0)110に接続されたホスト300からのアクセスを受領すると(S200)、ストレージ制御コントローラボード(CTL1)110に、ストレージ制御コントローラボード(CTL0,CTL1)110のデータ転送部113が連携することにより、ハードディスクドライブ201のデュアルインタフェース経由でのハードディスクドライブ201からのデータリードを依頼する(S201)。
そして、ストレージ制御コントローラボード(CTL1)110では、ストレージ制御コントローラボード(CTL0)110からのデュアルインタフェース経由でのハードディスクドライブ201からのデータリードの依頼を受領し(S202)、ハードディスクドライブ201からデータをリードし、デュアルインタフェース経由でストレージ制御コントローラボード(CTL0)110にデータを送付する(S203)。
そして、ストレージ制御コントローラボード(CTL0)110では、ストレージ制御コントローラボード(CTL1)110からのデータを受領し(S204)、ホスト300にS204で受領したデータを送信する(S205)。
また、ストレージ制御コントローラボード(CTL1)110側でデータラインに異常が発生した際も、上記と同様な処理により、ストレージ制御コントローラボード(CTL1)110に接続されたホスト300からのアクセスに対する処理が行われる。
以上の処理により、障害部位の特定処理を行っている際にも、ホスト300からのアクセス処理を行うことができ、データラインに障害は発生した際のホスト300に対するレスポンスタイムを高速化することが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施の形態1に係るストレージ装置の構成を示す構成図である。 本発明の実施の形態1に係るストレージ装置の電源ラインショート時のポリスイッチの動作を説明するための概略図である。 本発明の実施の形態1に係るストレージ装置の電源ラインショート時のポリスイッチの動作を示すフローチャートである。 本発明の実施の形態1に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。 本発明の実施の形態1に係るストレージ装置の電源ラインショート時の動作を説明するための概略図である。 本発明の実施の形態1に係るストレージ装置の電源ラインショート時の動作を示すフローチャートである。 本発明の実施の形態1に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。 本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコネクションコピー処理を説明するための説明図である。 本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコネクションコピー処理の動作を示すフローチャートである。 本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコピーバック処理を説明するための説明図である。 本発明の実施の形態1に係るストレージ装置のハードディスクドライブ閉塞後のコピーバック処理の動作を示すフローチャートである。 本発明の実施の形態2に係るストレージ装置のSATAドライブを接続した構成を示す構成図である。 本発明の実施の形態3に係るストレージ装置の電源ラインショート時の動作を示すフローチャートである。 本発明の実施の形態3に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。 本発明の実施の形態4に係るストレージ装置の電源ラインショート時の動作を示すフローチャートである。 本発明の実施の形態4に係るストレージ装置の電源ラインショート時の電圧の変化を示す図である。 本発明の実施の形態5に係るストレージ装置のデータライン障害時の動作を説明するための説明図である。 本発明の実施の形態5に係るストレージ装置の障害部位の特定動作を示すフローチャートである。
符号の説明
10…ストレージ装置、100…ストレージ制御装置、110…ストレージ制御コントローラボード、111…ホストインタフェース制御部、112…ディスクインタフェース制御部、113…データ転送部、114…キャッシュメモリ、115…中央処理装置、200…記憶装置、201…ハードディスクドライブ、210…ポリスイッチ、220…電源ライン、230…ポートバイパスサーキット、240…電源ライン監視回路、250…ハードディスクドライブ、251…パス制御コントローラ、300…ホスト。

Claims (20)

  1. ストレージ制御装置と複数の物理記憶デバイスからなる記憶装置とを備えたストレージ装置であって、
    前記ストレージ制御装置は、上位装置との間でデータ転送を制御するホストインタフェース制御部と、前記記憶装置との間でデータ転送を制御するディスクインタフェース制御部と、前記データを一時的に記憶するキャッシュメモリと、前記ホストインタフェース制御部、前記ディスクインタフェース制御部および前記キャッシュメモリが接続され、データ転送を制御するデータ転送部とを有し、
    前記記憶装置は、前記複数の物理記憶デバイスへの電源ラインのそれぞれに設けられ、前記物理記憶デバイスへの過電流を検出すると前記物理記憶デバイスへの電源の供給を遮断するスイッチと、前記電源ラインの電圧を監視する電源ライン監視回路とを有し、
    前記電源ライン監視回路により、前記電源ラインの電圧低下による電圧異常が検出されると、前記ディスクインタフェース制御部と前記複数の物理記憶デバイスとを接続するデータラインを切断することを特徴とするストレージ装置。
  2. 請求項1記載のストレージ装置であって、
    前記電源ライン監視回路は、前記電源ラインの電圧低下により前記物理記憶デバイスが動作不能となる前に電圧異常を検出することを特徴とするストレージ装置。
  3. 請求項1記載のストレージ装置であって、
    前記データラインを切断した後、前記電源ライン監視回路により、前記電源ラインの電圧異常が検出されなくなると、切断した前記データラインを復旧し、前記複数の物理記憶デバイスに対して起動のコマンドを送信することを特徴とするストレージ装置。
  4. 請求項1記載のストレージ装置であって、
    前記データラインを切断した後、一定時間が経過した後に切断した前記データラインを復旧し、前記複数の物理記憶デバイスに対して起動のコマンドを送信することを特徴とするストレージ装置。
  5. 請求項4記載のストレージ装置であって、
    前記一定時間は、前記物理記憶デバイス内の電源ラインがショートし、前記スイッチにより電源が遮断される時間を超えるまでの時間が設定されることを特徴とするストレージ装置。
  6. 請求項1記載のストレージ装置であって、
    前記データラインと前記物理記憶デバイスとの間にポートバイパスサーキットを接続し、前記ポートバイパスサーキットにより、前記データラインの切断を行うことを特徴とするストレージ装置。
  7. 請求項1記載のストレージ装置であって、
    前記データラインは、ファイバチャネルループまたはシリアルATAインタフェースであることを特徴とするストレージ装置。
  8. 請求項1記載のストレージ装置であって、
    前記ストレージ制御装置は、前記ホストインタフェース制御部、前記ディスクインタフェース制御部、前記キャッシュメモリ、およびデータ転送部を2系統備え、異なる前記上位装置からのアクセスに基づいて、前記2系統のデータラインにより前記複数の物理記憶デバイスへのアクセス処理を行い、前記2系統の内、片系のデータラインに異常があると、前記2系統のデータ転送部間でのデータ転送を行い、他系のデータラインにより、前記異なる上位装置のどちらからのアクセスに対しても、前記複数の物理記憶デバイスへのアクセス処理を行うことを特徴とするストレージ装置。
  9. ストレージ制御装置と複数の物理記憶デバイスからなる記憶装置とを備えたストレージ装置であって、
    前記ストレージ制御装置は、上位装置との間でデータ転送を制御するホストインタフェース制御部と、前記記憶装置との間でデータ転送を制御するディスクインタフェース制御部と、前記データを一時的に記憶するキャッシュメモリと、前記ホストインタフェース制御部、前記ディスクインタフェース制御部および前記キャッシュメモリが接続され、データ転送を制御するデータ転送部とを有し、
    前記記憶装置は、前記複数の物理記憶デバイスへの電源ラインのそれぞれに設けられ、前記物理記憶デバイスへの過電流を検出すると前記物理記憶デバイスへの電源の供給を遮断するスイッチを有し、
    前記ストレージ制御装置は、前記物理記憶デバイスの異常を検出すると、一定時間が経過するまで、前記上位装置から前記物理記憶デバイスへのアクセスを待たせることを特徴とするストレージ装置。
  10. 請求項9記載のストレージ装置であって、
    前記ストレージ制御装置による前記物理記憶デバイスの異常の検出は、前記物理記憶デバイスへ供給される電源の電圧が低下し、前記物理記憶デバイスが動作不能となったことを検出することを特徴とするストレージ装置。
  11. 請求項9記載のストレージ装置であって、
    前記ストレージ制御装置による前記物理記憶デバイスの異常の検出は、前記物理記憶デバイス内の電源ラインがショートし、動作不能となったことを検出することを特徴とするストレージ装置。
  12. 請求項9記載のストレージ装置であって、
    前記一定時間は、前記物理記憶デバイス内の電源ラインがショートし、前記スイッチにより電源が遮断される時間を超えるまでの時間が設定されることを特徴とするストレージ装置。
  13. 請求項9記載のストレージ装置であって、
    前記ストレージ制御装置は、前記一定時間が経過した後、前記複数の物理記憶デバイスが異常の場合、前記複数の物理記憶デバイスに対して、起動のコマンドを送信することを特徴とするストレージ装置。
  14. 請求項13記載のストレージ装置であって、
    前記ストレージ制御装置は、前記起動のコマンドを送信した後、起動不可の前記物理記憶デバイスを閉塞することを特徴とするストレージ装置。
  15. 請求項9記載のストレージ装置であって、
    前記ストレージ制御装置は、前記ホストインタフェース制御部、前記ディスクインタフェース制御部、前記キャッシュメモリ、およびデータ転送部を2系統備え、異なる前記上位装置からのアクセスに基づいて、前記2系統のデータラインにより前記複数の物理記憶デバイスへのアクセス処理を行い、前記2系統の内、片系のデータラインに異常があると、前記2系統のデータ転送部間でのデータ転送を行い、他系のデータラインにより、前記異なる上位装置のどちらからのアクセスに対しても、前記複数の物理記憶デバイスへのアクセス処理を行うことを特徴とするストレージ装置。
  16. 請求項9記載のストレージ装置であって、
    前記記憶装置は、前記電源ラインの電圧を監視する電源ライン監視回路を有し、
    前記ストレージ制御装置は、前記電源ライン監視回路により、前記電源ラインの電圧低下による電圧異常が検出されると、一定時間が経過するまで、前記上位装置から前記物理記憶デバイスへのアクセスを待たせることを特徴とするストレージ装置。
  17. 請求項16記載のストレージ装置であって、
    前記一定時間は、前記物理記憶デバイス内の電源ラインがショートし、前記スイッチにより電源が遮断される時間を超えるまでの時間が設定されることを特徴とするストレージ装置。
  18. 請求項16記載のストレージ装置であって、
    前記ストレージ制御装置は、前記一定時間が経過した後、前記複数の物理記憶デバイスが異常の場合、前記複数の物理記憶デバイスに対して、起動のコマンドを送信することを特徴とするストレージ装置。
  19. 請求項16記載のストレージ装置であって、
    前記ストレージ制御装置は、前記起動のコマンドを送信した後、起動不可の前記物理記憶デバイスを閉塞することを特徴とするストレージ装置。
  20. 請求項16記載のストレージ装置であって、
    前記ストレージ制御装置は、前記ホストインタフェース制御部、前記ディスクインタフェース制御部、前記キャッシュメモリ、およびデータ転送部を2系統備え、異なる前記上位装置からのアクセスに基づいて、前記2系統のデータラインにより前記複数の物理記憶デバイスへのアクセス処理を行い、前記2系統の内、片系のデータラインに異常があると、前記2系統のデータ転送部間でのデータ転送を行い、他系のデータラインにより、前記異なる上位装置のどちらからのアクセスに対しても、前記複数の物理記憶デバイスへのアクセス処理を行うことを特徴とするストレージ装置。
JP2004320102A 2004-11-04 2004-11-04 ストレージ装置 Expired - Fee Related JP4669263B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004320102A JP4669263B2 (ja) 2004-11-04 2004-11-04 ストレージ装置
US11/020,143 US7320093B2 (en) 2004-11-04 2004-12-27 Storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004320102A JP4669263B2 (ja) 2004-11-04 2004-11-04 ストレージ装置

Publications (2)

Publication Number Publication Date
JP2006133926A true JP2006133926A (ja) 2006-05-25
JP4669263B2 JP4669263B2 (ja) 2011-04-13

Family

ID=36387881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004320102A Expired - Fee Related JP4669263B2 (ja) 2004-11-04 2004-11-04 ストレージ装置

Country Status (2)

Country Link
US (1) US7320093B2 (ja)
JP (1) JP4669263B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146354A (ja) * 2006-12-11 2008-06-26 Fujitsu Ltd ドライブ装置をfc−alにより接続した情報処理システム
US8634156B2 (en) 2011-03-30 2014-01-21 Fujitsu Limited Storage system, storage control apparatus, and storage control method
JP2015504187A (ja) * 2012-01-30 2015-02-05 株式会社日立製作所 ストレージ装置
WO2023243382A1 (ja) * 2022-06-16 2023-12-21 パナソニックIpマネジメント株式会社 映像記録システム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7412631B2 (en) * 2005-09-13 2008-08-12 Lsi Corporation Methods and structure for verifying domain functionality
JP2007188421A (ja) * 2006-01-16 2007-07-26 Fujitsu Ltd 電源供給制御装置および電源供給制御方法
US7761642B2 (en) * 2006-12-22 2010-07-20 Lsi Corporation Serial advanced technology attachment (SATA) and serial attached small computer system interface (SCSI) (SAS) bridging
US7873768B2 (en) * 2008-03-17 2011-01-18 International Business Machines Corporation Peripheral device enabling enhanced communication
US8296486B2 (en) * 2008-03-17 2012-10-23 International Business Machines Corporation Peripheral device enabling enhanced communication
US20090234991A1 (en) * 2008-03-17 2009-09-17 International Business Machines Corporation Enhanced throughput communication with a peripheral device
US8495757B2 (en) 2010-04-22 2013-07-23 Hewlett-Packard Development Company, L.P. System and method for placing an electronic apparatus into a protected state in response to environmental data
US8787831B2 (en) * 2012-06-05 2014-07-22 Jogtek Corp. Smart data storage apparatus and data transmitting method for the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04289558A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd ディスク装置における電源瞬断時の書き込みデータ保護方式
JPH0916482A (ja) * 1995-06-30 1997-01-17 Nec Corp 上位装置に接続された装置
JPH09269855A (ja) * 1996-04-02 1997-10-14 Hitachi Ltd モジュールのオンライン交換が可能なデータ処理システム
JP2001337868A (ja) * 2000-05-24 2001-12-07 Hitachi Ltd Fc−al用ディスク装置
JP2002007077A (ja) * 2000-06-21 2002-01-11 Nec Corp ディスクアレイ装置のループ診断システム及びその方法
JP2002268830A (ja) * 2001-03-14 2002-09-20 Nec Corp ディスクアレイ装置
JP2004038290A (ja) * 2002-06-28 2004-02-05 Toshiba Corp 情報処理システムおよび同システムで用いられるディスク制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537584A (en) * 1989-06-13 1996-07-16 Hitachi Maxell, Ltd. Power instability control of a memory card and a data processing device therefor
JP3161189B2 (ja) 1993-12-03 2001-04-25 株式会社日立製作所 記憶システム
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
GB2318262B (en) * 1996-10-08 2000-11-08 Ibm Bypass circuit for data processing system
DE69904875T2 (de) * 1998-06-01 2003-08-28 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Überwachung des Stromversorgungszustands in einem an einen Hauptrechner angeschlossenen Peripheriegerät

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04289558A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd ディスク装置における電源瞬断時の書き込みデータ保護方式
JPH0916482A (ja) * 1995-06-30 1997-01-17 Nec Corp 上位装置に接続された装置
JPH09269855A (ja) * 1996-04-02 1997-10-14 Hitachi Ltd モジュールのオンライン交換が可能なデータ処理システム
JP2001337868A (ja) * 2000-05-24 2001-12-07 Hitachi Ltd Fc−al用ディスク装置
JP2002007077A (ja) * 2000-06-21 2002-01-11 Nec Corp ディスクアレイ装置のループ診断システム及びその方法
JP2002268830A (ja) * 2001-03-14 2002-09-20 Nec Corp ディスクアレイ装置
JP2004038290A (ja) * 2002-06-28 2004-02-05 Toshiba Corp 情報処理システムおよび同システムで用いられるディスク制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146354A (ja) * 2006-12-11 2008-06-26 Fujitsu Ltd ドライブ装置をfc−alにより接続した情報処理システム
US8634156B2 (en) 2011-03-30 2014-01-21 Fujitsu Limited Storage system, storage control apparatus, and storage control method
JP2015504187A (ja) * 2012-01-30 2015-02-05 株式会社日立製作所 ストレージ装置
WO2023243382A1 (ja) * 2022-06-16 2023-12-21 パナソニックIpマネジメント株式会社 映像記録システム

Also Published As

Publication number Publication date
US20060107124A1 (en) 2006-05-18
US7320093B2 (en) 2008-01-15
JP4669263B2 (ja) 2011-04-13

Similar Documents

Publication Publication Date Title
US6802023B2 (en) Redundant controller data storage system having hot insertion system and method
US6715101B2 (en) Redundant controller data storage system having an on-line controller removal system and method
US6708285B2 (en) Redundant controller data storage system having system and method for handling controller resets
JP5160085B2 (ja) ストレージ・デバイスの障害を予測するための装置、システム、および方法
TWI780016B (zh) 儲存系統及其操作方法、以及提供抹除碼保護的系統
JP3161189B2 (ja) 記憶システム
US8402189B2 (en) Information processing apparatus and data transfer method
US7698592B2 (en) Apparatus and method for controlling raid array rebuild
EP1736879A2 (en) DIsk array apparatus and method for controlling the same
JP2007128437A (ja) ディスクアレイ装置及びその経路障害検出方法
JP4669263B2 (ja) ストレージ装置
JP2005326935A (ja) 仮想化ストレージを備える計算機システムの管理サーバおよび障害回避復旧方法
JP2007058419A (ja) Pld上のメモリ内の情報に従って構築される論理回路を備えたストレージシステム
JP2013515981A (ja) ストレージ装置、及びストレージ装置の制御方法
JP6307847B2 (ja) 情報処理装置,制御装置及び制御プログラム
JP4438010B2 (ja) 中継装置、中継方法および中継制御プログラム
JP2009205316A (ja) ディスクアレイ装置、ディスクアレイ制御方法及びディスクアレイ制御装置
US8095820B2 (en) Storage system and control methods for the same
US7861112B2 (en) Storage apparatus and method for controlling the same
JP4500346B2 (ja) ストレージシステム
JP2008041080A (ja) 記憶制御システム、記憶制御システムの制御方法、ポートセレクタ、及びコントローラ
JP3661665B2 (ja) パッケージの閉塞方法
CN113868000B (zh) 一种链路故障修复方法、系统及相关组件
JP2834083B2 (ja) データディスクアレイ装置
JP2020024558A (ja) 情報処理装置および制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees