JPS62271150A - 共通バス構造におけるエラ−処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概要〕 複数の機能モジュールが結合する共通バス構造を持つデ
ータ処理装置において、管理モジュールと共通バスとは
別に専用バスを設け、この専用バスに機能モジュールを
結合させ、管理モジュールの制御により、経済的にエラ
ー情報の収集と共通バスの制御にかかわる障害を発生し
た機能モジュールの切り離しを行う。

〔産業上の利用分野〕

本発明は共通バス構造を持つデータ処理装置に係り、特
に共通バスに結合している機能モジュールの共通バス制
御機能が障害を発生した時の共通バス構造におけるエラ
ー処理方式に関する。

近年、データ処理装置に対する装置の拡張性や保守性の
向上が求められ、複数の機能モジュールを共通バスに結
合させ、これらの機能モジュールの組み合わせにより、
当該装置に求められる機能を発揮するようにした共通バ
ス方式が用いられるようになってきた。

これらの機能モジュールはマイクロプロセッサにより制
御され、共通バスポートにより共通バスに結合して動作
するが、この機能モジュールの共通バス制御機能が障害
を発生した時、一部分の障害が装置全体に影響を与える
こととなる。

データ処理装置は大型化、高機能化する傾向があり、機
能モジュールの数が増加し、共通バス制御が複雑化して
いるが、この制御が複雑化する程共通バス制御機能の障
害による影響度は大きい。

従って、この影響を確実に抑止するため、障害モジュー
ルの切り離しや障害情報の入手を経済的に行うことが必
要とされる。

〔従来の技術〕

第３図は従来の技術を説明する回路のブロック図である
。

第３図ｆａｔは共通バスを二重化する方法である。

例えば機能モジュール１　２．３があり、この機能モジ
ュール１〜３はバス切替部４を経て、一方は共通パスポ
ート５により共通バス７に接続され、他方は共通パスポ
ート６により共通バス８に接続される。

この場合、例えば、共通パスポート５を含む共通バス７
に障害が発生した時、バス切替部４により、共通パスポ
ート５が切り離され、共通パスポート６により共通バス
８を経て処理を続行する。

第３図（ｂ）はエラー通知を行う方法である。機能モジ
ュール９，１０．１１は共通バスとは別に設けたエラー
信号線１３，１４．１５を用いて他の機能モジュールに
、エラー発生を通知するものである。

機能モジュール９はエラー信号線１３を経てエラー発生
を機能モジュール１０と１１に通知し、機能モジュール
１０はエラー信号線１４を経てエラー発生を機能モジュ
ール９と１１に通知し、機能モジュール１１はエラー信
号線１５を経てエラー発生を機能モジュール９と１０に
通知する。

〔発明が解決しようとする問題点〕

上記従来の技術では、前者の場合、各機能モジュールは
共通パスポートを二つ持ち、共通バスも二つ設ける必要
がある。そして、バス切替部により片方の共通バスを切
り離し、障害を回復させた時には、処理能力が半減して
しまうという問題がある。

若し、片方の共通バスを切り離しても、処理能力を満足
させるようにすると、二本の共通バスは明らかに性能過
剰となり、コストが上昇するという問題がある。

後者の場合、エラー信号線により、エラーの発生を即時
に伝えることは出来るが、共通バスが障害の場合は、エ
ラー内容の転送や障害回復の処理が行えないという問題
がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

本発明は管理モジュール２１と、各機能モジュール１９
．２０に夫々専用バスポート２２と、管理モジュール２
１と各機能モジュール１９．２０の専用バスポート２２
の間を接続する専用バス１６を設け、管理モジュール２
１が障害情報収集と回復処理を経済的に行うことを可能
としたものである。

機能モジュール１９．２０は共通バス結合部２３を介し
、管理モジュール２１は共通バス結合部２５を介し、夫
々共通バス２６を経て通常の処理を行う。

機能モジュールＪ９はエラーが発生すると、専用パスポ
ート２２を介し、エラー信号線１７を経て管理モジュー
ル２１の専用バス制御回路２４に、エラー発生を通知す
る。又機能モジュール２０はエラー信号線１８を用いて
、管理モジュール２１の専用バス制御回路２４に通知す
る。

管理モジュール２１はエラー発生を専用バス制御回路２
４を経て検出すると、専用バス１６を経てエラーの発生
した、例えば機能モジュール１９のエラー内容を専用パ
スポート２２を経て読取り、機能モジュール１９のリセ
ット及び共通バス２６からの切り離しを行う。

管理モジュール２１は専用バス制御回路２４を介し、機
能モジュールのエラー発生を検知すると、専用バス１６
を経て専用バスポート２２により、その障害状況を把握
すると共に、その障害が共通バス２６に影響するもので
あれば、その機能モジュールを共通バス２６から切り離
す制御を行う構成とする。

〔作用〕

上記構成とすることにより、管理モジュール２１はエラ
ー発生した機能モジュールを検出し、共通バス２６を使
用することな（、機能モジュールの障害内容を把握し、
該機能モジュールのリセットや共通バスから切り離す制
御を行うことが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図であ
る。

第２図（ａｌは第１図に示す機能モジュール１９（２０
）の詳細ブロック図で、第２図山）は第１図に示す管理
モジュール２１の詳細ブロック図である。

機能モジュール１９のマイクロプロセッサ２７は内部バ
ス３２を経て共通バス制御回路３１を制御し、共通バス
結合部２３を共通バス２６に結合し、通常の処理を行う
。マイクロプロセッサ２７や共通バス結合部２３のエラ
ーはエラー信号線３３及び３４を経て、専用バスポート
２２内のエラー信号送出口路３０に集められ、エラー信
号線１７を経て管理モジュール２１に送出される。

機能モジュール１９のエラー信号線１７と機能モジュー
ル２０のエラー信号線１８は、管理モジュール２１の専
用バス制御回路２４内のレジスタ３５に接続されており
、レジスタ３５はこのエラー信号線１７又は１８がオン
となると、マイクロプロセッサ３８にエラー割り込み信
号を送出する。

マイクロプロセッサ３８はこのエラー割り込みにより、
レジスタ３５を経てエラー信号線１７からの通知である
ことを知り、内部バス４０を経てレジスタ３７に、障害
の発生した機能モジュール１９のアドレスを、レジスタ
３６に読取信号をセットする。

レジスタ３７．３６にセットされたアドレスと読取信号
は、専用バス１６を経てデコーダ２８に送出される。デ
コーダ２８で解読されたアドレスと読取信号はマイクロ
プロセッサ２７に送出され、マイクロプロセッサ２７は
このアドレスにより呼出されたことを知り、読取信号に
より内部バス３２を経てレジスタ２９に障害内容をセッ
トする。

レジスタ２９にセットされた障害内容は、専用バス１６
を経てレジスタ３６に取り込まれる。マイクロプロセッ
サ３８は、内部バス４０を経てこの障害内容を読取り、
この障害が機能モジュール１９の共通バス制御回路３１
に関係する場合、内部バス４０を経てレジスタ３７に機
能モジュール１９のアドレスを、レジスタ３６に書込信
号及び切り離し命令をセットする。

レジスタ３７にセットされたアドレスと、レジスタ３６
にセットされた書込信号と切り離し命令は、専用バス１
６を経てデコーダ２８とレジスタ２９に送出される。デ
コーダ２８で解読されたアドレスにより、呼出されたマ
イクロプロセッサ２７は、デコーダ２８が解読した書込
信号に基づき、専用バス１６の切り離し命令をレジスタ
２９に取り込む。

レジスタ２９に取り込まれた切り離し命令はデコーダ２
８により解読され、マイクロプロセッサ２７に送出され
ると共に、共通バス制御回路３１にも送出される。共通
バス制御回路３１はこの切り離し命令により、共通バス
２６との接続を切断する。

これらの詳細情報はマイクロプロセッサ２７の制御によ
り、内部バス３２を経てレジスタ２９に格納され、専用
バス１６を経てレジスタ３６に送出される。管理モジュ
ール２１のマイクロプロセッサ３８は、障害情報送出を
指示されると、内部バス４０を経て共通バス制御回路３
９を介し、共通バス２６にレジスタ３６に収集した障害
情報を送出する。

管理モジュール２１のマイクロプロセッサ３８は機能モ
ジュール１９からの障害内容が、共通バス制御回路３１
に関係しない場合、前記同様にして、デコーダ２８を経
て機能モジュール１９のマイクロプロセッサ２７にリセ
ット信号を送出し、機能モジュール１９の障害回復処理
を行う。

管理モジュール２１のマイクロプロセッサ３８は、上記
処理が完了すると、デコーダ２８にエラー信号のリセッ
ト指示を送出し、エラー信号送出回路３０をリセットす
る。

機能モジュール１９において、エラー信号送出回路３０
にはマイクロプロセッサ２７と共通バス結合部２３から
、エラー信号線が接続されている状態を説明したが、図
示省略した他の各部からもエラー信号線が接続されてい
ることは勿論である。

〔発明の効果〕

以上説明した如く、本発明は少ない信号線と論理回路の
追加を行うのみで経済的であり、高速且つ大容量の共通
バスにおける障害を排除して効率良く運転することが出
来ると共に、詳細な保守情報を性能の低下をきたすこと
無く回収することが可能となり、保守性が大幅に向上す
る効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は従来の技術を説明する図である。 図において、 １．２．３．９．１帆１１，１９．２０は機能モジュー
ル、４はバス切替部、　　５．６．１２は共通バスポー
ト、？、８．２６は共通バス、　１６は専用バス、２１
は管理モジュール、２２は専用バスポート、２３．２５
は共通バス結合部、 ２４は専用バス制御回路、 ２７　、３８はマイクロプロセッサ、 ２８はデコーダ、　　　２９，３５，３６．３７はレジ
スタ、爪企筋愁りに叩ブ０ソノ２ 年　１　日 午　２　隠

Claims (1)

1. 【特許請求の範囲】 複数の機能モジュール（１９、２０）が結合する共通バ
   ス構造を持つデータ処理装置において、 該機能モジュール（１９、２０）のエラー発生通知によ
   り、エラー情報を収集すると共に、このエラー情報に基
   づき障害回復処理を行う管理モジュール（２１）と、 該管理モジュール（２１）により制御される専用バス（
   １６）と、 該専用バス（１６）に結合する機能モジュールの専用バ
   スポート（２２）とを設け、 前記機能モジュール（１９、２０）からのエラー発生通
   知に基づき、前記管理モジュール（２１）が専用バス（
   １６）を経て送出する命令により、前記機能モジュール
   （１９、２０）の共通バス（２６）に対する結合を切り
   離すことを特徴とする共通バス構造におけるエラー処理
   方式。