JPH04140847A - 二重化切替方式 - Google Patents

二重化切替方式

Info

Publication number
JPH04140847A
JPH04140847A JP2264468A JP26446890A JPH04140847A JP H04140847 A JPH04140847 A JP H04140847A JP 2264468 A JP2264468 A JP 2264468A JP 26446890 A JP26446890 A JP 26446890A JP H04140847 A JPH04140847 A JP H04140847A
Authority
JP
Japan
Prior art keywords
module
signal
control processor
signal line
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2264468A
Other languages
English (en)
Other versions
JP2531302B2 (ja
Inventor
Akiyoshi Yagi
章好 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2264468A priority Critical patent/JP2531302B2/ja
Publication of JPH04140847A publication Critical patent/JPH04140847A/ja
Application granted granted Critical
Publication of JP2531302B2 publication Critical patent/JP2531302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、ディジタル通信装置の各モジュールが二重
化構成をとっている場合の、二重化切替えに関するもの
である。
[従来の技術] (1)従来技術の構成の説明 第3図は2例えば、時開vl−290354号公報に示
された従来の二重化切替え回路を理解しやすいように変
形したものである。
同図において、(1)は二重化構成をとっているモジュ
ールで、 (la)はO系モジュール、 (lb)は1
系モジユール、 (10)は入力データ、 (20)、
 (21)は入力データを処理する基本回路、 (30
)、 (31)はデータ出力ドライバ、 (40)はコ
ントロールプロセッサ、 (50)、 (51)はロー
カルプロセッサ、 (60)、 (61)は自系のAC
T/STB信号、 (70)は切替信号伝送部、 (8
0)、 (81)は切替論理子タイミング回路(90)
、 (91)は自系のOPR/’not、OPR信号。
(130)は出力データである。
(2)従来技術の作用、動作の説明 法に、動作について説明する。
0系、1系の二重化構成をとっていて、入力データ(1
0)を基本回路(20)、 (21)で処理し、0系。
1系の一方のデータ出力ドライバ(30)、 (31)
が。
データを出力データ (130)として外部に出力する
信し、現用系/予備系の指示命令をACT/STB信号
(60)、 (61)として送出し、前記ACT/ST
B信号(60)、 (61)を自系の切替え論理+タイ
ミング回路(80)、 (81)および、切替え信号伝
送部(70)を介して他系の切替え論理+タイミング回
路(80)、 (81)に入力し、切替え論理子タイミ
ング回路(80)、 (81)では、自系ACT/ST
B信号(60)、 (61)と他系のACT/STB信
号(60)、 (61)より、自系(7)OPR/no
し○PR(90)、 (91)を出力し、自系の○P 
R/ n o t OP R,(90)、 (91)に
より、データ出力ドライバ(30)、 (31)の開閉
を行うことにより、現用糸/予備系の制御を行う。
[発明が解決しようとする課題] 化 従来の二重−切替方式は以上のように構成されているの
で、プロセッサ間の伝送路が不具合になった場合や、ロ
ーカルプロセッサが暴走した場合には、二重社切替の制
御ができなくなるという課題があった。
この発明は上記の課題を解決するためになされたもので
、一方の系の不具合が他方に影響しないように確実に系
を切替える手段を得ることを目的とする。
[課題を解決するための手段] この発明に係わる二重化切替方式はコントロールプロセ
ッサから各モジュール間を結ぶ個別信号線、または各モ
ジュール間を結び相手の障害モジュールを停止させるた
めの個別信号線を設けた。
[作用] この発明の二重化切替方式においては、障害モジュール
を停止させる信号は9個別信号線を通じて伝達される。
[発明の実施例] (1)実施例の構成の詳細な説明 以下、この発明の一実施例を図について説明する。
第1図は9本発明の二重化切替方式の第1の構成例を示
す。第2図は9本発明の二重化切替方式の第2の構成例
を示す。第1図、第2図において従来の二重化切替えを
示した第3図と同一の符号を付したものは、それぞれ同
一の要素を示す。
(1oo)、 0ol)は他系を停止させる強制OFF
信号、 (110)、 (111)は、自系のOP R
/ n o t OPR偽信号他系より伝送された自系
のOFF信号より、自系の0N10FFを決定する出力
○N/○FF回路であり、 (120)、 (1,21
)は、最終的にデータ出力ドライバ(30)、 (31
)の制御(現用系/予備系)を行う0N10FF信号で
ある。
(2)実施例の作用、動作の詳細な説明上記のように構
成された本実施例の動作を以下に説明する。
例えば、0系モジユール(1a)が現用系として動作中
に、O系モジュール(1a)のローカルプロセッサO(
50)とコントロールプロセッサ(40)との通信が不
通になった場合について説明する。
通信が不通になる前の正常状態では、コントロールプロ
セッサ(40)より、0系モジユール(1a)のローカ
ルプロセッサO(50)に現用系、1系モジユール(1
b)のローカルプロセッサ1 (5L)に予備系となる
ように指示を出しているとする。それぞれのローカルプ
ロセッサ(50)、 (51)から、ACT/STB信
号(60)、 (61)を出力し、互いに、切替信号伝
送部(70)により伝送を行い、切替え論理+タイミン
グ回路(80)、 (81)により、0系モジユール(
1a)は○PRとなり現用系として動作し、1系モジユ
ール(1b)はnotoPRとなり予備系として動作す
る。出力○N10FF回路(110)、 (111)は
OFF信号(100)、 (101)が入力されなけれ
ば、○PR/n、otOPR信号(90)、 (91)
の論理をそのまま出力する6通常はこの状態で動作して
いる。
ここで、コントロールプロセッサ(40)と0系モジユ
ール(1a)のローカルプロセッサ0 (50)間の通
信が不通となったとする。この場合、コントロールプロ
セッサ(40)が0糸モジユール(1a)のローカルプ
ロセッサO(50)との通信を不通と判断する。
第1.13!!Itでは、コントロールプロセッサ(4
0)が。
O系モジュール(1a)に対して1個別信号線でOFF
O倍信号1.00)を出力する。0FFO信号(100
)は、出力0N10FF回路0  (110)に入力さ
れ。
0N10 F F O信号(120)をOFFにするこ
とによって1強制的にデータ出力ドライバO(30)の
ゲートを閉じる。
第2図では、コントロールプロセッサ(40)が。
1糸モジユール(1b)のローカルプロセッサ1 (5
1)に対して、0系モジユール(1a)を強制的に停止
させるように指示をする。1系モジユール(1b)のロ
ーカルプロセッサ1 (51)は、その指示により、0
FFO信号(100)を出力する。0FFO信号(10
0)は、切替信号伝送部(70)によってO系モジュー
ル(1b)に伝送され、出力0N10FF回路0(11
0)に入力され、0N10FFO信号(120)をOF
Fにすることによって1強制的にデータ出力ドライバO
(30)のゲートを閉じる。
(3)他の実施例の説明、他の用途への転用例の説明 なお、上記実施例では1強制的な停止手段として、出力
ドライバゲートを閉じる構成について説明したが、ロー
カルプロセッサにリセットをかける構成でも同様の効果
がある。
また、他の構成例として互いに白糸の障害状態を示すア
ラーム信号を伝送し、切替え論理+タイミング回路に入
力して自系の動作を制御する例も考えられる。
[発明の効果] 以上のようにこの発明によれば、コントロールプロセッ
サと各モジュール間、または二重化構成を成す2つのモ
ジュール間を結ぶ個別信号線を設けたので、ローカルプ
ロセッサが暴走し制御できなくなった場合にも、障害発
生モジュールを系から確実に切り放すことができる効果
がある。
【図面の簡単な説明】 第1図、第2図は、この発明の一実施例を示す図、第3
図は、従来の構成を示す図である。 図において、 (la)(lb)はモジュール、 (3
0)(3]、)はデータ出力ドライバ、 (40)はコ
ントロールプロセッサ、 (50)(51)ハo−カル
プロセッサ、 (100)(101)は個別信号線、 
(110)(Hl)は出力○N/○FF回路。 (120) (121)は出力ON/○FF信号を示す
。 なお。 図中。 同一符号は同一または相当部分を 示す。

Claims (1)

    【特許請求の範囲】
  1. 各モジュールが現用系、予備系の二重化構成をなすモジ
    ュールにおいて、上記モジュールとは別のコントロール
    プロセッサと各モジュール間にモジュールごとの個別信
    号線を持つか、または二重化構成を成す2つのモジュー
    ル間を結ぶ個別信号線を持ち、障害発生時に、上記コン
    トロールプロセッサが障害発生モジュールに上記個別信
    号線を介して、または上記コントロールプロセッサから
    通知を受けた一方のモジュールから障害発生モジュール
    に対して上記個別信号線を介して、障害モジュールを停
    止させる信号を伝達することを特徴とする二重化切替方
    式。
JP2264468A 1990-10-02 1990-10-02 二重化切替方式 Expired - Fee Related JP2531302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2264468A JP2531302B2 (ja) 1990-10-02 1990-10-02 二重化切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2264468A JP2531302B2 (ja) 1990-10-02 1990-10-02 二重化切替方式

Publications (2)

Publication Number Publication Date
JPH04140847A true JPH04140847A (ja) 1992-05-14
JP2531302B2 JP2531302B2 (ja) 1996-09-04

Family

ID=17403642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2264468A Expired - Fee Related JP2531302B2 (ja) 1990-10-02 1990-10-02 二重化切替方式

Country Status (1)

Country Link
JP (1) JP2531302B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003729A (ja) * 2007-06-22 2009-01-08 Meidensha Corp データ処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271150A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd 共通バス構造におけるエラ−処理方式
JPS6451562A (en) * 1987-08-21 1989-02-27 Mitsubishi Electric Corp Multi-processor system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271150A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd 共通バス構造におけるエラ−処理方式
JPS6451562A (en) * 1987-08-21 1989-02-27 Mitsubishi Electric Corp Multi-processor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003729A (ja) * 2007-06-22 2009-01-08 Meidensha Corp データ処理システム

Also Published As

Publication number Publication date
JP2531302B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
JPH04140847A (ja) 二重化切替方式
JPH07134601A (ja) 2重系のバスコントロ−ル方法
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
JP3570334B2 (ja) 系切替装置
JP2007134906A (ja) 監視制御装置
JPH05227056A (ja) 冗長構成回路のアラーム検出方式
JPS6232739A (ja) 切換制御方式
JPH0588926A (ja) 監視制御系の自動切替回路
JPH0537421A (ja) 伝送路切替制御方法およびその装置
JP2834306B2 (ja) 切り替え制御回路
JPH1011370A (ja) 多重化システム
JPS6351295B2 (ja)
JPH03253903A (ja) 二重系の故障診断装置
JPS598451A (ja) 伝送制御装置
JPS617901A (ja) デイジタル制御装置
JPH04205102A (ja) 二重化システム
JPS63108436A (ja) バス2重化切換方式
JPH0697989A (ja) 二重系処理装置のプロセス系用回線への切替方法及び装置
JPH0514323A (ja) 回線制御装置
JPH0380303A (ja) 二重化装置
JPH0329033A (ja) フォールトトレラントプロセッサ
JPS5872226A (ja) クロツク切替え回路
JPH04205103A (ja) 二重化システム
JPS58203561A (ja) 外部記憶制御装置
JPH04350730A (ja) 二重化回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees