JPH0362231A - バス切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、現用系と待機系の２重化されたバスを有す
るマルチプロセッサシステムのシステムバス切替え方式
に関するものである。

〔従来の技術〕

第３図は例えば、特開昭６１−１７１３７号公報に示さ
れた従来のバス切替方式をマルチプロセッサ方式に適用
した図である。第３図において、モジュール＃ｌＱ・、
モジュール＃２ａ＠はシステムバスＡ系（１）、システ
ムバスＢ系（２）の両系のシステムバスに接続されてお
り、バスｆａ制御部（３０）により、Ａ系／Ｂ系いずれ
のシステムバスに接続すベキ力制御される。

モジュール＃１α・、モジュール＃（至）はプロセッサ
（１１１Ｑ２１及びいずれのシステムバスに接続するか
を選択するセレクタＱｆｉ　（２２）から構成され、バ
ス制御部（３０）はバスの切替を制御する切替制御回路
（３１）と、モジュール＃　１０１、モジュール＃２＠
からの信号線の論理積をとるＡＮＤ回路（３２）から構
成されている。モジュール＃ＩＱｌ、モジュール＃２（
至）とバス制御部（３０〉との間はシステムバス切替制
御を行なうバス選択信号（３）、プロセッサ＋１１　＋
２１の動作中断を要求するホールドリクエスト信号（５
）、プロセッサ１１）　＋２）の動作中断を示すホール
ドチック信号（４）が接続されている。

次に第２図の動作について説明する。システムバスＡ系
（１）が現用系として、システムバスＢ　系（２１が待
機系として運用されている状態において、システムバス
Ａ系（１１が障害になるとバス制御部（３０）内の切替
制御回路（３１）は、システムバスに接続されているモ
ジュール＃ＩＱｌ、モジュール＃２（至）内のプロセッ
サαυ（２１〉に、ホールドリクエスト信号（５）を出
力し、プロセッサα１１　（２１）に動作の中断を要求
する。プロセッサＱｌｌ（２１）は動作を中止しホール
ドチック信号（４）を出力して知らせる。切替制御回路
（３１）では、各プロセッサａυ（２１）の両方からホ
ールドチック信号（５）が入力された事をＡＮＤ回路（
３２）を介して知り、システムバスＢ系（２）を現用系
にシステムバスＡ系（１１を待機系にすべくバス選択信
号（３）を出力する。モジュール＃ｌａωモジュール＃
２（至）では、バス選択信号（３）を受けてセレクタ（
２）（２２）を切替える事により、システムバスＢ系を
現用系のバスとして使用する。システムバスの切替えが
完了すると、ホールドリクエスト信号（５）の出力を停
止し、それをうけたプロセッサ（１ｍｌ（２１）はホー
ルドチック信号（４）出力を停止し、動作を再開する。

〔発明が解決しようとする課題〕

従来のバス切替方式は以上の様に構成されているので、
バス切替制御回路はプロセンサへの動作中断要求に対し
、プロセンサの動作中断を確認してバスの切替を行なう
必要があった。このためバス切替までの時間が長くなる
という課題とプロセッサは動作を中断されるためバスア
クセス以外の処理も行なえず性能を低下するという課題
があった。

この発明は上記のような課題を解消するためになされた
もので、バスの切替時間の短縮化、プロセンサの処理性
能を低下させないバス切替え方式を実現する事を目的と
する。

〔課題を解決するための手段〕

この発明に係るバス切替え方式は、バス切替時に一時的
に両系のシステムバスから切離し、その後に所定のシス
テムバスに接続させると共にバス切替え制御が行なわれ
た事をシステムバスに接続されているモジュールに通知
する機能を設けたものである。

〔作　用〕

この発明における両系のシステムバスからの切り離しは
システムバス自体の動作を保持する事を示し、システム
バス切替えを通知する機能は切替え時にバスアクセスを
行っていた場合データを再送する等の用途として用いる
事ができる。

〔発明の実施例〕

この発明の一実施例である第１図について説明する。

第１図において、モジュール＃　１０１、モジュール＃
２＠は、システムバスＡ系（１）、システムバスＢ系（
２＋の両系のシステムバスに接続されており、バス制御
部（３０）により、Ａ系／Ｂ系いずれのシステムバスに
接続すべきか制御される。

モジュール＃１α・、モジエール＃２（至）はプロセッ
サαυ（２）及びいずれのシステムバスに接続するかを
選択するセレクタ（２１）　（２２）から構成され、バ
ス制御部（３０）は、バスの接続を制御する、接続制御
回路（３３）から構成されている。

モジュール＃ｌα・、モジエール＃２１２１とバス制御
部（３０）との間はシステムバス切替制御を行なうバス
選択信号（３）、システムバスへの接続制御を行なうゲ
ート信号（６）、バス切替えが発生した事を通知する通
知信号（７）が接続されている。

次に第１図の構成を基に、第２図の切替え時のタイミン
グチャート図を参照しながら動作の説明を行なう。

システムハスＡ　系（１１が現用系、システムバスＢ系
（２）が待機系として運用されている状態において、シ
ステムバスＡ系（１１が障害になると、バス制御部（３
０）内の接続制御回路（３３）はモジュール＃１叫、モ
ジュール＃２（２）にゲート信号（６）を出力する。こ
のゲート信号（６）によりシステムバスへのモジュール
の接続を禁止する。このことは、システムバスが同期式
のバスの場合、パスクロックが停止された状態、非同期
バスの場合バスリプライ信号が停止された状態となり一
時的にシステムバスの動作が停止された状態となる。こ
のシステムバス動作が停止している間にバス制御部（３
０）内の接続制御回路（３３）からシステムバスＢ系（
２）を現用系にシステムバスＡ系（１）を待機系にすべ
くバス選択信号（３）を出力する。モジュール＃１αΦ
、モジュール＃２（至）ではバス選択信号（３）を受け
てセレクタ（Ｌｍ（２１）を切替る。接続制御回路（３
３）ではバス選択信号（３）出力一定時間後、ゲート信
号（６）によりバス接続可状態をモジュール＃ＩＱ＠、
モジュール＃２＠に通知して、システムバス動作停止状
態を解除すると共にシステムバスＢ系（２）を現用系の
システムバスとなり、バスの切替えが完了する。

モジュール＃１ａω、モジュール＃２＠間で通信してい
た時にバスの切替えが発生した場合のみバス制御部（３
０）は通知信号（７）により、それをプロセッサａｔ＋
ａａに通知しデータの再送等のりカバー処理を行なう。

なお、上記実施例はシステムバスに接続されるモジュー
ルが２枚の場合について示したが、複数枚接続されるシ
ステムも同様に行なう事ができる。

その場合、バス制御部とモジュール間の信号線数が増え
るという問題があるが、これに対してはシステムバス以
外に共通のバスを設け、バス選択信号、ゲート信号通知
信号を３本のバス信号とする事により対処できる。

〔発明の効果〕

以上のように、この発明によれば、二重化構成のシステ
ムバスに接続されたマルチプロセッサシステムのバスの
切替えをハードウェア上の制御回路により、システムバ
スの動作を停止させておいて、バスの切替えを実行する
ため短時間でバスの切替えができ、プロセッサ自体の動
作を停止しないため性能を低下させる事のない等の効果
がある。

【図面の簡単な説明】

第１図はこの発明の一実施例のシステム構成図、第２図
はバス切替え時の動作説明図、第３図は従来のバス切替
え方式によるシステムの構成図である。 ＜１１・・・システムバスＡ系、（２）・・・システム
バスＢ系（３）・・・バス選択信号、（４）・・・ホー
ルドチック信号（５）・・・ホールドリクエスト信号、
（６）・・・ゲート信号、（７）・・・通知信号、Ｑｌ
・・・モジュール＃１１（至）・・・モジュール＃　２
　、（３Ｇ）・・・バス制御部、０１ｌ（２１）・・・
プロセッサ、（１（２２）・・・セレクタ、（３１）・
・・切替制御回路、（３２）・・・ＡＮＤ回路、（３３
）・・・接続制御回路なお、図中、同一符号は同−又は
相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 現用系と待機系の２重化されたシステムバスと、このシ
   ステムバスに接続されるマルチプロセッサと、この２重
   化されたシステムバスとマルチプロセッサとの間を接続
   するセレクタとを有する装置にあって、 上記セレクタの動作を制御する接続制御回路を設け、現
   用系のシステムバス障害時に待機系のシステムバスを新
   たに現用系とするためにシステムバスの切替を行なう場
   合、上記接続制御回路から上記セレクタにゲート信号を
   与えて上記システムバスとマイクロプロセッサとの接続
   を中断し、次に上記接続制御回路から上記セレクタにバ
   ス選択信号を与えて上記セレクタバスを現用系から待機
   系に切替え、この切替動作後、上記ゲート信号を上記セ
   レクタに与えて上記システムバスとマイクロプロセッサ
   との接続を再開させるようにしたことを特徴とするバス
   切替方式。