JPH0362231A - バス切替方式 - Google Patents
バス切替方式Info
- Publication number
- JPH0362231A JPH0362231A JP1198493A JP19849389A JPH0362231A JP H0362231 A JPH0362231 A JP H0362231A JP 1198493 A JP1198493 A JP 1198493A JP 19849389 A JP19849389 A JP 19849389A JP H0362231 A JPH0362231 A JP H0362231A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- system bus
- switching
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、現用系と待機系の2重化されたバスを有す
るマルチプロセッサシステムのシステムバス切替え方式
に関するものである。
るマルチプロセッサシステムのシステムバス切替え方式
に関するものである。
第3図は例えば、特開昭61−17137号公報に示さ
れた従来のバス切替方式をマルチプロセッサ方式に適用
した図である。第3図において、モジュール#lQ・、
モジュール#2a@はシステムバスA系(1)、システ
ムバスB系(2)の両系のシステムバスに接続されてお
り、バスfa制御部(30)により、A系/B系いずれ
のシステムバスに接続すベキ力制御される。
れた従来のバス切替方式をマルチプロセッサ方式に適用
した図である。第3図において、モジュール#lQ・、
モジュール#2a@はシステムバスA系(1)、システ
ムバスB系(2)の両系のシステムバスに接続されてお
り、バスfa制御部(30)により、A系/B系いずれ
のシステムバスに接続すベキ力制御される。
モジュール#1α・、モジュール#(至)はプロセッサ
(111Q21及びいずれのシステムバスに接続するか
を選択するセレクタQfi (22)から構成され、バ
ス制御部(30)はバスの切替を制御する切替制御回路
(31)と、モジュール# 101、モジュール#2@
からの信号線の論理積をとるAND回路(32)から構
成されている。モジュール#IQl、モジュール#2(
至)とバス制御部(30〉との間はシステムバス切替制
御を行なうバス選択信号(3)、プロセッサ+11 +
21の動作中断を要求するホールドリクエスト信号(5
)、プロセッサ11) +2)の動作中断を示すホール
ドチック信号(4)が接続されている。
(111Q21及びいずれのシステムバスに接続するか
を選択するセレクタQfi (22)から構成され、バ
ス制御部(30)はバスの切替を制御する切替制御回路
(31)と、モジュール# 101、モジュール#2@
からの信号線の論理積をとるAND回路(32)から構
成されている。モジュール#IQl、モジュール#2(
至)とバス制御部(30〉との間はシステムバス切替制
御を行なうバス選択信号(3)、プロセッサ+11 +
21の動作中断を要求するホールドリクエスト信号(5
)、プロセッサ11) +2)の動作中断を示すホール
ドチック信号(4)が接続されている。
次に第2図の動作について説明する。システムバスA系
(1)が現用系として、システムバスB 系(21が待
機系として運用されている状態において、システムバス
A系(11が障害になるとバス制御部(30)内の切替
制御回路(31)は、システムバスに接続されているモ
ジュール#IQl、モジュール#2(至)内のプロセッ
サαυ(21〉に、ホールドリクエスト信号(5)を出
力し、プロセッサα11 (21)に動作の中断を要求
する。プロセッサQll(21)は動作を中止しホール
ドチック信号(4)を出力して知らせる。切替制御回路
(31)では、各プロセッサaυ(21)の両方からホ
ールドチック信号(5)が入力された事をAND回路(
32)を介して知り、システムバスB系(2)を現用系
にシステムバスA系(11を待機系にすべくバス選択信
号(3)を出力する。モジュール#laωモジュール#
2(至)では、バス選択信号(3)を受けてセレクタ(
2)(22)を切替える事により、システムバスB系を
現用系のバスとして使用する。システムバスの切替えが
完了すると、ホールドリクエスト信号(5)の出力を停
止し、それをうけたプロセッサ(1ml(21)はホー
ルドチック信号(4)出力を停止し、動作を再開する。
(1)が現用系として、システムバスB 系(21が待
機系として運用されている状態において、システムバス
A系(11が障害になるとバス制御部(30)内の切替
制御回路(31)は、システムバスに接続されているモ
ジュール#IQl、モジュール#2(至)内のプロセッ
サαυ(21〉に、ホールドリクエスト信号(5)を出
力し、プロセッサα11 (21)に動作の中断を要求
する。プロセッサQll(21)は動作を中止しホール
ドチック信号(4)を出力して知らせる。切替制御回路
(31)では、各プロセッサaυ(21)の両方からホ
ールドチック信号(5)が入力された事をAND回路(
32)を介して知り、システムバスB系(2)を現用系
にシステムバスA系(11を待機系にすべくバス選択信
号(3)を出力する。モジュール#laωモジュール#
2(至)では、バス選択信号(3)を受けてセレクタ(
2)(22)を切替える事により、システムバスB系を
現用系のバスとして使用する。システムバスの切替えが
完了すると、ホールドリクエスト信号(5)の出力を停
止し、それをうけたプロセッサ(1ml(21)はホー
ルドチック信号(4)出力を停止し、動作を再開する。
従来のバス切替方式は以上の様に構成されているので、
バス切替制御回路はプロセンサへの動作中断要求に対し
、プロセンサの動作中断を確認してバスの切替を行なう
必要があった。このためバス切替までの時間が長くなる
という課題とプロセッサは動作を中断されるためバスア
クセス以外の処理も行なえず性能を低下するという課題
があった。
バス切替制御回路はプロセンサへの動作中断要求に対し
、プロセンサの動作中断を確認してバスの切替を行なう
必要があった。このためバス切替までの時間が長くなる
という課題とプロセッサは動作を中断されるためバスア
クセス以外の処理も行なえず性能を低下するという課題
があった。
この発明は上記のような課題を解消するためになされた
もので、バスの切替時間の短縮化、プロセンサの処理性
能を低下させないバス切替え方式を実現する事を目的と
する。
もので、バスの切替時間の短縮化、プロセンサの処理性
能を低下させないバス切替え方式を実現する事を目的と
する。
この発明に係るバス切替え方式は、バス切替時に一時的
に両系のシステムバスから切離し、その後に所定のシス
テムバスに接続させると共にバス切替え制御が行なわれ
た事をシステムバスに接続されているモジュールに通知
する機能を設けたものである。
に両系のシステムバスから切離し、その後に所定のシス
テムバスに接続させると共にバス切替え制御が行なわれ
た事をシステムバスに接続されているモジュールに通知
する機能を設けたものである。
この発明における両系のシステムバスからの切り離しは
システムバス自体の動作を保持する事を示し、システム
バス切替えを通知する機能は切替え時にバスアクセスを
行っていた場合データを再送する等の用途として用いる
事ができる。
システムバス自体の動作を保持する事を示し、システム
バス切替えを通知する機能は切替え時にバスアクセスを
行っていた場合データを再送する等の用途として用いる
事ができる。
この発明の一実施例である第1図について説明する。
第1図において、モジュール# 101、モジュール#
2@は、システムバスA系(1)、システムバスB系(
2+の両系のシステムバスに接続されており、バス制御
部(30)により、A系/B系いずれのシステムバスに
接続すべきか制御される。
2@は、システムバスA系(1)、システムバスB系(
2+の両系のシステムバスに接続されており、バス制御
部(30)により、A系/B系いずれのシステムバスに
接続すべきか制御される。
モジュール#1α・、モジエール#2(至)はプロセッ
サαυ(2)及びいずれのシステムバスに接続するかを
選択するセレクタ(21) (22)から構成され、バ
ス制御部(30)は、バスの接続を制御する、接続制御
回路(33)から構成されている。
サαυ(2)及びいずれのシステムバスに接続するかを
選択するセレクタ(21) (22)から構成され、バ
ス制御部(30)は、バスの接続を制御する、接続制御
回路(33)から構成されている。
モジュール#lα・、モジエール#2121とバス制御
部(30)との間はシステムバス切替制御を行なうバス
選択信号(3)、システムバスへの接続制御を行なうゲ
ート信号(6)、バス切替えが発生した事を通知する通
知信号(7)が接続されている。
部(30)との間はシステムバス切替制御を行なうバス
選択信号(3)、システムバスへの接続制御を行なうゲ
ート信号(6)、バス切替えが発生した事を通知する通
知信号(7)が接続されている。
次に第1図の構成を基に、第2図の切替え時のタイミン
グチャート図を参照しながら動作の説明を行なう。
グチャート図を参照しながら動作の説明を行なう。
システムハスA 系(11が現用系、システムバスB系
(2)が待機系として運用されている状態において、シ
ステムバスA系(11が障害になると、バス制御部(3
0)内の接続制御回路(33)はモジュール#1叫、モ
ジュール#2(2)にゲート信号(6)を出力する。こ
のゲート信号(6)によりシステムバスへのモジュール
の接続を禁止する。このことは、システムバスが同期式
のバスの場合、パスクロックが停止された状態、非同期
バスの場合バスリプライ信号が停止された状態となり一
時的にシステムバスの動作が停止された状態となる。こ
のシステムバス動作が停止している間にバス制御部(3
0)内の接続制御回路(33)からシステムバスB系(
2)を現用系にシステムバスA系(1)を待機系にすべ
くバス選択信号(3)を出力する。モジュール#1αΦ
、モジュール#2(至)ではバス選択信号(3)を受け
てセレクタ(Lm(21)を切替る。接続制御回路(3
3)ではバス選択信号(3)出力一定時間後、ゲート信
号(6)によりバス接続可状態をモジュール#IQ@、
モジュール#2@に通知して、システムバス動作停止状
態を解除すると共にシステムバスB系(2)を現用系の
システムバスとなり、バスの切替えが完了する。
(2)が待機系として運用されている状態において、シ
ステムバスA系(11が障害になると、バス制御部(3
0)内の接続制御回路(33)はモジュール#1叫、モ
ジュール#2(2)にゲート信号(6)を出力する。こ
のゲート信号(6)によりシステムバスへのモジュール
の接続を禁止する。このことは、システムバスが同期式
のバスの場合、パスクロックが停止された状態、非同期
バスの場合バスリプライ信号が停止された状態となり一
時的にシステムバスの動作が停止された状態となる。こ
のシステムバス動作が停止している間にバス制御部(3
0)内の接続制御回路(33)からシステムバスB系(
2)を現用系にシステムバスA系(1)を待機系にすべ
くバス選択信号(3)を出力する。モジュール#1αΦ
、モジュール#2(至)ではバス選択信号(3)を受け
てセレクタ(Lm(21)を切替る。接続制御回路(3
3)ではバス選択信号(3)出力一定時間後、ゲート信
号(6)によりバス接続可状態をモジュール#IQ@、
モジュール#2@に通知して、システムバス動作停止状
態を解除すると共にシステムバスB系(2)を現用系の
システムバスとなり、バスの切替えが完了する。
モジュール#1aω、モジュール#2@間で通信してい
た時にバスの切替えが発生した場合のみバス制御部(3
0)は通知信号(7)により、それをプロセッサat+
aaに通知しデータの再送等のりカバー処理を行なう。
た時にバスの切替えが発生した場合のみバス制御部(3
0)は通知信号(7)により、それをプロセッサat+
aaに通知しデータの再送等のりカバー処理を行なう。
なお、上記実施例はシステムバスに接続されるモジュー
ルが2枚の場合について示したが、複数枚接続されるシ
ステムも同様に行なう事ができる。
ルが2枚の場合について示したが、複数枚接続されるシ
ステムも同様に行なう事ができる。
その場合、バス制御部とモジュール間の信号線数が増え
るという問題があるが、これに対してはシステムバス以
外に共通のバスを設け、バス選択信号、ゲート信号通知
信号を3本のバス信号とする事により対処できる。
るという問題があるが、これに対してはシステムバス以
外に共通のバスを設け、バス選択信号、ゲート信号通知
信号を3本のバス信号とする事により対処できる。
以上のように、この発明によれば、二重化構成のシステ
ムバスに接続されたマルチプロセッサシステムのバスの
切替えをハードウェア上の制御回路により、システムバ
スの動作を停止させておいて、バスの切替えを実行する
ため短時間でバスの切替えができ、プロセッサ自体の動
作を停止しないため性能を低下させる事のない等の効果
がある。
ムバスに接続されたマルチプロセッサシステムのバスの
切替えをハードウェア上の制御回路により、システムバ
スの動作を停止させておいて、バスの切替えを実行する
ため短時間でバスの切替えができ、プロセッサ自体の動
作を停止しないため性能を低下させる事のない等の効果
がある。
第1図はこの発明の一実施例のシステム構成図、第2図
はバス切替え時の動作説明図、第3図は従来のバス切替
え方式によるシステムの構成図である。 <11・・・システムバスA系、(2)・・・システム
バスB系(3)・・・バス選択信号、(4)・・・ホー
ルドチック信号(5)・・・ホールドリクエスト信号、
(6)・・・ゲート信号、(7)・・・通知信号、Ql
・・・モジュール#11(至)・・・モジュール# 2
、(3G)・・・バス制御部、01l(21)・・・
プロセッサ、(1(22)・・・セレクタ、(31)・
・・切替制御回路、(32)・・・AND回路、(33
)・・・接続制御回路なお、図中、同一符号は同−又は
相当部分を示す。
はバス切替え時の動作説明図、第3図は従来のバス切替
え方式によるシステムの構成図である。 <11・・・システムバスA系、(2)・・・システム
バスB系(3)・・・バス選択信号、(4)・・・ホー
ルドチック信号(5)・・・ホールドリクエスト信号、
(6)・・・ゲート信号、(7)・・・通知信号、Ql
・・・モジュール#11(至)・・・モジュール# 2
、(3G)・・・バス制御部、01l(21)・・・
プロセッサ、(1(22)・・・セレクタ、(31)・
・・切替制御回路、(32)・・・AND回路、(33
)・・・接続制御回路なお、図中、同一符号は同−又は
相当部分を示す。
Claims (1)
- 【特許請求の範囲】 現用系と待機系の2重化されたシステムバスと、このシ
ステムバスに接続されるマルチプロセッサと、この2重
化されたシステムバスとマルチプロセッサとの間を接続
するセレクタとを有する装置にあって、 上記セレクタの動作を制御する接続制御回路を設け、現
用系のシステムバス障害時に待機系のシステムバスを新
たに現用系とするためにシステムバスの切替を行なう場
合、上記接続制御回路から上記セレクタにゲート信号を
与えて上記システムバスとマイクロプロセッサとの接続
を中断し、次に上記接続制御回路から上記セレクタにバ
ス選択信号を与えて上記セレクタバスを現用系から待機
系に切替え、この切替動作後、上記ゲート信号を上記セ
レクタに与えて上記システムバスとマイクロプロセッサ
との接続を再開させるようにしたことを特徴とするバス
切替方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198493A JPH0362231A (ja) | 1989-07-31 | 1989-07-31 | バス切替方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198493A JPH0362231A (ja) | 1989-07-31 | 1989-07-31 | バス切替方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0362231A true JPH0362231A (ja) | 1991-03-18 |
Family
ID=16392040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1198493A Pending JPH0362231A (ja) | 1989-07-31 | 1989-07-31 | バス切替方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0362231A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06337822A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 2重化バス系切り換え制御方式 |
-
1989
- 1989-07-31 JP JP1198493A patent/JPH0362231A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06337822A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 2重化バス系切り換え制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63175913A (ja) | クロツク供給方式 | |
JPH0362231A (ja) | バス切替方式 | |
KR100260895B1 (ko) | 비동기전송모드근거리통신망시스템의고속이중화방법 | |
JPH01145701A (ja) | プログラマブルコントローラのデータリンクシステム | |
JPS6361339A (ja) | 情報伝送装置 | |
JPH0644093A (ja) | 二重化装置切替方式 | |
JP2730356B2 (ja) | 待機冗長システム | |
JP2606107B2 (ja) | プロセッサ冗長化方式 | |
KR100278703B1 (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
US6510134B1 (en) | Non-break change-over device for redundancy system in information transmission systems | |
KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
JP3125864B2 (ja) | 二重化システム | |
JP2531302B2 (ja) | 二重化切替方式 | |
JPH0433442A (ja) | パケット交換システム | |
JPH04205103A (ja) | 二重化システム | |
JP2592676B2 (ja) | 系切り替え方式 | |
KR19990059294A (ko) | 교환기에서의 이중화 스위칭 시스템 | |
JPS63108436A (ja) | バス2重化切換方式 | |
JPH03138732A (ja) | 2重化マイクロプロセッサの自動切換装置 | |
JPS61239334A (ja) | 情報処理装置 | |
JPS59200531A (ja) | 二重化切替方式 | |
JPH0721136A (ja) | 二重構成信号処理装置 | |
JPH0457134A (ja) | バス制御方式 | |
JPH0380351A (ja) | チャネル切替装置 | |
JPH1185202A (ja) | 2重化システムのメンテナンス方法 |