JPH0457134A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPH0457134A JPH0457134A JP2166598A JP16659890A JPH0457134A JP H0457134 A JPH0457134 A JP H0457134A JP 2166598 A JP2166598 A JP 2166598A JP 16659890 A JP16659890 A JP 16659890A JP H0457134 A JPH0457134 A JP H0457134A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- devices
- system switching
- master device
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 206010019280 Heart failures Diseases 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バス制御方式に係り二重化システム内の主装
置のバス専有権の切り替え制御方式に関するものである
。
置のバス専有権の切り替え制御方式に関するものである
。
従来の装置は、第２図に示される構成となっていた。第
２図において、Ａ】は現用（Ｏ系）主装置、Ａ２は予備
（１系）主装置、Ｂ］−は現用従装置、Ｂ２は予備従装
置、Ｃ１はこれらを接続するＯ系バス１，１系バス２．
及び現用・予備の切り替えを行なう系切り替え信号線３
，４を制御するシステム制御装置である。この構成で系
を切り替える場合、システム制御装置Ｃ１が系切り替え
信号線３及び４によって従装置Ｂ１及びＢ２を制御し、
一方、従装置Ｂ１及びＢ２ではその制御に従って、セレ
クタ（ＳＥＬ）でバスの選択を行ない系の切り替えを行
なっていた。
２図において、Ａ】は現用（Ｏ系）主装置、Ａ２は予備
（１系）主装置、Ｂ］−は現用従装置、Ｂ２は予備従装
置、Ｃ１はこれらを接続するＯ系バス１，１系バス２．
及び現用・予備の切り替えを行なう系切り替え信号線３
，４を制御するシステム制御装置である。この構成で系
を切り替える場合、システム制御装置Ｃ１が系切り替え
信号線３及び４によって従装置Ｂ１及びＢ２を制御し、
一方、従装置Ｂ１及びＢ２ではその制御に従って、セレ
クタ（ＳＥＬ）でバスの選択を行ない系の切り替えを行
なっていた。
しかしながら、上記従来技術は、現用従装置Ｂ］及び予
備従装置Ｂ２に、それぞれＯ系パス１と１系バス２の２
系統のバスを引き込んでいたため、従装置の構成が複雑
となリバーｌ−量が増大していた。
備従装置Ｂ２に、それぞれＯ系パス１と１系バス２の２
系統のバスを引き込んでいたため、従装置の構成が複雑
となリバーｌ−量が増大していた。
本発明の目的は、バス制御装置を設はバス接続による構
成を単純化することによりハート敬を少なくし、さらに
、バス切り替え時のデータ衝突を防ぐバス制御方式を提
供することにある。
成を単純化することによりハート敬を少なくし、さらに
、バス切り替え時のデータ衝突を防ぐバス制御方式を提
供することにある。
上記目的を達成するために、現用・予備の２つの状態を
持つ主装置及び従装置とこれらを結ぶデータバスとこれ
を制御するバス制御装置及びシステム制御装置によって
構成される二重化システムのバス制御方式であって、主
装置の系切り替え又は、従装置の系切り替えが発生した
場合、現用及び予備の−Ｌ装置をそれぞれ同時に、−時
停止させバスの専有権を切り替え、その後、主装置を動
作させるという制御により達成される。
持つ主装置及び従装置とこれらを結ぶデータバスとこれ
を制御するバス制御装置及びシステム制御装置によって
構成される二重化システムのバス制御方式であって、主
装置の系切り替え又は、従装置の系切り替えが発生した
場合、現用及び予備の−Ｌ装置をそれぞれ同時に、−時
停止させバスの専有権を切り替え、その後、主装置を動
作させるという制御により達成される。
本発明は、２つの主装置の動作を同時にかつ一時的に停
止させ完全にバスが未使用状態となってからバスの専有
権を切り替えるためにバスのデータの衝突を防ぐことが
出来る。さらにこれにより第１図の構成のシステムを構
築することが可能となり従来よりもハート量を小さくす
ることが出来る。
止させ完全にバスが未使用状態となってからバスの専有
権を切り替えるためにバスのデータの衝突を防ぐことが
出来る。さらにこれにより第１図の構成のシステムを構
築することが可能となり従来よりもハート量を小さくす
ることが出来る。
第１図は、本発明の二重化システムにおける実施例を示
すブロック図である。
すブロック図である。
第１図において、Ａ３．Ａ４は、マイクロプロセッサを
有する主装置、Ｂ３．Ｂ４は、従装置、Ｃ２は、システ
ム制御装置、Ｄｉ、Ｄ２は、バス制御装置でこれらを結
ぶ共通バスが５．６，７゜８．９で、現用・予備の系切
り替え信号が１０．１．１である。
有する主装置、Ｂ３．Ｂ４は、従装置、Ｃ２は、システ
ム制御装置、Ｄｉ、Ｄ２は、バス制御装置でこれらを結
ぶ共通バスが５．６，７゜８．９で、現用・予備の系切
り替え信号が１０．１．１である。
主装置Ａ３．Ａ４において系切り替えが生じた場合には
、系切り替え信号１０．１１がそれぞれバス制御装置Ｄ
ｉ、Ｄ２に入力される。この時、系切り替え信号の１０
と１１の変化するタイミングが同時であれば共通バス９
におけるデータの衝突は、ないが実際には、１０と１１
の系切り替え信号には、タイミングのズレを生じる。こ
れは、システム制御装置Ｃ２が実際には、二重化システ
ムということで２つの装置で構成される為である。
、系切り替え信号１０．１１がそれぞれバス制御装置Ｄ
ｉ、Ｄ２に入力される。この時、系切り替え信号の１０
と１１の変化するタイミングが同時であれば共通バス９
におけるデータの衝突は、ないが実際には、１０と１１
の系切り替え信号には、タイミングのズレを生じる。こ
れは、システム制御装置Ｃ２が実際には、二重化システ
ムということで２つの装置で構成される為である。
従来であれば、バスが２系統に分かれて従装置に対して
入力されていたためバスの衝突は、発生しなかったが共
通バスとしたためにバスの衝突が生じる。
入力されていたためバスの衝突は、発生しなかったが共
通バスとしたためにバスの衝突が生じる。
ここで、現用主装置Ａ３において系切り替え要因が発生
した場合、これをシステム制御装置Ｃ２が検出するとバ
ス制御装置Ｄ １に対して系切り替え信号１０を出力す
る。その後、バス制御装置Ｄ２に対しても系切り替え信
号１１を出力する。さらにシステム制御装置Ｃ２からは
、主装置Ａ３．Ａ４に対して主装置Ａ３．Ａ４の動作を
一時的に停止させる停止信号１２．１３を出力する。主
装置Ａ３゜Ａ４て停上信号１２，１．３を受けると動作
を停止し、これによってバスが未使用状態となる。バス
制御装置Ｉ）１．Ｄ２では、バス未使用状態中に系切り
替え信号１０．１１からバス専有権の切り替えを行なう
。バス専有権の切り替えの後、システム制御装置Ｃ２は
、停止信号１２．１３の出力を止め主装置Ａ３、Ａ４は
再び動作を始める。
した場合、これをシステム制御装置Ｃ２が検出するとバ
ス制御装置Ｄ １に対して系切り替え信号１０を出力す
る。その後、バス制御装置Ｄ２に対しても系切り替え信
号１１を出力する。さらにシステム制御装置Ｃ２からは
、主装置Ａ３．Ａ４に対して主装置Ａ３．Ａ４の動作を
一時的に停止させる停止信号１２．１３を出力する。主
装置Ａ３゜Ａ４て停上信号１２，１．３を受けると動作
を停止し、これによってバスが未使用状態となる。バス
制御装置Ｉ）１．Ｄ２では、バス未使用状態中に系切り
替え信号１０．１１からバス専有権の切り替えを行なう
。バス専有権の切り替えの後、システム制御装置Ｃ２は
、停止信号１２．１３の出力を止め主装置Ａ３、Ａ４は
再び動作を始める。
以−１−の様に本発明によれば、少ないバー１り猷によ
ってバスの制御を可能にするとともに、データの衝突を
も防ぐことができる。
ってバスの制御を可能にするとともに、データの衝突を
も防ぐことができる。
第１図は、本発明の二重化システムの構成図、第２図は
、従来の二重化システムの構成図である。 Δ１．．Ａ２．Ａ３．Ａ４−−−主装置、Ｂ１．、Ｂ２
．Ｂ３．Ｂ４−ｍ−従装置、Ｃ１，Ｃ２−−−−システ
ム制御装置、Ｄｌ、Ｄ２−−−バス制御装置。
、従来の二重化システムの構成図である。 Δ１．．Ａ２．Ａ３．Ａ４−−−主装置、Ｂ１．、Ｂ２
．Ｂ３．Ｂ４−ｍ−従装置、Ｃ１，Ｃ２−−−−システ
ム制御装置、Ｄｌ、Ｄ２−−−バス制御装置。
Claims (1)
- １、現用、予備の２つの状態を持つ主装置及び従装置と
これらを結ぶデータバスとこれを制御するバス制御装置
及びシステム制御装置によって構成される二重化システ
ムのバス制御方式であって、主装置の系切り替え又は、
従装置の系切り替えが発生した場合、現用及び予備の主
装置をそれぞれ同時に、一時停止させバスの専有権を切
り替え、その後、主装置を動作させることでバスの衝突
を防ぐことを特徴としたバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166598A JP2948873B2 (ja) | 1990-06-27 | 1990-06-27 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166598A JP2948873B2 (ja) | 1990-06-27 | 1990-06-27 | バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457134A true JPH0457134A (ja) | 1992-02-24 |
| JP2948873B2 JP2948873B2 (ja) | 1999-09-13 |
Family
ID=15834261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166598A Expired - Lifetime JP2948873B2 (ja) | 1990-06-27 | 1990-06-27 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2948873B2 (ja) |
-
1990
- 1990-06-27 JP JP2166598A patent/JP2948873B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2948873B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04290349A (ja) | 交換機のインサービス立ち上げ処理方式 | |
| JPH0457134A (ja) | バス制御方式 | |
| JP2993337B2 (ja) | ２重系のバスコントロ−ル方法 | |
| KR100260895B1 (ko) | 비동기전송모드근거리통신망시스템의고속이중화방법 | |
| JP2730356B2 (ja) | 待機冗長システム | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| JP3125864B2 (ja) | 二重化システム | |
| JPS6364120A (ja) | 端末装置のプリンタ制御方式 | |
| JPS628832B2 (ja) | ||
| JPH0220029B2 (ja) | ||
| JP2604548Y2 (ja) | 給電重畳伝送路の衝突防止回路 | |
| JPH05341803A (ja) | プログラマブルコントローラの二重化切替装置 | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JPH04322138A (ja) | 交流電力供給システム | |
| JPS62213347A (ja) | 回線切替え方式 | |
| JPS62196702A (ja) | プログラマブルコントロ−ラの出力制御回路 | |
| JP2775536B2 (ja) | 電源装置および電源制御方法 | |
| JPS5914054A (ja) | 予備コンソ−ル切替制御方式 | |
| JPH052501A (ja) | 現用予備切替えタイミング制御装置 | |
| KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
| JPH03268007A (ja) | シーケンスコントローラ | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH04361456A (ja) | 二重化制御回路 | |
| JPH033468A (ja) | スイッチ回路網 | |
| KR19990059294A (ko) | 교환기에서의 이중화 스위칭 시스템 |