JPH0622020B2 - 二重化情報処理システムにおける周辺バス制御装置 - Google Patents
二重化情報処理システムにおける周辺バス制御装置Info
- Publication number
- JPH0622020B2 JPH0622020B2 JP61025046A JP2504686A JPH0622020B2 JP H0622020 B2 JPH0622020 B2 JP H0622020B2 JP 61025046 A JP61025046 A JP 61025046A JP 2504686 A JP2504686 A JP 2504686A JP H0622020 B2 JPH0622020 B2 JP H0622020B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- opening
- peripheral bus
- closing means
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 二重化情報処理システムにおいて、両系の周辺バス制御
装置間に系間バスを設け、プロセッサバス、周辺バスお
よび系間バスを相互接続する開閉手段の開閉状態を制御
することにより、二重化情報処理システムの両系を分離
モードおよび交絡モードに設定可能とする。
装置間に系間バスを設け、プロセッサバス、周辺バスお
よび系間バスを相互接続する開閉手段の開閉状態を制御
することにより、二重化情報処理システムの両系を分離
モードおよび交絡モードに設定可能とする。
本発明は二重化情報処理システムにおける周辺バス制御
装置の改良に関する。
装置の改良に関する。
例えば電子交換機等の如く、高信頼性を必要とする情報
処理システムにおいては、中央制御装置、主記憶装置お
よび周辺装置をそれぞれ二重化し、一方を現用系として
稼動させ、他方を予備系として待機させる。
処理システムにおいては、中央制御装置、主記憶装置お
よび周辺装置をそれぞれ二重化し、一方を現用系として
稼動させ、他方を予備系として待機させる。
かかる二重化情報処理システムを運用するに当たって、
両系を切離して独立させる分離モードと、一方の中央制
御装置が両系の周辺装置を制御する交絡モードとを構成
することが考慮される。
両系を切離して独立させる分離モードと、一方の中央制
御装置が両系の周辺装置を制御する交絡モードとを構成
することが考慮される。
この種の二重化情報処理システムにおいては、両系の接
続線数が少なく、一方の障害が他方に波及することを極
力防止可能な手段が要望される。
続線数が少なく、一方の障害が他方に波及することを極
力防止可能な手段が要望される。
第３図はこの種二重化情報処理システムにおける従来あ
る周辺バス制御装置の一例を示す図である。
る周辺バス制御装置の一例を示す図である。
第３図において、中央制御装置１ａおよび主記憶装置２
ａはプロセッサバス３ａにより接続され、複数の周辺装
置４ａは周辺バス５ａにより接続される。またプロセッ
サバス３ａと周辺バス５ａとは、周辺バス制御装置６ａ
を介して接続され、一方の系（以後Ａ系と称する）を構
成する。
ａはプロセッサバス３ａにより接続され、複数の周辺装
置４ａは周辺バス５ａにより接続される。またプロセッ
サバス３ａと周辺バス５ａとは、周辺バス制御装置６ａ
を介して接続され、一方の系（以後Ａ系と称する）を構
成する。
同様に、中央制御装置１ｂ、主記憶装置２ｂおよび周辺
装置４ｂも、プロセッサバス３ｂ、周辺バス５ｂおよび
周辺バス制御装置６ｂにより接続され、他方の系（以後
Ｂ系と称する）を構成する。
装置４ｂも、プロセッサバス３ｂ、周辺バス５ｂおよび
周辺バス制御装置６ｂにより接続され、他方の系（以後
Ｂ系と称する）を構成する。
更に周辺バス制御装置６ａはプロセッサバス３ｂにも接
続され、また周辺バス制御装置６ｂもプロセッサバス３
ａに接続されている。
続され、また周辺バス制御装置６ｂもプロセッサバス３
ａに接続されている。
周辺バス制御装置６ａおよび６ｂが、それぞれ開閉手段
として内蔵するバストランシーバ（ＴＲ）６１ａおよび
６２ａ、並びに６１ｂおよび６２ｂを導通状態とし、バ
ストランシーバ６３ａおよび６３ｂを遮断状態とするこ
とにより、Ａ系およびＢ系は分離モードに設定される。
として内蔵するバストランシーバ（ＴＲ）６１ａおよび
６２ａ、並びに６１ｂおよび６２ｂを導通状態とし、バ
ストランシーバ６３ａおよび６３ｂを遮断状態とするこ
とにより、Ａ系およびＢ系は分離モードに設定される。
また中央制御装置１ａが現用系、中央制御装置１ｂが予
備系である場合、周辺バス制御装置６ａがバストランシ
ーバ６１ａおよび６２ａを導通状態、バストランシーバ
６３ａを遮断状態とし、また周辺バス制御装置６ｂがバ
ストランシーバ６２ｂおよび６３ｂを導通状態、バスト
ランシーバ６１ｂを遮断状態とすることにより、中央制
御装置１ａがＢ系の周辺装置４ｂをも制御可能とする交
絡モードに設定される。
備系である場合、周辺バス制御装置６ａがバストランシ
ーバ６１ａおよび６２ａを導通状態、バストランシーバ
６３ａを遮断状態とし、また周辺バス制御装置６ｂがバ
ストランシーバ６２ｂおよび６３ｂを導通状態、バスト
ランシーバ６１ｂを遮断状態とすることにより、中央制
御装置１ａがＢ系の周辺装置４ｂをも制御可能とする交
絡モードに設定される。
以上の説明から明らかな如く、従来ある周辺バス制御装
置においては、交絡モードを実現する為に、周辺バス制
御装置６ａおよび６ｂはそれぞれ他系のプロセッサバス
３ｂおよび３ａに直接接続されていた。
置においては、交絡モードを実現する為に、周辺バス制
御装置６ａおよび６ｂはそれぞれ他系のプロセッサバス
３ｂおよび３ａに直接接続されていた。
従って両系間の接続線数も増加し、また周辺バス制御装
置６ａまたは６ｂ内に発生した障害が、直ちに他系の機
能停止を惹起する恐れがあった。
置６ａまたは６ｂ内に発生した障害が、直ちに他系の機
能停止を惹起する恐れがあった。
上記問題点は本発明により第１図の本発明原理図に示す
如く、Ａ系及びＢ系ではそれぞれプロセッサバスには中
央制御装置，主記憶装置及び周辺バス制御装置が接続さ
れ、周辺バス制御装置よりの周辺バスには複数の周辺装
置が接続される如き二重化情報処理システムにおいて、
Ａ系及びＢ系の周辺バス制御装置間には信号線のほか系
間バスを備え、各周辺バス制御装置にはプロセッサバス
との第１開閉手段、周辺バスとの第２開閉手段及び系間
バスとの第３開閉手段のほか、各開閉手段を制御するた
め系が現用か予備か及び分離モードか交絡モードかをそ
れぞれ識別する制御手段を備え、Ａ系において制御手段
が現用及び分離モードを識別した場合、第１，第２開閉
手段を導通、第３開閉手段を遮断とすると共にＢ系の周
辺バス制御装置に分離モードを示す信号を送出し、その
信号とＢ系での予備を示す信号とによってＢ系の制御手
段は第１，第２開閉手段を導通、第３開閉手段を遮断と
なし、またＡ系において制御手段が現用及び交絡モード
を識別した場合、第１、第２及び第３開閉手段を導通と
すると共にＢ系の周辺バス制御装置に交絡モードを示す
信号を送出し、その信号とＢ系での予備を示す信号とに
よってＢ系の制御手段は第２，第３開閉手段を導通、第
１開閉手段を遮断とすることを特徴とする二重化情報処
理システムにおける周辺バス制御装置によって解決され
る。
如く、Ａ系及びＢ系ではそれぞれプロセッサバスには中
央制御装置，主記憶装置及び周辺バス制御装置が接続さ
れ、周辺バス制御装置よりの周辺バスには複数の周辺装
置が接続される如き二重化情報処理システムにおいて、
Ａ系及びＢ系の周辺バス制御装置間には信号線のほか系
間バスを備え、各周辺バス制御装置にはプロセッサバス
との第１開閉手段、周辺バスとの第２開閉手段及び系間
バスとの第３開閉手段のほか、各開閉手段を制御するた
め系が現用か予備か及び分離モードか交絡モードかをそ
れぞれ識別する制御手段を備え、Ａ系において制御手段
が現用及び分離モードを識別した場合、第１，第２開閉
手段を導通、第３開閉手段を遮断とすると共にＢ系の周
辺バス制御装置に分離モードを示す信号を送出し、その
信号とＢ系での予備を示す信号とによってＢ系の制御手
段は第１，第２開閉手段を導通、第３開閉手段を遮断と
なし、またＡ系において制御手段が現用及び交絡モード
を識別した場合、第１、第２及び第３開閉手段を導通と
すると共にＢ系の周辺バス制御装置に交絡モードを示す
信号を送出し、その信号とＢ系での予備を示す信号とに
よってＢ系の制御手段は第２，第３開閉手段を導通、第
１開閉手段を遮断とすることを特徴とする二重化情報処
理システムにおける周辺バス制御装置によって解決され
る。
第１図には示されていないが、各周辺バス制御装置には
第１開閉手段（１００ａ，１００ｂ）、第２開閉手段
（２００ａ，２００ｂ）及び第３開閉手段（３００ａ，
３００ｂ）の開閉を制御するため、系が現用または予備
であるか及び分離モードまたは交絡モードであるかを識
別する機能を有している。
第１開閉手段（１００ａ，１００ｂ）、第２開閉手段
（２００ａ，２００ｂ）及び第３開閉手段（３００ａ，
３００ｂ）の開閉を制御するため、系が現用または予備
であるか及び分離モードまたは交絡モードであるかを識
別する機能を有している。
従って周辺バス制御装置６ａが現用及び分離モードを識
別すると第１，第２開閉手段１００ａ，２００ａを導
通、第３開閉手段３００ａを遮断とし、周辺バス制御装
置６ｂに分離モードを示す信号を送出すると、６ｂでは
第１，第２開閉手段は導通、第３開閉手段は遮断され、
両系は分離モードに設定される。
別すると第１，第２開閉手段１００ａ，２００ａを導
通、第３開閉手段３００ａを遮断とし、周辺バス制御装
置６ｂに分離モードを示す信号を送出すると、６ｂでは
第１，第２開閉手段は導通、第３開閉手段は遮断され、
両系は分離モードに設定される。
また周辺バス制御装置６ａが現用及び交絡モードを識別
すると、第１〜第３開閉手段は導通となると共に周辺バ
ス制御装置６ｂに交絡モードを示す信号を送出すると、
６ｂでは第２，第３開閉手段は導通、第１開閉手段は遮
断され、両系は交絡モードに設定され、Ａ系が自系の周
辺装置を制御すると共に系間バスを介してＢ系の周辺装
置をも制御することになる。
すると、第１〜第３開閉手段は導通となると共に周辺バ
ス制御装置６ｂに交絡モードを示す信号を送出すると、
６ｂでは第２，第３開閉手段は導通、第１開閉手段は遮
断され、両系は交絡モードに設定され、Ａ系が自系の周
辺装置を制御すると共に系間バスを介してＢ系の周辺装
置をも制御することになる。
即ち本発明によれば、両系は、系間バス７のみにより接
続される為、接続線数も削減される。
続される為、接続線数も削減される。
また周辺バス制御装置６ａおよび６ｂは、系間バス７を
経由して他系の周辺バス制御装置６ｂおよび６ａに接続
され、他系のプロセッサバス３ｂおよび３ａに直線接続
されていない為、周辺バス制御装置６ａまたは６ｂの障
害が、直接他系の機能停止を惹起する恐れは減少する。
経由して他系の周辺バス制御装置６ｂおよび６ａに接続
され、他系のプロセッサバス３ｂおよび３ａに直線接続
されていない為、周辺バス制御装置６ａまたは６ｂの障
害が、直接他系の機能停止を惹起する恐れは減少する。
以下、本発明の一実施例を図面により説明する。第２図
は本発明の一実施例による周辺バス交絡方式を示す図で
ある。なお、全図を通じて同一符号は同一対象物を示
す。
は本発明の一実施例による周辺バス交絡方式を示す図で
ある。なお、全図を通じて同一符号は同一対象物を示
す。
第２図においては、第１，第２，第３開閉手段としての
バストランシーバ６１ａ、６２ａおよび６４ａ、のほか
制御手段としてモードフリップフロップ（ＦＦ）６５
ａ、制御回路（ＣＴＬ）６６ａおよびゲート６７ａが周
辺バス制御装置６ａ内に設けられ、また第１，第２，第
３開閉手段としてのバストランシーバ６１ｂ、６２ｂお
よびび６４ｂ、のほか制御手段としてモードフリップフ
ロップ６５ｂ、制御回路６６ｂおよびゲート６７ｂが周
辺バス制御装置６ｂ内に設けられている。
バストランシーバ６１ａ、６２ａおよび６４ａ、のほか
制御手段としてモードフリップフロップ（ＦＦ）６５
ａ、制御回路（ＣＴＬ）６６ａおよびゲート６７ａが周
辺バス制御装置６ａ内に設けられ、また第１，第２，第
３開閉手段としてのバストランシーバ６１ｂ、６２ｂお
よびび６４ｂ、のほか制御手段としてモードフリップフ
ロップ６５ｂ、制御回路６６ｂおよびゲート６７ｂが周
辺バス制御装置６ｂ内に設けられている。
第２図において、現用系に設定された中央制御装置１ａ
は、プロセッサバス３ａを介して周辺バス制御装置６ａ
の制御回路６６ａに伝達する現用予備信号ｓａを論理
“１”に設定し、また予備系に設定された中央制御装置
１ｂは、プロセッサバス３ｂを介して周辺バス制御装置
６ｂの制御回路６６ｂに伝達する現用予備信号ｓｂを論
理“０”に設定する。なお論理“１”に設定された現用
予備信号ｓａはゲート６７ａを導通状態とし、また論理
“０”に設定された現用予備信号ｓｂはゲート６７ｂを
遮断状態とする。
は、プロセッサバス３ａを介して周辺バス制御装置６ａ
の制御回路６６ａに伝達する現用予備信号ｓａを論理
“１”に設定し、また予備系に設定された中央制御装置
１ｂは、プロセッサバス３ｂを介して周辺バス制御装置
６ｂの制御回路６６ｂに伝達する現用予備信号ｓｂを論
理“０”に設定する。なお論理“１”に設定された現用
予備信号ｓａはゲート６７ａを導通状態とし、また論理
“０”に設定された現用予備信号ｓｂはゲート６７ｂを
遮断状態とする。
かかる状態で、モードフリップフロップ６５ａが分離モ
ードに設定されると、出力されるモード信号ｍａが論理
“０”に設定され、制御回路６６ａに伝達されると共
に、信号線８を介して制御回路６６ｂにも伝達される。
ードに設定されると、出力されるモード信号ｍａが論理
“０”に設定され、制御回路６６ａに伝達されると共
に、信号線８を介して制御回路６６ｂにも伝達される。
制御回路６６ａは、伝達されるモード信号ｍａが論理
“０”に設定されていることを識別すると、バストラン
シーバ６１ａおよび６２ａを導通状態、バストランシー
バ６４ａを遮断状態に設定する。
“０”に設定されていることを識別すると、バストラン
シーバ６１ａおよび６２ａを導通状態、バストランシー
バ６４ａを遮断状態に設定する。
制御回路６６ｂも、伝達されるモード信号ｍａが論理
“０”に設定されていること及びびこのＢ系が予備であ
ることを識別すると、バストランシーバ６１ｂおよび６
２ｂを導通状態、バストランシーバ６４ｂを遮断状態に
設定する。
“０”に設定されていること及びびこのＢ系が予備であ
ることを識別すると、バストランシーバ６１ｂおよび６
２ｂを導通状態、バストランシーバ６４ｂを遮断状態に
設定する。
以上により、中央制御装置１ａはプロセッサバス３ａお
よび周辺バス５ａを介して周辺装置４ａを制御可能とな
り、また中央制御装置１ｂはプロセッサバス３ｂおよび
周辺バス５ｂを介して周辺装置４ｂを制御可能となり、
Ａ系およびＢ系は分離モードに設定される。
よび周辺バス５ａを介して周辺装置４ａを制御可能とな
り、また中央制御装置１ｂはプロセッサバス３ｂおよび
周辺バス５ｂを介して周辺装置４ｂを制御可能となり、
Ａ系およびＢ系は分離モードに設定される。
次に中央制御装置１ａが現用系、中央制御装置１ｂが予
備系の状態で、更にモードフリップフロップ６５ａが交
絡モードに設定されると、出力されるモード信号ｍａが
論理“１”に設定され、制御回路６６ａに伝達されると
共に、信号線８を介して制御回路６６ｂにも伝達され
る。
備系の状態で、更にモードフリップフロップ６５ａが交
絡モードに設定されると、出力されるモード信号ｍａが
論理“１”に設定され、制御回路６６ａに伝達されると
共に、信号線８を介して制御回路６６ｂにも伝達され
る。
制御回路６６ａは、伝達されるモード信号ｍａが論理
“１”に設定され、且つ現用予備信号ｓａが論理“１”
に設定されていることを識別すると、バストランシーバ
６１ａ、６２ａおよび６４ａを導通状態に設定する。
“１”に設定され、且つ現用予備信号ｓａが論理“１”
に設定されていることを識別すると、バストランシーバ
６１ａ、６２ａおよび６４ａを導通状態に設定する。
一方制御回路６６ｂは、伝達されるモード信号ｍａが論
理“１”に設定され、且つ現用予備信号ｓｂが論理
“０”に設定されていることを識別する、バストランシ
ーバ６２ｂおよび６４ｂを導通状態、バストランシーバ
６１ｂを遮断状態に設定する。
理“１”に設定され、且つ現用予備信号ｓｂが論理
“０”に設定されていることを識別する、バストランシ
ーバ６２ｂおよび６４ｂを導通状態、バストランシーバ
６１ｂを遮断状態に設定する。
以上により、中央制御装置１ａはプロセッサバス３ａお
よび周辺バス５ａを介して周辺装置４ａを制御可能とな
るのみならず、プロセッサバス３ａ、系間バス７および
周辺バス５ｂ介して周辺装置４ｂも制御可能となり、一
方中央制御装置１ｂは周辺バス５ｂからは切離された状
態となり、Ａ系およびＢ系は交絡モードに設定される。
よび周辺バス５ａを介して周辺装置４ａを制御可能とな
るのみならず、プロセッサバス３ａ、系間バス７および
周辺バス５ｂ介して周辺装置４ｂも制御可能となり、一
方中央制御装置１ｂは周辺バス５ｂからは切離された状
態となり、Ａ系およびＢ系は交絡モードに設定される。
以上の説明から明らかな如く、本実施例によれば、Ａ系
とＢ系とは系間バス７および信号線８のみにより接続さ
れる為、接続線数は大幅に削減される。また仮に周辺バ
ス制御装置６ｂに障害が発生した場合にも、周辺バス制
御装置６ａにおいてバストランシーバ６４ａを遮断状態
に設定することにより、周辺バス制御装置６ｂの障害が
Ａ系の機能停止を惹起する恐れは無くなる。
とＢ系とは系間バス７および信号線８のみにより接続さ
れる為、接続線数は大幅に削減される。また仮に周辺バ
ス制御装置６ｂに障害が発生した場合にも、周辺バス制
御装置６ａにおいてバストランシーバ６４ａを遮断状態
に設定することにより、周辺バス制御装置６ｂの障害が
Ａ系の機能停止を惹起する恐れは無くなる。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば二重化情報理システムの構成は図示されるものに限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。
ば二重化情報理システムの構成は図示されるものに限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。
以上、本発明によれば、前記二重化情報処理システムに
おいて、両系間の接続線数は大幅に削減され、また周辺
バス制御装置は他系のプロセッサバスに直接接続されて
いない為、一方の周辺バス制御装置の障害が、直接他系
の機能停止を惹起する恐れは減少する。
おいて、両系間の接続線数は大幅に削減され、また周辺
バス制御装置は他系のプロセッサバスに直接接続されて
いない為、一方の周辺バス制御装置の障害が、直接他系
の機能停止を惹起する恐れは減少する。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による周辺バス交絡方式を示す図、第３図は従来あ
る周辺バス交絡方式の一例を示す図である。 図において、１ａおよび１ｂは中央制御装置、２ａおよ
び２ｂは主記憶装置、３ａおよび３ｂはプロセッサバ
ス、４ａおよび４ｂは周辺装置、５ａおよび５ｂは周辺
バス、６ａおよび６ｂは周辺バス制御装置、７は系間バ
ス、６１ａ乃至６４ａおよび６１ｂ乃至６４ｂはそれぞ
れ第１，第２，第３開閉手段としてのバストランシーバ
（ＴＲ）、６５ａおよび６５ｂはモードフリップフロッ
プ（ＦＦ）、６６ａおよび６６ｂは制御回路（ＣＴ
Ｌ）、６７ａおよび６７ｂはゲートであり制御手段を構
成し、１００ａ乃至３００ａおよび１００ｂ乃至３００
ｂは第１，第２，第３開閉手段、ｍａおよびｍｂはモー
ド信号、ｓａおよびｓｂは現用予備信号、を示す。
施例による周辺バス交絡方式を示す図、第３図は従来あ
る周辺バス交絡方式の一例を示す図である。 図において、１ａおよび１ｂは中央制御装置、２ａおよ
び２ｂは主記憶装置、３ａおよび３ｂはプロセッサバ
ス、４ａおよび４ｂは周辺装置、５ａおよび５ｂは周辺
バス、６ａおよび６ｂは周辺バス制御装置、７は系間バ
ス、６１ａ乃至６４ａおよび６１ｂ乃至６４ｂはそれぞ
れ第１，第２，第３開閉手段としてのバストランシーバ
（ＴＲ）、６５ａおよび６５ｂはモードフリップフロッ
プ（ＦＦ）、６６ａおよび６６ｂは制御回路（ＣＴ
Ｌ）、６７ａおよび６７ｂはゲートであり制御手段を構
成し、１００ａ乃至３００ａおよび１００ｂ乃至３００
ｂは第１，第２，第３開閉手段、ｍａおよびｍｂはモー
ド信号、ｓａおよびｓｂは現用予備信号、を示す。
Claims (1)
- 【請求項１】Ａ系及びＢ系ではそれぞれプロセッサバス
には中央制御装置，主記憶装置及び周辺バス制御装置が
接続され、周辺バス制御装置よりの周辺バスには複数の
周辺装置が接続される如き二重化情報処理システムにお
いて、Ａ系及びＢ系の周辺バス制御装置間には信号線の
ほか系間バスを備え、各周辺バス制御装置にはプロセッ
サバスとの第１開閉手段、周辺バスとの第２開閉手段及
び系間バスとの第３開閉手段のほか、各開閉手段を制御
するため系が現用か予備か及び分離モードか交絡モード
かをそれぞれ識別する制御手段を備え、Ａ系において制
御手段が現用及び分離モードを識別した場合、第１，第
２開閉手段を導通、第３開閉手段を遮断とすると共にＢ
系の周辺バス制御装置に分離モードを示す信号を送出
し、その信号とＢ系での予備を示す信号とによってＢ系
の制御手段は第１，第２開閉手段を導通、第３開閉手段
を遮断となし、またＡ系において制御手段が現用及び交
絡モードを識別した場合、第１、第２及び第３開閉手段
を導通とすると共にＢ系の周辺バス制御装置に交絡モー
ドを示す信号を送出し、その信号とＢ系での予備を示す
信号とによってＢ系の制御手段は第２，第３開閉手段を
導通、第１開閉手段を遮断とすることを特徴とする二重
化情報処理システムにおける周辺バス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025046A JPH0622020B2 (ja) | 1986-02-07 | 1986-02-07 | 二重化情報処理システムにおける周辺バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025046A JPH0622020B2 (ja) | 1986-02-07 | 1986-02-07 | 二重化情報処理システムにおける周辺バス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62202256A JPS62202256A (ja) | 1987-09-05 |
| JPH0622020B2 true JPH0622020B2 (ja) | 1994-03-23 |
Family
ID=12154972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61025046A Expired - Lifetime JPH0622020B2 (ja) | 1986-02-07 | 1986-02-07 | 二重化情報処理システムにおける周辺バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622020B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175656A (ja) * | 1987-12-29 | 1989-07-12 | Fujitsu Ltd | 高速データ転送方式 |
| JPH0553983A (ja) * | 1991-08-21 | 1993-03-05 | Matsushita Electric Ind Co Ltd | 並列データ転送を用いた情報処理装置の接続方法 |
| JPH1078852A (ja) * | 1996-09-04 | 1998-03-24 | Nec Corp | マルチアレイディスク装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165287A (ja) * | 1983-03-11 | 1984-09-18 | Nec Corp | 情報処理システム |
-
1986
- 1986-02-07 JP JP61025046A patent/JPH0622020B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62202256A (ja) | 1987-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631661A (en) | Fail-safe data processing system | |
| JPH0736816A (ja) | 通信バス装置 | |
| JPH0622020B2 (ja) | 二重化情報処理システムにおける周辺バス制御装置 | |
| JPS6321929B2 (ja) | ||
| JPS6347036B2 (ja) | ||
| JPS6357823B2 (ja) | ||
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JP3405677B2 (ja) | システム制御装置の二重化機構 | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPH096638A (ja) | 二重化計算機システム及びその切り替え装置 | |
| JP3570334B2 (ja) | 系切替装置 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPH08272708A (ja) | データ伝送装置 | |
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JP2735074B2 (ja) | 冗長構成方式 | |
| JPS63286901A (ja) | 現用／予備系の切替制御方式 | |
| JPS6040058B2 (ja) | 二重化バスのチエツク方法 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS63108436A (ja) | バス２重化切換方式 | |
| JP2592676B2 (ja) | 系切り替え方式 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ | |
| JPH04137144A (ja) | データ処理装置 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPS61129938A (ja) | ポ−リング方式遠方監視制御装置 |