JP2002116921A - 中央演算装置の補助装置 - Google Patents
中央演算装置の補助装置Info
- Publication number
- JP2002116921A JP2002116921A JP2000307354A JP2000307354A JP2002116921A JP 2002116921 A JP2002116921 A JP 2002116921A JP 2000307354 A JP2000307354 A JP 2000307354A JP 2000307354 A JP2000307354 A JP 2000307354A JP 2002116921 A JP2002116921 A JP 2002116921A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- power supply
- signal
- auxiliary
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、一つのＣＰＵの動作電源が異常な
場合でも、最小限の回路構成により、他のＣＰＵによる
動作に切り替えることができるようにして、信頼性の高
いフェールセーフでＣＰＵの動作を保障すること。 【解決手段】 正規ＣＰＵ１１が第１の電源回路１２か
らの電力供給で動作するのと同様に、第２の電源回路１
４からの電力供給で動作する補助ＣＰＵ１３を備えるの
に加えて、これらＣＰＵ１１、１３による処理信号のい
ずれを装置本体に出力するか選択する切替回路２１を設
け、補助ＣＰＵ１３は、ＡＤポート１３ａで正規ＣＰＵ
１１への電源電圧を監視して、予め設定されているしき
い値を下回ったときに、その正規ＣＰＵ１１にリセット
信号を送出する一方、切替回路２１は、そのリセット信
号を受け取ったときに、装置本体に出力する制御信号を
正規ＣＰＵ１１による処理信号から補助ＣＰＵ１３によ
る処理信号に切り替える。
場合でも、最小限の回路構成により、他のＣＰＵによる
動作に切り替えることができるようにして、信頼性の高
いフェールセーフでＣＰＵの動作を保障すること。 【解決手段】 正規ＣＰＵ１１が第１の電源回路１２か
らの電力供給で動作するのと同様に、第２の電源回路１
４からの電力供給で動作する補助ＣＰＵ１３を備えるの
に加えて、これらＣＰＵ１１、１３による処理信号のい
ずれを装置本体に出力するか選択する切替回路２１を設
け、補助ＣＰＵ１３は、ＡＤポート１３ａで正規ＣＰＵ
１１への電源電圧を監視して、予め設定されているしき
い値を下回ったときに、その正規ＣＰＵ１１にリセット
信号を送出する一方、切替回路２１は、そのリセット信
号を受け取ったときに、装置本体に出力する制御信号を
正規ＣＰＵ１１による処理信号から補助ＣＰＵ１３によ
る処理信号に切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は、中央演算装置の補
助装置に関し、詳しくは、中央演算装置の動作異常によ
るエラーの発生を未然に防止するものに関する。
助装置に関し、詳しくは、中央演算装置の動作異常によ
るエラーの発生を未然に防止するものに関する。
【０００２】
【従来の技術】従来より、中央演算装置（Central Proc
essing Unit、以下、ＣＰＵという）を装置本体内に組
み込んで装置各部に入力する制御信号（処理信号）を生
成させることにより統括制御することが行われており、
このＣＰＵの動作を保障するために、補助装置を組み込
むことが行われている。
essing Unit、以下、ＣＰＵという）を装置本体内に組
み込んで装置各部に入力する制御信号（処理信号）を生
成させることにより統括制御することが行われており、
このＣＰＵの動作を保障するために、補助装置を組み込
むことが行われている。
【０００３】この種のＣＰＵの補助装置としては、装置
本体にＣＰＵを複数搭載することにより、定常時に動作
する一つのＣＰＵを、他のＣＰＵが監視して異常があっ
たときには直ちに制御を肩代わりして補助するようにす
ることが考えられ、例えば、図３に示すように、シリア
ル通信を介して監視するものがある。
本体にＣＰＵを複数搭載することにより、定常時に動作
する一つのＣＰＵを、他のＣＰＵが監視して異常があっ
たときには直ちに制御を肩代わりして補助するようにす
ることが考えられ、例えば、図３に示すように、シリア
ル通信を介して監視するものがある。
【０００４】図３において、ＣＰＵ１、２は、それぞれ
個々に電源回路３、４を接続されて、独立に電力供給を
受けることができるようになっており、ＣＰＵ１が定常
時に装置各部を統括制御するように制御信号を出力する
一方、ＣＰＵ２はシリアル通信ライン５を介してＣＰＵ
１を監視することにより、ＣＰＵ１の電源回路３の電圧
レベルの低下によりＣＰＵ１の動作異常が発生して、Ｃ
ＰＵ２が異常発生と判定したときに、ＣＰＵ２は信号ラ
イン６を介してリセット信号をＣＰＵ１に送出してＣＰ
Ｕ１のリセットを実行させ復帰させるようになっている
（第１従来例）。
個々に電源回路３、４を接続されて、独立に電力供給を
受けることができるようになっており、ＣＰＵ１が定常
時に装置各部を統括制御するように制御信号を出力する
一方、ＣＰＵ２はシリアル通信ライン５を介してＣＰＵ
１を監視することにより、ＣＰＵ１の電源回路３の電圧
レベルの低下によりＣＰＵ１の動作異常が発生して、Ｃ
ＰＵ２が異常発生と判定したときに、ＣＰＵ２は信号ラ
イン６を介してリセット信号をＣＰＵ１に送出してＣＰ
Ｕ１のリセットを実行させ復帰させるようになっている
（第１従来例）。
【０００５】また、他のＣＰＵとの間のシリアル通信に
よらない方式としては、外部のウォッチドックタイマに
よる方式が考えられる。例えば、ウォッチドックタイマ
に対して、定常動作するＣＰＵのポートから定期的にウ
ォッチドックタイマのクリア信号を送出するように構成
して、このクリア信号の周期が予め設定されている時間
を超えても送出されてこないときに、ウォッチドックタ
イマからＣＰＵに対してリセット信号を送出するように
構築することも考えられる（第２従来例）。
よらない方式としては、外部のウォッチドックタイマに
よる方式が考えられる。例えば、ウォッチドックタイマ
に対して、定常動作するＣＰＵのポートから定期的にウ
ォッチドックタイマのクリア信号を送出するように構成
して、このクリア信号の周期が予め設定されている時間
を超えても送出されてこないときに、ウォッチドックタ
イマからＣＰＵに対してリセット信号を送出するように
構築することも考えられる（第２従来例）。
【０００６】なお、本明細書においては、容易に理解し
やすいように各信号毎の通信ラインがあるものとして図
示すると共にその説明をするが、必ずしも各信号毎の通
信ラインが必要な訳ではないことはいうまでもない。
やすいように各信号毎の通信ラインがあるものとして図
示すると共にその説明をするが、必ずしも各信号毎の通
信ラインが必要な訳ではないことはいうまでもない。
【０００７】
【発明が解決しようとする課題】しかしながら、第１従
来例にあっては、ＣＰＵ１に接続されている電源回路３
の電源電圧が低下したときに、ＣＰＵ１がその電源電圧
の低下により暴走などして動作異常となった場合には、
ＣＰＵ２からリセット信号が送出されてきてＣＰＵ１を
リセットして復帰させることが可能であるが、電源回路
３からの電源電圧の変化がＣＰＵ１の動作保証電圧の範
囲を超えた程度である場合には、ＣＰＵ１の動作は保証
されていないが、逆に、動作異常が発生するという保障
もない。
来例にあっては、ＣＰＵ１に接続されている電源回路３
の電源電圧が低下したときに、ＣＰＵ１がその電源電圧
の低下により暴走などして動作異常となった場合には、
ＣＰＵ２からリセット信号が送出されてきてＣＰＵ１を
リセットして復帰させることが可能であるが、電源回路
３からの電源電圧の変化がＣＰＵ１の動作保証電圧の範
囲を超えた程度である場合には、ＣＰＵ１の動作は保証
されていないが、逆に、動作異常が発生するという保障
もない。
【０００８】すなわち、例えば、ＣＰＵ１の動作保証電
圧を若干下回る程度まで電源回路３の電源電圧が低下し
たときに、ＣＰＵ１の全ての機能が異常となる訳ではな
く、ＣＰＵ１のシリアル通信機能は正常であるが他の機
能は停止してしまうなどの不安定な動作をする可能性が
あり、このような状態になった場合には、通信機能が正
常に動作しているために他方のＣＰＵ２は異常発生と判
定できない。
圧を若干下回る程度まで電源回路３の電源電圧が低下し
たときに、ＣＰＵ１の全ての機能が異常となる訳ではな
く、ＣＰＵ１のシリアル通信機能は正常であるが他の機
能は停止してしまうなどの不安定な動作をする可能性が
あり、このような状態になった場合には、通信機能が正
常に動作しているために他方のＣＰＵ２は異常発生と判
定できない。
【０００９】また、第２従来例にあっても同様に、電源
電圧の低下時に、ウォッチドッグクリア信号の出力動作
を禁止するという保証はないため、仮にＣＰＵポートの
動作が正常であった場合には、ウォッチドッグタイマが
ＣＰＵにリセット信号を送出することはなく、ＣＰＵは
不安定な状態のまま動作を続ける可能性がある。
電圧の低下時に、ウォッチドッグクリア信号の出力動作
を禁止するという保証はないため、仮にＣＰＵポートの
動作が正常であった場合には、ウォッチドッグタイマが
ＣＰＵにリセット信号を送出することはなく、ＣＰＵは
不安定な状態のまま動作を続ける可能性がある。
【００１０】これら第１、第２従来例のいずれも、電源
電圧が変化したときに監視対象のＣＰＵの動作が異常と
なることを期待したものであり、仮に前述のようなフェ
ールセーフが機能しない状況が生じた場合にはＣＰＵを
搭載する装置が異常な動作を開始・継続してしまう可能
性がある、という問題がある。
電圧が変化したときに監視対象のＣＰＵの動作が異常と
なることを期待したものであり、仮に前述のようなフェ
ールセーフが機能しない状況が生じた場合にはＣＰＵを
搭載する装置が異常な動作を開始・継続してしまう可能
性がある、という問題がある。
【００１１】なお、電源電圧による異常が発生してリセ
ット信号がＣＰＵに送出されてきても、そのＣＰＵが復
帰することができない場合には、装置本体を停止せざる
をえない、という問題もある。
ット信号がＣＰＵに送出されてきても、そのＣＰＵが復
帰することができない場合には、装置本体を停止せざる
をえない、という問題もある。
【００１２】本発明は、このような問題を解決するため
になされたもので、一つのＣＰＵの動作電源が異常な場
合でも、最小限の回路構成により、他のＣＰＵによる動
作に切り替えることができるようにして、信頼性の高い
フェールセーフでＣＰＵの動作を保障することを目的と
する。
になされたもので、一つのＣＰＵの動作電源が異常な場
合でも、最小限の回路構成により、他のＣＰＵによる動
作に切り替えることができるようにして、信頼性の高い
フェールセーフでＣＰＵの動作を保障することを目的と
する。
【００１３】
【課題を解決するための手段】本発明の中央演算装置の
補助装置は、第１の電源から中央演算装置への電力供給
に異常が確認されたときに正常な処理信号の出力を継続
するように補助する補助装置であって、信号処理能力を
有する補助演算装置と、前記補助演算装置に電力供給を
する第２の電源と、前記中央演算装置による処理信号ま
たは前記補助演算装置による処理信号のいずれかを選択
して出力する信号選択手段と、前記第１の電源による電
力供給の異常を判定する監視判定手段と、前記監視判定
手段による判定結果に基づいて前記信号選択手段で選択
する処理信号を切り替える信号切替手段とを備えた構成
を有している。
補助装置は、第１の電源から中央演算装置への電力供給
に異常が確認されたときに正常な処理信号の出力を継続
するように補助する補助装置であって、信号処理能力を
有する補助演算装置と、前記補助演算装置に電力供給を
する第２の電源と、前記中央演算装置による処理信号ま
たは前記補助演算装置による処理信号のいずれかを選択
して出力する信号選択手段と、前記第１の電源による電
力供給の異常を判定する監視判定手段と、前記監視判定
手段による判定結果に基づいて前記信号選択手段で選択
する処理信号を切り替える信号切替手段とを備えた構成
を有している。
【００１４】この構成により、第１の電源からの中央演
算装置への電力供給に異常発生と判定された場合には、
動作異常が発生する可能性のある中央演算処理による処
理信号から、別個の第２の電源からの電力供給で動作す
る補助演算装置による処理信号を選択して出力するよう
に切り替えられる。したがって、定常使用する中央演算
装置の動作に異常が発生する前に、補助演算装置に切替
使用することができ、装置本体に動作異常が発生するの
を未然に防止するフェールセーフを実現することができ
る。
算装置への電力供給に異常発生と判定された場合には、
動作異常が発生する可能性のある中央演算処理による処
理信号から、別個の第２の電源からの電力供給で動作す
る補助演算装置による処理信号を選択して出力するよう
に切り替えられる。したがって、定常使用する中央演算
装置の動作に異常が発生する前に、補助演算装置に切替
使用することができ、装置本体に動作異常が発生するの
を未然に防止するフェールセーフを実現することができ
る。
【００１５】
【発明の実施の形態】以下、本発明を図面に基づいて説
明する。図１および図２は本発明に係る中央演算装置の
補助装置の一実施形態を示す図である。
明する。図１および図２は本発明に係る中央演算装置の
補助装置の一実施形態を示す図である。
【００１６】図１において、正規ＣＰＵ１１は、第１の
電源回路１２からの電力供給により内蔵するメモリ内に
格納する制御プログラムに従って動作し、装置本体の装
置各部を制御する制御信号（処理信号）を生成して出力
するようになっており、これに対して、補助ＣＰＵ（補
助演算装置）１３も同様に、第２の電源回路１４からの
電力供給により動作して、装置本体の装置各部を制御す
る制御信号を出力するようになっている。
電源回路１２からの電力供給により内蔵するメモリ内に
格納する制御プログラムに従って動作し、装置本体の装
置各部を制御する制御信号（処理信号）を生成して出力
するようになっており、これに対して、補助ＣＰＵ（補
助演算装置）１３も同様に、第２の電源回路１４からの
電力供給により動作して、装置本体の装置各部を制御す
る制御信号を出力するようになっている。
【００１７】これら正規ＣＰＵ１１と補助ＣＰＵ１３と
は、シリアル通信ライン１５によってシリアル通信可能
に接続されているとともに、ＣＰＵ１３からＣＰＵ１１
にリセット信号を送出して復帰動作を開始させるように
通信ライン１６を接続されており、また、補助ＣＰＵ１
３のＡＤポート１３ａには、ＣＰＵ１１の第１の電源回
路１２から供給される動作電源（電圧）を入力すること
により、そのＣＰＵ１１が定常動作可能な電力供給の範
囲内であるか否かをＣＰＵ１３が監視して、許容範囲外
であることが確認された場合には異常発生と判定して、
そのＣＰＵ１３から通信ライン１６を介してリセット信
号をＣＰＵ１１に対して送出するようになっている。
は、シリアル通信ライン１５によってシリアル通信可能
に接続されているとともに、ＣＰＵ１３からＣＰＵ１１
にリセット信号を送出して復帰動作を開始させるように
通信ライン１６を接続されており、また、補助ＣＰＵ１
３のＡＤポート１３ａには、ＣＰＵ１１の第１の電源回
路１２から供給される動作電源（電圧）を入力すること
により、そのＣＰＵ１１が定常動作可能な電力供給の範
囲内であるか否かをＣＰＵ１３が監視して、許容範囲外
であることが確認された場合には異常発生と判定して、
そのＣＰＵ１３から通信ライン１６を介してリセット信
号をＣＰＵ１１に対して送出するようになっている。
【００１８】また、正規ＣＰＵ１１と補助ＣＰＵ１３
は、生成した処理信号を出力する通信ライン１７、１８
をそれぞれ切替回路２１に接続され、この切替回路２１
によりそれぞれで生成する処理信号のいずれを装置本体
に制御信号として通信ライン２２を介して出力するか選
択されるようになっており、この切替回路２１は、補助
ＣＰＵ１３から正規ＣＰＵ１１に通信ライン１６を介し
て送出されるリセット信号を監視して、リセット信号の
送出が確認されたときに、定常時には正規ＣＰＵ１１に
よる処理信号を選択して制御信号として装置本体に出力
していたのを、補助ＣＰＵ１３による処理信号に切り替
えて装置本体に制御信号として出力するようになってい
る。すなわち、切替回路２１が信号選択手段を構成し
て、補助ＣＰＵ１３が監視判定手段および信号切替手段
を構成している。
は、生成した処理信号を出力する通信ライン１７、１８
をそれぞれ切替回路２１に接続され、この切替回路２１
によりそれぞれで生成する処理信号のいずれを装置本体
に制御信号として通信ライン２２を介して出力するか選
択されるようになっており、この切替回路２１は、補助
ＣＰＵ１３から正規ＣＰＵ１１に通信ライン１６を介し
て送出されるリセット信号を監視して、リセット信号の
送出が確認されたときに、定常時には正規ＣＰＵ１１に
よる処理信号を選択して制御信号として装置本体に出力
していたのを、補助ＣＰＵ１３による処理信号に切り替
えて装置本体に制御信号として出力するようになってい
る。すなわち、切替回路２１が信号選択手段を構成し
て、補助ＣＰＵ１３が監視判定手段および信号切替手段
を構成している。
【００１９】このため、図２に示すように、電源投入さ
れた定常時に、正規ＣＰＵ１１に供給される動作電圧が
正常であることを補助ＣＰＵ１３のＡＤポート１３ａへ
の入力から確認されている場合には、通信ライン１７が
選択されて切替回路２１からは通信ライン２２を介して
正規ＣＰＵ１１による制御信号が出力される。
れた定常時に、正規ＣＰＵ１１に供給される動作電圧が
正常であることを補助ＣＰＵ１３のＡＤポート１３ａへ
の入力から確認されている場合には、通信ライン１７が
選択されて切替回路２１からは通信ライン２２を介して
正規ＣＰＵ１１による制御信号が出力される。
【００２０】一方、そのＡＤポート１３ａの監視する正
規ＣＰＵ１１への動作電圧が、予め設定されている電圧
値を下回って、図２に実線で示すように、そのＣＰＵ１
１による制御信号に異常が発生する可能性があると補助
ＣＰＵ１３が判定したときには、その補助ＣＰＵ１３か
らは通信ライン１６を介してリセット信号が送出されて
正規ＣＰＵ１１がリセットされるとともに、そのリセッ
ト信号は切替回路２１にも入力されることにより、選択
する通信ラインが通信ライン１８に切替られて切替回路
２１からは補助ＣＰＵ１３による制御信号が通信ライン
２２を介して装置本体に出力される。
規ＣＰＵ１１への動作電圧が、予め設定されている電圧
値を下回って、図２に実線で示すように、そのＣＰＵ１
１による制御信号に異常が発生する可能性があると補助
ＣＰＵ１３が判定したときには、その補助ＣＰＵ１３か
らは通信ライン１６を介してリセット信号が送出されて
正規ＣＰＵ１１がリセットされるとともに、そのリセッ
ト信号は切替回路２１にも入力されることにより、選択
する通信ラインが通信ライン１８に切替られて切替回路
２１からは補助ＣＰＵ１３による制御信号が通信ライン
２２を介して装置本体に出力される。
【００２１】したがって、正規ＣＰＵ１１に供給される
動作電圧が保障範囲外となったときには、これを監視す
る補助ＣＰＵ１３が異常発生と判定して、図２に一点鎖
線で示すように、正規ＣＰＵ１１による制御信号に異常
が発生していない場合でも、そのＣＰＵ１１の動作が異
常になって、図２に実線で示すような異常な制御信号を
装置本体に出力する状態になってしまう前に、補助ＣＰ
Ｕ１３から正規ＣＰＵ１１の動作が異常になる可能性が
あることを報知する信号（リセット信号）を出力して、
装置本体を制御する制御信号を補助ＣＰＵ１３による処
理信号に切り替えることができ、装置本体の動作を保証
することができる。
動作電圧が保障範囲外となったときには、これを監視す
る補助ＣＰＵ１３が異常発生と判定して、図２に一点鎖
線で示すように、正規ＣＰＵ１１による制御信号に異常
が発生していない場合でも、そのＣＰＵ１１の動作が異
常になって、図２に実線で示すような異常な制御信号を
装置本体に出力する状態になってしまう前に、補助ＣＰ
Ｕ１３から正規ＣＰＵ１１の動作が異常になる可能性が
あることを報知する信号（リセット信号）を出力して、
装置本体を制御する制御信号を補助ＣＰＵ１３による処
理信号に切り替えることができ、装置本体の動作を保証
することができる。
【００２２】なお、正規ＣＰＵ１１に供給される動作電
圧の異常は下限のしきい値より低下する場合に限らず、
上限のしきい値を設定しておき、これを超える場合に
も、異常と判定するようにしてもよいことはいうまでも
ない。
圧の異常は下限のしきい値より低下する場合に限らず、
上限のしきい値を設定しておき、これを超える場合に
も、異常と判定するようにしてもよいことはいうまでも
ない。
【００２３】このように本実施形態においては、図３に
示す従来技術（部品・回路）に、切替回路２１を追加す
るだけで、正規ＣＰＵ１１の本来の機能に動作異常が発
生する前に、補助ＣＰＵ１３を切替使用することがで
き、装置本体に動作異常が発生するのを未然に防止する
ことができる。したがって、最小限の回路構成で、信頼
性の高いフェールセーフ構成を構築することができ、装
置本体の動作を保障することができる。
示す従来技術（部品・回路）に、切替回路２１を追加す
るだけで、正規ＣＰＵ１１の本来の機能に動作異常が発
生する前に、補助ＣＰＵ１３を切替使用することがで
き、装置本体に動作異常が発生するのを未然に防止する
ことができる。したがって、最小限の回路構成で、信頼
性の高いフェールセーフ構成を構築することができ、装
置本体の動作を保障することができる。
【００２４】また、本実施形態の他の態様としては、上
述実施形態では、正規ＣＰＵ１１および補助ＣＰＵ１３
が同一電圧の電力供給により動作する場合に適用可能な
ものとして説明するが、複数のＣＰＵのそれぞれが異な
る電圧の電力供給を受けて動作するシステムにも、好適
に適用することができる。
述実施形態では、正規ＣＰＵ１１および補助ＣＰＵ１３
が同一電圧の電力供給により動作する場合に適用可能な
ものとして説明するが、複数のＣＰＵのそれぞれが異な
る電圧の電力供給を受けて動作するシステムにも、好適
に適用することができる。
【００２５】すなわち、複数のＣＰＵを備えるシステム
において、同じ電源電圧、例えば、５Ｖで動作する一般
的な回路構成では電源回路は１回路で済ます場合もある
が、例えば、省電力化、低ノイズ対策等の理由により、
回路に応じてＣＰＵの動作電圧を例えば、５Ｖから３．
３Ｖ等に低下させる場合もあり、このような回路構成で
は、使用するＣＰＵの組み合わせによっては、システム
内部に５Ｖ用の電源回路と、３．３Ｖ用の電源回路とい
うように、異なる電圧を供給する電源回路を準備する必
要がある。
において、同じ電源電圧、例えば、５Ｖで動作する一般
的な回路構成では電源回路は１回路で済ます場合もある
が、例えば、省電力化、低ノイズ対策等の理由により、
回路に応じてＣＰＵの動作電圧を例えば、５Ｖから３．
３Ｖ等に低下させる場合もあり、このような回路構成で
は、使用するＣＰＵの組み合わせによっては、システム
内部に５Ｖ用の電源回路と、３．３Ｖ用の電源回路とい
うように、異なる電圧を供給する電源回路を準備する必
要がある。
【００２６】具体的には、例えば、車両では、搭載する
バッテリ電源から１２Ｖ（ＤＣ）の電力供給を受けてレ
ギュレータを通すことにより５Ｖや３．３Ｖを生成して
車載機器を機能させるが、本実施形態の正規ＣＰＵ１１
が第１の電源回路１２から５Ｖの電力供給を受ける一
方、補助ＣＰＵ１３が第２の電源回路１４から３．３Ｖ
の電力供給を受けて、それぞれを機能させる場合があ
る。
バッテリ電源から１２Ｖ（ＤＣ）の電力供給を受けてレ
ギュレータを通すことにより５Ｖや３．３Ｖを生成して
車載機器を機能させるが、本実施形態の正規ＣＰＵ１１
が第１の電源回路１２から５Ｖの電力供給を受ける一
方、補助ＣＰＵ１３が第２の電源回路１４から３．３Ｖ
の電力供給を受けて、それぞれを機能させる場合があ
る。
【００２７】この場合に、車両のバッテリ電源の供給す
る電力の電圧が４Ｖに低下してしまったときには、第１
の電源回路１２は５Ｖの電力供給をすることはできない
ことから、ＡＤポート１３ａの監視する正規ＣＰＵ１１
への電力供給電圧の異常に応じて補助ＣＰＵ１３から送
出されるリセット信号により、切替回路２１は選択する
通信ラインを通信ライン１７から通信ライン１８に切替
えて補助ＣＰＵ１３の制御信号を通信ライン２２を介し
て装置本体に出力することができる。
る電力の電圧が４Ｖに低下してしまったときには、第１
の電源回路１２は５Ｖの電力供給をすることはできない
ことから、ＡＤポート１３ａの監視する正規ＣＰＵ１１
への電力供給電圧の異常に応じて補助ＣＰＵ１３から送
出されるリセット信号により、切替回路２１は選択する
通信ラインを通信ライン１７から通信ライン１８に切替
えて補助ＣＰＵ１３の制御信号を通信ライン２２を介し
て装置本体に出力することができる。
【００２８】したがって、異なる電圧で動作する複数の
ＣＰＵを備えるシステムでも、本実施形態を好適に適用
することができ、特に、車載機器のように１つのバッテ
リ電源をソースにする場合でも的確に機能させることが
できる。
ＣＰＵを備えるシステムでも、本実施形態を好適に適用
することができ、特に、車載機器のように１つのバッテ
リ電源をソースにする場合でも的確に機能させることが
できる。
【００２９】なお、上述の実施形態においては、補助Ｃ
ＰＵ１３から正規ＣＰＵ１１に出力されるリセット信号
をそのＣＰＵ１１が異常であることを知らせる信号とし
て利用するが、これに限るものではなく、例えば、装置
本体の異常を警告するための外部警告ランプの制御信号
を兼用するようにしてもよく、また、独自に信号を生成
するようにしてもよいことはいうまでもなく、ＣＰＵ１
１が異常になる可能性があることを認識することができ
るとともにＣＰＵ１３による制御に切り替えることが可
能な構成であればよい。
ＰＵ１３から正規ＣＰＵ１１に出力されるリセット信号
をそのＣＰＵ１１が異常であることを知らせる信号とし
て利用するが、これに限るものではなく、例えば、装置
本体の異常を警告するための外部警告ランプの制御信号
を兼用するようにしてもよく、また、独自に信号を生成
するようにしてもよいことはいうまでもなく、ＣＰＵ１
１が異常になる可能性があることを認識することができ
るとともにＣＰＵ１３による制御に切り替えることが可
能な構成であればよい。
【００３０】
【発明の効果】以上説明したように、本発明は、中央演
算装置への電力供給に異常発生と判定された場合には、
別個の電源からの電力供給で動作する補助演算装置に切
り替えることができ、中央演算装置の動作異常が発生す
る前に補助演算装置による処理信号を使用するように切
り替えることができる。したがって、従来技術に最小限
の回路などの手段を追加するだけで、装置本体の動作異
常を未然に防止するフェールセーフを実現して、装置本
体による信頼性の高い動作を保障することができる。
算装置への電力供給に異常発生と判定された場合には、
別個の電源からの電力供給で動作する補助演算装置に切
り替えることができ、中央演算装置の動作異常が発生す
る前に補助演算装置による処理信号を使用するように切
り替えることができる。したがって、従来技術に最小限
の回路などの手段を追加するだけで、装置本体の動作異
常を未然に防止するフェールセーフを実現して、装置本
体による信頼性の高い動作を保障することができる。
【図１】本発明に係る中央演算装置の補助装置の一実施
形態を示す概略全体構成のブロック図
形態を示す概略全体構成のブロック図
【図２】そのやり取りされる信号を示すシーケンス図
【図３】その従来技術を示すブロック図
１１ 正規ＣＰＵ １２ 第１の電源回路 １３ 補助ＣＰＵ １３ａ ＡＤポート １４ 第２の電源回路 １５ シリアル通信ライン １６〜１８、２２ 通信ライン ２１ 切替回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 和也 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 Ｆターム(参考） 5B034 BB02 BB17 CC01 DD01 DD02 5H209 AA10 DD13 GG04 GG13 HH13 HH14 SS01 SS04 SS08 TT05
Claims (1)
- 【請求項１】 第１の電源から中央演算装置への電力供
給に異常が確認されたときに正常な処理信号の出力を継
続するように補助する補助装置であって、 信号処理能力を有する補助演算装置と、前記補助演算装
置に電力供給をする第２の電源と、前記中央演算装置に
よる処理信号または前記補助演算装置による処理信号の
いずれかを選択して出力する信号選択手段と、前記第１
の電源による電力供給の異常を判定する監視判定手段
と、前記監視判定手段による判定結果に基づいて前記信
号選択手段で選択する処理信号を切り替える信号切替手
段とを備えることを特徴とする中央演算装置の補助装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307354A JP2002116921A (ja) | 2000-10-06 | 2000-10-06 | 中央演算装置の補助装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307354A JP2002116921A (ja) | 2000-10-06 | 2000-10-06 | 中央演算装置の補助装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002116921A true JP2002116921A (ja) | 2002-04-19 |
Family
ID=18787883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307354A Pending JP2002116921A (ja) | 2000-10-06 | 2000-10-06 | 中央演算装置の補助装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002116921A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523871A (ja) * | 2003-03-25 | 2006-10-19 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 多機能なトータル電子制御システムにおける誤ったアクチュエータアクセスを防止する方法 |
| US7526674B2 (en) | 2005-12-22 | 2009-04-28 | International Business Machines Corporation | Methods and apparatuses for supplying power to processors in multiple processor systems |
| JP2011041404A (ja) * | 2009-08-11 | 2011-02-24 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| JP2012239148A (ja) * | 2011-05-13 | 2012-12-06 | Yazaki Corp | 車載器用リセット回路 |
| JP2015513885A (ja) * | 2012-02-24 | 2015-05-14 | ピルツ ゲーエムベーハー アンド コー．カーゲー | 電源装置付き安全開閉装置 |
| CN105093979A (zh) * | 2014-05-23 | 2015-11-25 | 株式会社日立制作所 | 故障安全运算处理装置 |
| EP2905662A4 (en) * | 2012-10-02 | 2016-05-18 | Fuji Electric Co Ltd | REDUNDANT CALCULATION PROCESSING SYSTEM |
| JPWO2018110124A1 (ja) * | 2016-12-13 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
-
2000
- 2000-10-06 JP JP2000307354A patent/JP2002116921A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523871A (ja) * | 2003-03-25 | 2006-10-19 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 多機能なトータル電子制御システムにおける誤ったアクチュエータアクセスを防止する方法 |
| US7526674B2 (en) | 2005-12-22 | 2009-04-28 | International Business Machines Corporation | Methods and apparatuses for supplying power to processors in multiple processor systems |
| JP2011041404A (ja) * | 2009-08-11 | 2011-02-24 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| JP2012239148A (ja) * | 2011-05-13 | 2012-12-06 | Yazaki Corp | 車載器用リセット回路 |
| JP2015513885A (ja) * | 2012-02-24 | 2015-05-14 | ピルツ ゲーエムベーハー アンド コー．カーゲー | 電源装置付き安全開閉装置 |
| EP2905662A4 (en) * | 2012-10-02 | 2016-05-18 | Fuji Electric Co Ltd | REDUNDANT CALCULATION PROCESSING SYSTEM |
| CN105093979A (zh) * | 2014-05-23 | 2015-11-25 | 株式会社日立制作所 | 故障安全运算处理装置 |
| DE102015208989A1 (de) | 2014-05-23 | 2015-11-26 | Hitachi, Ltd. | Ausfallsichere Verarbeitungsvorrichtung |
| DE102015208989B4 (de) | 2014-05-23 | 2024-06-27 | Hitachi, Ltd. | Ausfallsichere Verarbeitungsvorrichtung |
| JPWO2018110124A1 (ja) * | 2016-12-13 | 2019-10-24 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
| US11136044B2 (en) | 2016-12-13 | 2021-10-05 | Hitachi Automotive Systems, Ltd. | Vehicle control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5526264A (en) | Anti-lock brake control system | |
| JPH09123894A (ja) | 故障診断機能付き電子制御装置 | |
| US10592356B2 (en) | Microcontroller and electronic control unit | |
| JP2002116921A (ja) | 中央演算装置の補助装置 | |
| US7952314B2 (en) | Electronic control device of an electrical drive system with redundant disconnection device | |
| JPH09179663A (ja) | システム電源制御装置 | |
| JP4350891B2 (ja) | 自動車の調整される出力電圧を監視する回路装置 | |
| JP5589719B2 (ja) | 多重化システム及び多重化システムの制御方法 | |
| JP2020086484A (ja) | センサ情報出力装置および車両制御装置 | |
| JP2006323551A (ja) | プラント制御システム | |
| JP3916495B2 (ja) | フェイルセーフ機能を備えたコントローラ | |
| US6148409A (en) | Data transmission system | |
| JP2007122298A (ja) | システムリセット回路 | |
| JP2005215981A (ja) | マイクロコンピュータ | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JP2009183044A (ja) | 電源管理装置および無停電電源装置 | |
| JPH1118295A (ja) | 並列運転電源制御方式 | |
| KR100626737B1 (ko) | 디젤발전 분산제어시스템용 원격단말장치의 마이크로컨트롤러 이중화 제어장치 | |
| JP3846363B2 (ja) | 過電圧保護回路を備えた電子機器及び過電圧保護回路及び方法 | |
| JP3699049B2 (ja) | 二重化伝送装置 | |
| JPH0239311A (ja) | 電源制御方式 | |
| JP2000102164A (ja) | 電源装置 | |
| KR100434139B1 (ko) | 피엘씨시스템의원격전원제어장치 | |
| JP2017228159A (ja) | 制御装置、および制御装置の制御方法 | |
| JP2606144B2 (ja) | 二重化装置 |