JP3539687B2 - プロセッサ二重化方式の情報処理装置 - Google Patents
プロセッサ二重化方式の情報処理装置 Download PDFInfo
- Publication number
- JP3539687B2 JP3539687B2 JP2001400603A JP2001400603A JP3539687B2 JP 3539687 B2 JP3539687 B2 JP 3539687B2 JP 2001400603 A JP2001400603 A JP 2001400603A JP 2001400603 A JP2001400603 A JP 2001400603A JP 3539687 B2 JP3539687 B2 JP 3539687B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- failure
- internal
- mismatch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、マスタプロセッサ及びチェッカプロセッサに同一動作を行わせ、チェッカプロセッサがマスタプロセッサの出力結果をチェックすることにより障害検出を行うプロセッサ二重化方式の情報処理装置に関し、特に内部障害を自己検出するプロセッサを用いた場合の障害検出から障害回復までの制御方式、及び障害検出機能自体のテスト方式に関するものである。
【０００２】
【従来の技術】
従来、装置の高度の信頼性を確保するために、マスタプロセッサ及びチェッカプロセッサを設け、これらのマスタプロセッサ及びチェッカプロセッサに同一動作を行わせ、かつチェッカプロセッサにマスタプロセッサの出力結果をチェックさせ、出力結果が「否」の場合には処理を停止させて、再度最初からやり直すようにしたプロセッサ二重化方式の情報処理装置がある。
【０００３】
このようなプロセッサ二重化方式の情報処理装置では、マスタプロセッサに障害が発生した場合およびチェッカプロセッサに障害が発生した場合のいずれにおいても、チェッカプロセッサによるチェック結果は「否」となる。
【０００４】
しかし、従来は、誤った出力が送出されることを未然に防止することを主たる目的として構成されているので、チェッカプロセッサによるチェック結果が「否」であったとしても、いずれのプロセッサが障害を起こしたかを特に追及するようなことはしていない。
【０００５】
また、追及したとしても、特開平２−４７７３１号に示されているように、別個に診断プロセッサを設けている。
【０００６】
一方、出力結果のチェックは、チェッカプロセッサが出力しようとするタイミングで行われるので、マスタプロセッサがバス上にデータを出力してもチェッカプロセッサがチェックしないという状態が発生し、障害検出が遅れてしまうという問題があった。この問題を解決するために、特開平３−２１７９４４号に示すようにチェッカプロセッサにマスタプロセッサのバスイネーブルタイミングで出力結果をチェックさせるべく、マスタプロセッサとチェッカプロセッサ間に制御信号を追加したり、特開平３−１７５５３８号に示すようにプロセッサ内部の演算結果をチェックさせるべく、マスタプロセッサから比較指示を行うための制御信号を追加したものがある。
【０００７】
【発明が解決しようとする課題】
ところで、最近のプロセッサの動向として、チップ内にＲＡＭを内蔵させたり、大容量のＲＡＭを外付けにし、プロセッサがバスを介さずに直接制御するのが一般的となってきている。そして、ＲＡＭに発生する間欠障害に対処するために、ＲＡＭに格納するデータに冗長ビットを追加し、間欠障害を検出したり、間欠障害を訂正する機能を持たせたものが現れている。
【０００８】
しかし、このようなプロセッサを用いて二重化構成を実現した場合、ＲＡＭに間欠障害が発生する度にマスタプロセッサとチェッカプロセッサに不一致が発生してしまう。すなわち、間欠障害が発生した場合、これを訂正するための時間が必要になるので、間欠障害が発生したプロセッサは出力タイミングが遅れ、結果的に、出力の不一致が発生し、同期動作が行われなくなる。
【０００９】
従って、ＲＡＭに間欠障害が発生すると、その都度、マスタプロセッサとチェッカプロセッサに出力の不一致が発生する。
【００１０】
しかしながら、上記従来技術においては、障害が発生したプロセッサを特に特定し、かつ障害発生時点の状態に回復させることを行っていないため、システムを一旦停止させて再度やり直すといった事象が多発し、結果的には、信頼性の向上を期待できないという問題が生じている。
【００１１】
また、障害が発生したプロセッサを特定する場合であっても、別の診断プロセッサを用いているため、構成が複雑化する。また、障害発生時点の内部情報を把握するのが困難であるため、障害発生時点の状態に回復させることできず、上記と同様に、処理を再度やり直すといった事象が多発し、結果的には、信頼性の向上を期待できないという問題がある。
【００１２】
さらに、障害検出タイミングを早めるために特別の信号を追加しているため、プロセッサ間の結合関係が複雑になるという問題がある。
【００１３】
本発明の第１の目的は、プロセッサ二重化構成において不一致障害が発生した場合、障害の発生したプロセッサを診断プロセッサ等を用いることなく簡単な構成で特定し、かつ不一致障害発生時に行っていた処理を、システムを停止させることなく継続させることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１４】
本発明の第２の目的は、プロセッサ間に特別な信号を追加することなく、障害検出タイミングを早めることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１５】
本発明の第３の目的は、訂正可能な間欠障害等の発生に対し、不一致障害の発生する回数を減少させ、障害回復に費やす時間を減少させることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１６】
本発明の第４の目的は、訂正可能な間欠障害等に起因する同期外れに対し、この同期外れを容易に再同期させることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１７】
本発明の第５の目的は、一方のプロセッサに固定障害が発生した場合、固定障害が発生したプロセッサを切離して運用することができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１８】
本発明の第６の目的は、不一致検出機能の正当性を容易に確認することができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１９】
【課題を解決するための手段】
上記第１の目的を達成するために本発明は、基本的には、外部からのモード指定信号によりマスタモードとチェッカモードのいずれかに切り替わり、マスタモードにおいては情報処理結果をバスに出力し、チェッカモードにおいてはマスタモードと同じ情報処理を行い、マスタモードの情報処理結果と自己の情報処理結果とを比較し、不一致の時には不一致障害検出信号を出力すると共に、内部障害発生時は内部障害検出信号を出力する２つのプロセッサと、障害の発生していないプロセッサの内部情報を保存する記憶手段と、前記不一致障害検出信号と内部障害検出信号とを受け、いずれのプロセッサに障害が発生したかを特定して両プロセッサに通知し、この障害発生通知を受けた両プロセッサのうち障害の発生していないプロセッサに対して、その内部情報を前記記憶手段に保存させる処理を実行させた後、両プロセッサを同期してリセットし、続いて両プロセッサに前記記憶手段に保存された前記内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させる制御手段とを具備させたものである。
【００２０】
また、第２の目的を達成するために本発明は、基本的には、外部からのモード指定信号によりマスタモードとチェッカモードのいずれかに切り替わり、マスタモードにおいては情報処理結果をバスに出力し、チェッカモードにおいてはマスタモードと同じ情報処理結果を行い、マスタモードの情報処理結果と自己の情報処理結果とを比較し、不一致の時には不一致障害検出信号を出力すると共に、内部障害発生時は内部障害検出信号を出力する２つのプロセッサと、障害の発生していないプロセッサの内部情報を保存する記憶手段と、前記２つのプロセッサがバスを使用するに先立ち出力するバス使用権要求信号を監視し、そのタイミングが不一致の時はバス使用権要求不一致信号を出力するバス使用権調停手段と、前記不一致障害検出信号と内部障害検出信号およびバス使用権要求不一致信号とを受け、いずれのプロセッサに障害が発生したかを特定して両プロセッサに通知し、この障害発生通知を受けた両プロセッサのうち障害の発生していないプロセッサに対して、その内部情報を前記記憶手段に保存させる処理を実行させた後、両プロセッサを同期してリセットし、続いて両プロセッサに前記記憶手段に保存された前記内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させる制御手段とを具備させたものである。
【００２１】
さらに、第３の目的を達成するために、訂正可能な内部障害に対し、その内部障害を訂正した後、予め指定された処理を行うのに要する処理サイクル数と、内部障害が発生しない場合に予め指定された処理を行うのに要する処理サイクル数とを同一にする手段を両プロセッサ内に設けたものである。
【００２２】
さらに、第４の目的を達成するために、前記バス使用権調停手段に、バス使用権要求不一致信号に対して、内部障害検出信号が訂正可能な障害を表わしている時は、両プロセッサからのバス使用権要求信号に対するバス使用権許可信号を同期して両プロセッサに返信させるようにしたものである。
【００２３】
さらに、第５の目的を達成するために、訂正不可能な内部障害および固定障害等に対して、前記制御手段にリセット動作を実行させないか、またはリセット動作を実行させた後、新たな不一致障害検出信号が入力されるのを禁止することにより、単独で情報処理を継続させるようにしたものである。
【００２４】
さらに、第６の目的を達成するために、２つのプロセッサの一方に、特定の命令列の挿入を指示する手段を設け、特定の命令列の挿入によって内部障害を発生させ、強制的に出力の不一致状態を発生させるようにしたものである。
【００２５】
【作用】
上記手段によれば、互いに同期させて動作させていた２つのプロセッサのいずれかに内部障害が生じ、双方の出力が不一致となる不一致障害が発生した場合、制御手段が障害の発生したプロセッサを特定し、不一致障害発生時に行っていた処理を、障害の発生していないプロセッサの内部情報を用い、かつ二重化構成で継続させるため、間欠障害が発生し易いＲＡＭを内蔵したシステムであっても、システム障害となる事象を減少させ、信頼性を向上させることができる。
【００２６】
また、２つのプロセッサがバスを使用するに先立ち出力するバス使用権要求信号を監視し、そのタイミングが不一致の時は、出力の不一致検出に先立って両プロセッサに通知し、記憶手段に保存された内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させるため、特別な信号を追加することなく、障害検出を早めることができる。
【００２７】
さらに、訂正可能な内部障害に対しては、その内部障害を訂正した後、予め指定された処理を行うのに要する処理サイクル数と、内部障害が発生しない場合に予め指定された処理を行うのに要する処理サイクル数とを同一にするため、訂正可能な内部障害に対して不一致障害の発生する回数を減少させることができる。
【００２８】
さらに、バス使用権要求不一致信号に対して、内部障害検出信号が訂正可能な障害を表わしている時は、両プロセッサからのバス使用権要求信号に対するバス使用権許可信号を同期して両プロセッサに返信するため、訂正可能な内部障害に起因する同期外れを容易に再同期させることができる。
【００２９】
さらに、訂正不可能な内部障害および固定障害等に対しては、リセット動作を実行させないか、またはリセット動作を実行させた後、新たな不一致障害検出信号が入力されるのを禁止するため、一方のプロセッサのみで情報処理を継続することができる。
【００３０】
さらに、２つのプロセッサの一方に、特定の命令列を挿入することによって内部障害を簡単に注入し、その結果として強制的に出力の不一致状態を発生させ、不一致検出機能の正当性を簡単に確認することができる。
【００３１】
【実施例】
以下、本発明によるプロセッサ二重化方式の情報処理装置を図示する実施例に基づいて詳細に説明する。
【００３２】
図１は本発明の一実施例の構成を示すブロック図、図２，図３は障害発生時の処理動作を説明する制御フロー図である。
【００３３】
図１において、バス７００には２台のプロセッサＡ１００およびプロセッサＢ２００が接続され、さらに二重化制御回路３００、割込み制御回路４００、主記憶装置６００が接続されている。
【００３４】
プロセッサＡ１００およびプロセッサＢ２００は、バス７００から同一データを入力しており、マスタモード／チェッカモード指示信号（Ｍ／Ｃモード指示信号）１２０，２２０による指示により、マスタモード時にはバス７００にデータを出力し、チェッカモード時にはバス７００への出力を抑止し、その抑止した出力データとバス７００上にマスタモードのプロセッサから出力されているデータとを比較し、不一致を検出した時には不一致障害検出表示信号１１３、２１３を二重化制御回路３００に出力するようになっている。
【００３５】
また、プロセッサＡ１００およびプロセッサＢ２００は、ＲＡＭの間欠障害等の訂正可能な内部障害、および訂正不可能な内部障害、固定障害を検出する機能を有し、これらの障害を検出した場合、その障害が訂正不可能な障害であれば、このことを表わす訂正不可能内部障害表示信号１１０，２１０を出力し、２重化制御回路３００に入力するようになっている。さらに、プロセッサＡ１００，Ｂ２００は現在の動作モードを表示するモード表示レジスタ１０３，２０３を備えている。
【００３６】
二重化制御回路３００は、不一致障害検出表示信号１１３，２１３，訂正不可能内部障害表示信号１１０，２１０により、障害が発生したプロセッサ（プロセッサＡまたはプロセッサＢ）を特定し、マスタモード／チェッカモード指示信号１２０，１３０を用いてプロセッサＡ１００およびプロセッサＢ２００のモード制御を行うものである。
【００３７】
この二重化制御回路３００は、不一致状態にあるプロセッサＡ１００，Ｂ２００の再同期を指示するための再同期指示レジスタ３０２、いずれのプロセッサにて障害が発生したかを表示する障害ログレジスタ３０３を備えている。
【００３８】
割込み制御回路４００は、周辺入出力装置（図示せず）からの割込み信号及び二重化制御回路３００からの不一致障害割込み要求信号３１０により報告された障害割込みを、割込み信号１４０，２４０により各プロセッサＡ１００，Ｂ２００に報告する回路である。
【００３９】
この割込み制御回路４００は、プロセッサＡ１００，Ｂ２００に対する一切の割込みを抑止することを指示する割込み抑止指示レジスタ４０１を備えている。
【００４０】
（第１の実施例）
▲１▼プロセッサＢ２００に訂正不可能な内部障害が発生した場合の動作
次に、不一致障害をチェッカプロセッサでのみ検出する場合において、プロセッサＡ１００がマスタモード，プロセッサＢ２００がチェッカモードの構成で、プロセッサＢ２００に訂正不可能な内部障害が発生した場合の処理動作を図２に示す制御フロー図を用いて説明する。
【００４１】
（１）まず、プロセッサＢ２００は訂正不可能な内部障害が発生したことを検出すると、内部障害表示信号２１０を出力する。この時、プロセッサＡ１００とプロセッサＢ２００との同期が外れるため、プロセッサＢ２００はバス７００への出力結果の不一致をも検出し、不一致障害検出表示信号２１３を出力する。
【００４２】
（２）二重化制御回路３００は、内部障害表示信号２１０，不一致障害検出表示信号２１３によりプロセッサＢ２００に障害が発生したことを確認し、障害ログレジスタ３０３にログを採取し、不一致障害割込み要求信号３１０により割込み制御回路４００に対し、プロセッサＡ１００，Ｂ２００に対する障害割込みを要求する。
【００４３】
そこで、割込み制御回路４００は割込み信号１４０，２４０を用い、各プロセッサ１００，Ｂ２００に対し障害割込みを行う。
【００４４】
なお、二重化制御回路３００は、不一致障害を報告した後、再同期指示がなされるまでの間に、次の不一致障害検出表示信号２１３を検出しても障害報告は行わない。
【００４５】
（３）割込み信号１４０，２４０によって障害を報告されたプロセッサＡ１００は、障害ログレジスタ３０３の内容を解析することにより、プロセッサＢ２００に訂正不可能な内部障害が発生したこと、及びそのためにプロセッサＡ１００，Ｂ２００間の同期外れが発生したことを認識する。この場合、プロセッサＢ２００は、障害割込みがあっても、それに対する処理は行わない。
【００４６】
（４）プロセッサＡ１００，Ｂ２００間の同期外れを認識したプロセッサＡ１００は、処理を継続するために必要な情報として、プログラムカウンタや汎用レジスタといったプロセッサＡ１００の内部状態を主記憶装置６００にセーブする。
【００４７】
（５）プロセッサＡ１００は、プロセッサＢ２００との間の再同期を行うべく、再同期指示レジスタ３０２に再同期指示情報を設定する。すると、二重化制御回路３００は同期リセット指示信号１５０，２５０を出力し、プロセッサＡ１００，プロセッサＢ２００を同期してリセットする。
【００４８】
（６）同期リセット指示信号１５０，２５０により再度同期状態となったプロセッサＡ１００，プロセッサＢ２００は、主記憶装置６００から同期外れ前のプロセッサＡ１００の内部状態をリストアすることにより、障害が発生する前の構成であるマスタモードのプロセッサＡ１００，チェッカモードのプロセッサＢ２００という二重化構成で不一致障害発生時に行っていた処理を継続する。
【００４９】
▲２▼プロセッサＡ１００に訂正不可能な内部障害が発生した場合の動作
次に、不一致障害をチェッカプロセッサでのみ検出する場合において、プロセッサＡ１００がマスタモード，プロセッサＢ２００がチェッカモードの構成で、プロセッサＡ１００に訂正不可能な内部障害が発生した場合の処理動作を図３に示す制御フロー図を用いて説明する。
【００５０】
（１）まず、プロセッサＡ１００は訂正不可能な内部障害が発生したことを検出すると、内部障害表示信号１１０を出力し、二重化制御回路３００に入力する。
【００５１】
この時、プロセッサＡ１００とプロセッサＢ２００との同期が外れるため、プロセッサＢ２００はバス７００への出力結果の不一致を検出し、不一致障害検出表示信号２１３を出力し、２重化制御回路３００に入力する。
【００５２】
（２）二重化制御回路３００は、内部障害表示信号１１０，不一致障害検出表示信号２１３によりプロセッサＡ１００に障害が発生したものと確認し、マスタモード／チェッカモード指示信号１２０，２２０を用い、障害の発生していないプロセッサＢ２００をマスタモードに、障害の発生したプロセッサＡ１００をチェッカモードに切り替える。そして，障害ログレジスタ３０３にログを採取し、不一致障害割込み要求信号３１０により割込み制御回路４００に対し、プロセッサＡ１００，Ｂ２００に対する障害割込みを要求する。
【００５３】
そこで、割込み制御回路４００は割込み信号１４０，２４０を用い、プロセッサＡ１００，Ｂ２００に対し障害割込みを行う。
【００５４】
なお，二重化制御回路３００は、不一致障害を報告後、再同期指示がなされるまでの間に新たな不一致障害検出表示信号１１３を検出しても障害報告は行わない。
【００５５】
（３）マスタプロセッサとして障害割込みを報告されたプロセッサＢ２００は、障害ログレジスタ３０３の内容を解析することにより、プロセッサＡ１００に訂正不可能な内部障害が発生したためにプロセッサ間Ａ１００，Ｂ２００に同期外れが発生したことを認識する。
【００５６】
（４）プロセッサＡ１００，Ｂ２００間の同期外れを認識したプロセッサＢ２００は処理を継続するために必要な情報として、自分自身のプログラムカウンタや汎用レジスタといった内部状態の情報を主記憶装置６００にセーブする。
【００５７】
（５）続いて、プロセッサＢ２００はプロセッサＡ１００，Ｂ２００間の再同期を行うべく、再同期指示レジスタ３０２に再同期指示情報を設定する。すると、二重化制御回路３００は同期リセット指示信号１５０，２５０を用い、プロセッサＡ１００，Ｂ２００を同期してリセットする。
【００５８】
（６）再度同期状態になったプロセッサＡ１００，プロセッサＢ２００は、主記憶装置６００より障害発生前の内部状態をリストアし、障害が発生する前とは反対のマスタモードのプロセッサＢ２００、チェッカモードのプロセッサＡ１００という二重化構成で、不一致障害発生時に行っていた処理を継続する。
【００５９】
このように本実施例にあっては、互いに同期して動作させていた２つのプロセッサＡ１００，Ｂ２００のいずれかに内部障害が生じたことにより、双方の出力が不一致となる不一致障害が発生した場合、二重化制御回路３００が障害の発生したプロセッサを特定し、不一致障害発生時に行っていた処理を、障害の発生していないプロセッサの内部状態を用い、かつ二重化構成で継続させるようにしたため、間欠障害が発生し易いＲＡＭを内蔵したシステムであっても、システム障害となる事象を減少させ、システムの信頼性を向上させることができるといった効果がある。
【００６０】
（第２の実施例）
ところで、前記制御フロー例では、再同期後に即座に内部状態をリストアして処理を継続する例を示したが、同期リセット指示信号１５０，２５０を用いた同期化リセットでは、プロセッサＡ１００，Ｂ２００内に保有するプロセッサ内部障害詳細ログ情報はリセットされない。そこで、図１のように、マスタモード時には出力を抑止し、チェッカモード時には出力の抑止を解除することを指示する出力モード制御レジスタ１０１，２０１をプロセッサＡ１００，Ｂ２００内に設ける。そして、各プロセッサ上の命令列によって“１”をこれらのレジスタ１０１，２０１に一時的に（図４のＴの間）設定する。すると、プロセッサＡ１００はマスタモードであるので、図４の制御フロー図に示すように、出力抑止状態となり、プロセッサＢ２００はチェッカモードであるので出力抑止状態が解除された状態となる。
【００６１】
このようにすることにより、チェッカモードのプロセッサＢ２００が有するプロセッサ内部障害詳細ログ情報を、同期状態を保ち、かつ不一致障害を検出することなく主記憶装置６００に転送することができる。
【００６２】
このようにすれば、後で主記憶装置６００の内容を分析することにより、障害の原因を究明するのに極めて有効なものとなる。
【００６３】
（第３の実施例）
また、前記制御フロー例では、プロセッサＡ１００，Ｂ２００に訂正不可能な内部障害が発生した例を示したが、プロセッサＡ１００，Ｂ２００に固定障害が発生した場合には、図５のブロック図に示すように、プロセッサＡ１００，Ｂ２００から固定障害表示信号１１１，２１１を二重化制御回路３００に入力させるように構成したうえ、図６の制御フロー図に示すように、障害割込みを報告されたマスタモードのプロセッサ（図６ではプロセッサＡ１００）に障害ログレジスタ３０３を解析させ、チェッカプロセッサ（図６ではプロセッサＢ２００）の固定障害を認識した時、それ以後の再同期処理を行わないようにすることにより、マスタモードのプロセッサ（図６ではプロセッサＡ１００）のみが稼動する縮退動作を実現できる。
【００６４】
このようにすることにより、固定障害が発生しても、緊急避難的に片系のプロセッサのみで処理を継続することができる。
【００６５】
（第４の実施例）
あるいは、二重化制御回路３００に不一致障害報告抑止指示レジスタ３０１（図５）を設けたうえ、図７の制御フローに示すように、再同期処理後にプロセッサ内部の障害詳細ログ情報を解析することでチェッカプロセッサまたはマスタプロセッサの固定障害を認識した時、不一致障害報告抑止指示レジスタ３０１に障害報告抑止指示情報を設定し、それ以後に発生する不一致障害に対する障害報告の割込みを禁止することにより、マスタモードのプロセッサ（図７ではプロセッサＢ２００）のみが稼動する縮退動作を実現できる。
【００６６】
すなわち、固定障害が発生したプロセッサについては、第６図の場合と異なり、再同期指示を行って動作を継続させるが、この後に不一致障害が発生しても、これを無視することにより、実質的にマスタモードのプロセッサのみを稼動させるようにする。
【００６７】
なお、図７の制御フローにおいては、プロセッサＡ１００がマスタモードで動作していた時に内部障害が発生した例を示しており、図４の制御フローと同様にして、障害解析を行った後、プロセッサＡ１００をチェッカモードに、プロセッサＢ２００をマスタモードに切り替えて再同期指示を行い、さらにプロセッサＡ１００の出力モード制御レジスタ１０１には“１”を設定し、出力抑止解除状態状態とし、新たにマスタモードとなったプロセッサＢ２００の出力モード制御レジスタ２０１には“１”を設定して出力抑止状態とする（図７のＴの間）ことにより、チェッカモードのプロセッサＡ１００が有するプロセッサ内部障害詳細ログ情報を、主記憶装置６００に転送し、この主記憶装置６００に転送されたプロセッサ内部障害詳細ログ情報をプロセッサＡ１００，Ｂ２００の両方で詳細に解析し、プロセッサＡ１００に固定障害が発生したものとの認識を得、この後に、不一致障害報告抑止指示レジスタ３０１に障害報告抑止指示情報を設定し、それ以後に発生する不一致障害に対する障害報告の割込みを禁止することを示している。
【００６８】
（第５の実施例）
また、前記制御フロー例では不一致状態にあるプロセッサの内部状態を障害の発生していないプロセッサの内部状態に一致させるために、障害の発生していないプロセッサの内部状態を主記憶装置６００にセーブし、同期化リセットを行った後に主記憶装置６００から内部状態をリストアしている。しかし、割込み制御回路４００からの割込みをプロセッサ内部で一時保留する手段を備えたプロセッサでは、内部状態を主記憶装置６００にセーブしてから同期化リセットを行う間に、別の割込みが発生した場合、この割込みは失なわれてしまうことが起こり得る。
【００６９】
すなわち、図８の制御フローに示すように、障害の発生していないプロセッサの内部状態を主記憶装置６００にセーブしてから同期化リセットを行う間（図８のＴで示す期間）に、別の割込みが発生したとしても、この割込みはプロセッサ内部の割込み保留手段によって対応する処理が保留されることによって失われてしまう。
【００７０】
一方、割込みが失われたことは、割込み発生源では認識できない。
【００７１】
そこで、割込み抑止指示レジスタ４０１（図５）を割込み制御回路４００に設け、障害の発生していないプロセッサの内部状態を主記憶装置６００にセーブしてから同期化リセットを行う間（図８のＴで示す期間）は、割込みの発生を抑止する情報を設定し、この情報によって割込みを抑止することにより回避できる。
【００７２】
このようにすることにより、割込み発生源では、割込み要求が受付けられなかったことにより、割込み抑止状態が解除された段階で改めて割込み要求を発生することになり、不一致障害を回復している最中の割込み要求を無視することなく、回復処理を行うことができる。
【００７３】
（第６の実施例）
また、図５に示すように、プロセッサＡ１００，Ｂ２００に特有命令の実行時に同期状態表示信号１６０，２６０を出力させ、これらの同期状態表示信号１６０，２６０を互いに監視し合うことにより、早期に、かつ確実に同期障害の発生を検出することができる。
【００７４】
図９に同期状態監視回路の一例を示す。この同期状態監視回路は、プロセッサＡ１００，Ｂ２００にデコーダ１７０，２７０、フリップフロップ１７１，２７１、比較器１７２，２７２を設け、特有の命令をデコーダ１７０，２７０で解読し、その解読結果の信号でフリップフロップ１７１，２７１をセットし、そのセット出力信号を同期状態表示信号１６０，２６０としてそれぞれ出力すると共に、比較器１７２，２７２に入力し、比較器１７２，２７２において相手プロセッサから入力された同期状態表示信号２６０，１６０とを比較し、一致する時はフリップフロップ１７１，２７１をリセットし、不一致の時は同期障害が発生したものとしてプロセッサ内部で障害割込みを行い、図２または図３に示したような手順で同期障害を回復する。
【００７５】
（第７の実施例）
また、前記制御フロー例では不一致障害をチェッカモードのプロセッサでのみ検出する場合の例を示したが、プロセッサＡ１００，Ｂ２００は同期して同じ処理を行っているので、両方が正常であれば、まったく同じタイミングでバス７００の使用権を要求する筈である。そこで、図１０に示すように、バス７００の使用権を調停するバス使用権調停回路５００にバス使用権要求信号の不一致を検出する回路を設けることにより、誤データがバス７００上に出力される前に、すなわちチェッカモードのプロセッサが不一致障害を検出する前のバス使用権を要求した段階で不一致障害を検出することができる。
【００７６】
すなわち、バス使用権調停回路５００は図１１のタイムチャートに示すように、プロセッサＡ１００，Ｂ２００のバス使用権要求信号１３０，２３０に従い、バス使用権許可信号１３１，２３１を要求元のプロセッサに出力し、バス使用権要求信号１３０，２３０が不一致の時にはバス使用権要求不一致表示信号５１０を二重化制御回路３００に出力するものであるが、両プロセッサＡ１００，Ｂ２００はデータをバス７００に出力するタイミングに先立ち、バス使用権要求信号１３０，２３０を出力するので、これらの信号の一致、不一致をバス使用権調停回路５００で検出させる。すると、図１１のタイミングｔ１で示すように、例えばチェッカモードのプロセッサＢ２００に内部障害が生じ、バス使用権要求信号２３０が出力されず、不一致となる。
【００７７】
このようにバス使用権要求信号１３０，２３０が不一致となった場合はバス使用権調停回路５００が直ちに不一致を検出し、バス使用権要求不一致表示信号５１０を二重化制御回路３００に入力する。
【００７８】
二重化制御回路３００はバス使用権要求不一致表示信号５１０が入力されると、ログ情報を採取し、さらに割込み制御回路４００に対しプロセッサＡ１００，Ｂ２００に対し不一致障害割込み要求信号３１０を入力し、障害割込みを要求する。
【００７９】
割込み制御回路４００は割込み信号１４０，２４０を用いプロセッサＡ１００，Ｂ２００に対する障害割込みを行う。
【００８０】
このように構成することにより、チェッカモードのプロセッサ以外のバス使用権調停回路５００を用いて、チェッカモードのプロセッサが不一致障害を検出する前のバス使用権を要求した段階で、すなわちマスタモードのプロセッサからのデータがバス７００に出力される前に、不一致障害を検出し、しかも特別の信号を追加することなく検出することができる。このことは、チェッカモードのプロセッサがデータを出力しようとする以外のタイミングでも不一致障害を検出することができることを意味し、障害検出を早めるだけでなく、検出能力を向上させられるという利点がある。
【００８１】
（第８の実施例）
ところで、プロセッサＡ１００，Ｂ２００に訂正可能内部障害として、汎用レジスタ等の内部状態が不一致になる場合と、汎用レジスタ等の内部状態は一致しているが、同期のみが外れている場合がある。後者の場合にも図１１のタイムチャートで説明したような回復手順をとると、時間がかかる。
【００８２】
そこで、汎用レジスタ等の内部状態は一致しているが、同期のみが外れている場合には、マスタモードおよびチェッカモードのプロセッサＡ１００およびＢ２００から訂正可能内部障害表示信号（１１２または２１２（図１０））をバス使用権調停回路５００に入力する。
【００８３】
例えば、図１２のタイムチャートに示すように、チェッカモードのプロセッサＢ２００が訂正可能な内部障害をタイミングｔ１で起こし、バス使用権許可信号２３０を出力するタイミングがマスタモードのプロセッサＡ１００に比べてＴｄ時間遅れたとすると、この状態から両プロセッサは同期外れ状態になる。
【００８４】
そこで、プロセッサＢ２００から訂正可能内部障害表示信号２１２を出力し、バス使用権調停回路５００においてバス使用権要求信号１３０，２３０の不一致を検出したとしても不一致障害と判断させないようにし、かつ、両プロセッサのバス使用権許可信号１３０，２３０を同期して出力することにより、すなわち、タイミングが早い方のバス使用権許可信号を故意に遅らせ、両プロセッサのバス使用権許可信号１３０，２３０を同時タイミングｔ２に出力することで、強制同期をとるようにする。
【００８５】
このようにすることにより、汎用レジスタ等の内部状態は一致しているが、同期のみが外れている状態のプロセッサＡ１００，プロセッサＢ２００を極めて簡単に同期化させることができる。
【００８６】
（第９の実施例）
ところで、第８の実施例に示したように訂正可能な内部障害が発生したが容易に同期化できた場合は、同期状態を保ったまま、かつ不一致障害を検出することなく、該当障害の詳細な要因を採取することが望ましい。
【００８７】
そこで、訂正可能な内部障害がマスタモードのプロセッサＡ１００で発生した場合、チェッカモードのプロセッサＢ１００での不一致障害を検出する機能を抑止し、逆に、チェッカモードのプロセッサＢ２００に訂正可能な内部障害が発生した時には、マスタモードのプロセッサＡ１００からの出力の抑止及びチェッカプロセッサＢ２００での出力の抑止を一時的に解除することにより、プロセッサ内部の詳細ログ情報を同期状態を保ち、かつ不一致障害を検出することなく主記憶装置６００に転送することができる。
【００８８】
そのために、図１０に示すように、プロセッサＡ１００、Ｂ２００に不一致障害を検出する機能を一時的に抑止する指示を行う出力比較抑止指示レジスタ１０２，２０２を設け、訂正可能な内部障害がマスタモードのプロセッサＡ１００で発生した場合、マスタモードのプロセッサＡ１００の出力比較抑止指示レジスタ１０２には内部命令列によって“１”を設定して出力抑止解除状態とし、チェッカモードのプロセッサＢ２００の出力比較抑止指示レジスタ２０２には内部命令列によって“１”を設定して出力抑止状態とし、不一致障害を検出しないようにする。逆に、チェッカモードのプロセッサＢ２００に訂正可能な内部障害が発生した時には、マスタモードのプロセッサＡ１００を出力抑止状態とし、さらにチェッカモードのプロセッサＢ２００を出力抑止解除状態とすることにより、プロセッサ内部の詳細ログ情報を同期状態を保ち、かつ不一致障害を検出することなく主記憶装置６００に転送し、その後に障害の原因を分析することができる。
【００８９】
図１３に、マスタモードのプロセッサＡ１００に訂正可能な内部障害が発生した場合の制御フローを示している。
【００９０】
（第１０の実施例）
ところで、訂正可能な内部障害が発生した場合には、プロセッサＡ１００、Ｂ２００の同期が外れる例を説明したが、図１０に示すように、プロセッサＡ１００及びプロセッサＢ２００のそれぞれに同期外れ防止指示レジスタ１０４，２０４を設け、このレジスタ１０４，２０４に内部命令列によって同期外れ防止指示情報（“１”）を予め設定することにより、一方のプロセッサに訂正可能な内部障害が発生してもプロセッサＡ１００及びプロセッサＢ２００間の同期が外れることを防止できる。
【００９１】
すなわち、プロセッサＡ１００及びプロセッサＢ２００はその内部動作において、図１４（Ａ）−ａに示すように、命令フェッチの後、命令デコードとＥＣＣチェックを行い、ＥＣＣチェックの結果が「良」であれば、デコードした命令を実行する。しかし、ＥＣＣチェックの結果が「否」であり、、かつ訂正可能であれば、図１４（Ａ）−ｂに示すように、命令を再度デコードして実行する。このＥＣＣチェックの結果が「否」であり、かつ訂正可能であった場合に訂正可能な内部障害が発生したものとして内部障害表示信号１１３，２１３が出力される。
【００９２】
従って、プロセッサＡ１００またはプロセッサＢ２００において、ＥＣＣチェックの結果が「否」であり、かつ訂正可能であった場合は、命令実行タイミングがずれてしまうので、両プロセッサの同期が外れる。
【００９３】
そこで、同期外れ防止指示レジスタ１０４，２０４を設け、このレジスタ１０４，２０４に内部命令列によって同期外れ防止指示情報（“１”）を設定する。すると、プロセッサＡ１００およびプロセッサＢ２００はその内部動作において、図１４（Ｂ）−ａ，ｂに示すように、命令フェッチの後、ＥＣＣチェックを行い、その結果に基づいて命令デコードを行う。もし、ＥＣＣチェックの結果が「否」であり、かつ訂正可能であった場合は、ＥＣＣによって命令データを訂正して命令デコード部に渡してデコードさせる。
【００９４】
従って、命令実行タイミングは同じになり、同期は外れなくなる。
【００９５】
すなわち、内部障害を訂正した後に命令によって予め指定された処理を行うのに要する処理サイクル数と、障害が発生しない場合に命令によって予め指定された処理を行うのに要する処理サイクル数とを同一にすることにより、同期は外れなくなる。
【００９６】
（第１１の実施例）
上記各実施例においては、二重化制御回路３００において障害が発生したプロセッサの特定を行う例を示したが、不一致障害を検出した時には構成制御を行わず、障害報告を受けたプロセッサがプロセッサ内部の障害詳細ログ及び不一致障害検出情報から障害プロセッサを特定し、二重化制御回路４００に指示をすることにより、構成切替を行うことも可能である。
【００９７】
この場合の制御フローを図１５に示す。
【００９８】
図１５において、マスタモードのプロセッサＡ１００に訂正不可能な内部障害が発生した場合、このことを示す内部障害表示信号１１０が出力され、二重化制御回路３００に入力される。
【００９９】
一方、チェッカモードのプロセッサＢ２００は同期が外れることにより、不一致障害を検出し、このことを表わす不一致障害検出表示信号２１３を出力し、二重化制御回路３００に入力する。
【０１００】
そこで、二重化制御回路３００はマスタモードのプロセッサＡ１００に訂正不可能な内部障害が発生したものと確認し、障害ログ情報をログレジスタ３０３に採取すると共に、不一致障害割込み要求信号３１０を割込み制御回路４００に入力する。すると、割込み制御回路４００は内部障害が発生したプロセッサＡ１００に対してのみ割込み信号１４０を入力し、割込みをかける。
【０１０１】
割込みを受けたプロセッサＡ１００は、ログレジスタ３０３から障害ログ情報を取り込み、この内容を解析することによって自分自身に内部障害が発生したことを認識する。この後、プロセッサＡ１００は二重化制御回路３００に対し、構成切り替え指示を行い、さらに再同期指示を行う。
【０１０２】
すると、二重化制御回路３００はマスタモード／チェッカモード指示信号１２０，２２０によって、障害の発生したプロセッサＡ１００をチェッカモードに、障害の発生していないプロセッサＢ２００をマスタモードに切り替える。
【０１０３】
（第１２の実施例）
ところで、実用に際しては、上記のような動作が正常に行われるかどうかをテストする必要があるが、同期動作中のプロセッサＡ１００，Ｂ２００におけるモード表示レジスタ１０３，２０３は、マスタモードにおいて“１”、チェッカモードにおいて“０”を示し、互いに異なる内容となっているので、このことを利用し、片方のプロセッサにのみ特別に用意した命令列による内部障害注入動作を実行させることにより、故意に不一致状態が発生するようにすることにより、障害回復動作が正常に実行されるかを簡単にテストすることができる。
【０１０４】
すなわち、図１０に示すように、各プロセッサＡ１００，Ｂ２００に内部障害注入モード指示レジスタ１０５，２０５を設け、これらのレジスタ１０５，２０５にモード表示レジスタ１０３，２０３の内容を命令列によって設定する手段を設ける。
【０１０５】
一方、プロセッサＡ１００，Ｂ２００においては、レジスタ１０５，２０５の内容が“１”となっている場合には、予め用意した命令列により指示される内部障害注入動作を実行し、“０”となっている場合には予め用意した命令列により指示される内部障害注入動作を実行しないような処理を組み込んでおく。
【０１０６】
そして、テストに際し、図１６のフローに示すように、通常処理の適当な位置にモード表示レジスタ１０３，２０３の内容を内部障害注入モード指示レジスタ１０５，２０５に設定する命令列および内部障害注入動作を指示する命令列が挿入される。
【０１０７】
図１６の例ではプロセッサＡ１００がマスタモードになっているので、モード表示レジスタ１０３に“１”が設定され、チェッカモードのプロセッサＢ２００のモード表示レジスタ２０３には“０”が設定される。
【０１０８】
すると、プロセッサＡ１００においては、予め用意した命令列により内部障害が注入される。これに対し、チェッカモードのプロセッサＢ２００においては内部障害が注入されない。そこで、上記内部障害が注入された部位をアクセスする命令をプロセッサＡ１００とＢ２００とが実行すると、プロセッサＡ１００のみで障害が検出され、両プロセッサＡ１００とＢ２００とは出力が不一致状態となる。すなわち、強制的に不一致状態が作り出される。
【０１０９】
このようにして作り出した不一致状態に対して、上述したような制御によって障害回復が行われたならば、正常であると認めることができる。
【０１１０】
（第１３の実施例）
図１７は、本発明を応用し、２台のプロセッサを１組として、バス７００にＮ組接続したマルチプロセッサシステムの実施例を示すブロック図であり、各組はマスタモードのプロセッサＫ（但し、Ｋ＝１〜Ｎ）１００−１〜１００−ＮとチェッカモードのプロセッサＫ’２００−１〜２００−ＮおよびキャッシュメモリＫ（８００−１〜８００−Ｎ），Ｋ’（９００−１〜９００−Ｎ）で構成され、またバス７００には二重化制御回路３００、割込み制御回路４００、バス使用権調停回路５００、主記憶装置６００が接続され、これら二重化制御回路３００、割込み制御回路４００、バス使用権調停回路５００、主記憶装置６００は各組のプロセッサを共通に制御するようになっている。
【０１１１】
このようなマルチプロセッサシステムにおいて、キャッシュメモリＫ，Ｋ’のの内容を常に一致させておく一致化制御を行う場合、同期化リセットを行った後で主記憶装置６００から内部状態をリストアしている間に、他の組のプロセッサがデータを送出した場合、異なった状態のキャシュメモリに対し制御を行うためプロセッサ間の同期が外れてしまうことが発生しうる。
【０１１２】
そこで、バス使用権占有指示レジスタ５０１をバス使用権調停回路５００に設け、このレジスタ５０１にバス使用権占有指示情報を設定し、主記憶装置６００から内部状態情報をリストアしているプロセッサの組についてのみバス７００を占有させるようにする。
【０１１３】
この場合、バス使用権調停回路５００はレジスタ５０１にバス使用権占有指示情報が設定された時には、他のプロセッサからのバス使用権要求を拒否する。
【０１１４】
図１８に、この場合の制御フローを示している。図１８において、障害解析後、内部状態を主記憶装置６００にセーブしたならば、再同期指示を行う前に、バス使用権占有指示レジスタ５０１にバス使用権占有指示情報を設定し、この後に内部状態を主記憶装置６００からリストアし、リストアが終了したならば、レジスタ５０１をリセットし、通常処理に回復させる。
【０１１５】
これにより、キャッシュメモリＫ，Ｋ’の内容を常に一致させておく一致化制御を実現することができる。
【０１１６】
【発明の効果】
以上説明したように本発明においては、
（１）互いに同期させて動作させていた２つのプロセッサのいずれかに内部障害が生じ、双方の出力が不一致となる不一致障害が発生した場合、制御手段が障害の発生したプロセッサを特定し、不一致障害発生時に行っていた処理を、障害の発生していないプロセッサの内部情報を用い、かつ二重化構成で継続させるため、間欠障害が発生し易いＲＡＭを内蔵したシステムであっても、システム障害となる事象を減少させ、信頼性を向上させることができる。
【０１１７】
（２）また、２つのプロセッサがバスを使用するに先立ち出力するバス使用権要求信号を監視し、そのタイミングが不一致の時は、出力の不一致検出に先立って両プロセッサに通知し、記憶手段に保存された内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させるため、特別な信号を追加することなく、障害検出を早めることができる。
【０１１８】
（３）さらに、訂正可能な内部障害に対しては、その内部障害を訂正した後、予め指定された処理を行うのに要する処理サイクル数と、内部障害が発生しない場合に予め指定された処理を行うのに要する処理サイクル数とを同一にするため、訂正可能な内部障害に対して不一致障害の発生する回数を減少させることができる。
【０１１９】
（４）さらに、バス使用権要求不一致信号に対して、内部障害検出信号が訂正可能な障害を表わしている時は、両プロセッサからのバス使用権要求信号に対するバス使用権許可信号を同期して両プロセッサに返信するため、訂正可能な内部障害に起因する同期外れを容易に再同期させることができる。
【０１２０】
（５）さらに、訂正不可能な内部障害および固定障害等に対しては、リセット動作を実行させないか、またはリセット動作を実行させた後、新たな不一致障害検出信号が入力されるのを禁止するようにしたので、固定障害が発生したプロセッサを切離し、正常なプロセッサのみの単独で情報処理を継続させることができる。
【０１２１】
（６）さらに、２つのプロセッサの一方に、特定の命令列の挿入を指示し、特定の命令列の挿入によって内部障害を発生させ、強制的に出力の不一致状態を発生させるようにしたので、不一致検出機能の正当性を極めて簡単に確認することができる。
【図面の簡単な説明】
【図１】本発明によるプロセッサ二重化方式の情報処理装置の一実施例を示すブロック図である。
【図２】図１においてチェッカモードのプロセッサに障害が発生した場合の処理動作を示す制御フロー図である。
【図３】図１においてマスタモードのプロセッサに障害が発生した場合の処理動作を示す制御フロー図である。
【図４】チェッカモードのプロセッサが有する障害ログ情報を主記憶装置に転送する場合の制御フロー図である。
【図５】固定障害が発生した場合にマスタモードのプロセッサのみを動作させる場合の構成を示すブロック図である。
【図６】図５においてマスタモードのプロセッサのみを動作させる場合の制御フロー図である。
【図７】図５においてマスタモードのプロセッサのみを動作させる場合の別の例を示す制御フロー図である。
【図８】割込みを保留する手段を設けたプロセッサにおける再同期処理を示す制御フロー図である。
【図９】同期状態表示信号によって同期状態を監視する部分の構成図である。
【図１０】バス調停回路を設けた構成を示すブロック図である。
【図１１】図１０においてバス使用権要求信号の不一致によって障害を早期に検出する場合の制御フロー図である。
【図１２】図１０においてバス使用許可信号を同期して出力することによって再同期指せる場合の制御フロー図である。
【図１３】不一致障害を検出する機能を一時的に停止して再同期させる場合の制御フロー図である。
【図１４】訂正可能な内部障害が発生した時と発生しない時とで処理サイクルを同一にして同期外れを防止する場合の制御フロー図である。
【図１５】障害プロセッサの特定をマスタプロセッサで行う場合の制御フロー図である。
【図１６】障害検出機能を検査するために強制的に出力の不一致状態を作り出す場合の制御フロー図である。
【図１７】本発明を応用したマルチプロセッサシステムの一実施例を示すブロック図である。
【図１８】図１７における再同期処理を示す制御フロー図である。
【符号の説明】
１００…プロセッサＡ、１０１…出力モード制御レジスタ、１０２…出力比較抑止指示レジスタ、１０３…モード表示レジスタ、１０４…同期外れ防止モード指示レジスタ、１０５…内部障害注入モード指示レジスタ、１１０…訂正不可能内部障害表示信号、１１１…内部固定障害表示信号、１１２…訂正可能内部障害表示信号、１１３…不一致障害検出表示信号、１２０…マスタモード／チェッカモード指示信号、１３０…バス使用権要求信号、１３１…バス使用権許可信号、１４０…割込み信号、１５０…同期リセット指示信号、１６０…同期状態表示信号、２００…プロセッサＢ、２０１…出力モード制御レジスタ、２０２…出力比較抑止指示レジスタ、２０３…モード表示レジスタ、２０４…同期外れ防止モード指示レジスタ、２０５…内部障害注入モード指示レジスタ、２１０…訂正不可能内部障害表示信号、２１１…内部固定障害表示信号、２１２…訂正可能内部障害表示信号、２１３…不一致障害検出表示信号、２２０…マスタモード／チェッカモード指示信号、２３０…バス使用権要求信号、２３１…バス使用権許可信号、２４０…割込み信号、２５０…同期リセット指示信号、２６０…同期状態表示信号、３００…二重化制御回路、３０１…不一致障害報告抑止指示レジスタ、３０２…再同期指示レジスタ、３０３…障害ログレジスタ、３１０…不一致障害割込み要求信号、４００…割込み制御回路、４０１…割込み抑止指示レジスタ、５００…バス使用権調停回路、５０１…バス使用権占有指示レジスタ、５１０…バス使用権要求不一致表示信号、６００…主記憶装置、７００…バス。
【産業上の利用分野】
本発明は、マスタプロセッサ及びチェッカプロセッサに同一動作を行わせ、チェッカプロセッサがマスタプロセッサの出力結果をチェックすることにより障害検出を行うプロセッサ二重化方式の情報処理装置に関し、特に内部障害を自己検出するプロセッサを用いた場合の障害検出から障害回復までの制御方式、及び障害検出機能自体のテスト方式に関するものである。
【０００２】
【従来の技術】
従来、装置の高度の信頼性を確保するために、マスタプロセッサ及びチェッカプロセッサを設け、これらのマスタプロセッサ及びチェッカプロセッサに同一動作を行わせ、かつチェッカプロセッサにマスタプロセッサの出力結果をチェックさせ、出力結果が「否」の場合には処理を停止させて、再度最初からやり直すようにしたプロセッサ二重化方式の情報処理装置がある。
【０００３】
このようなプロセッサ二重化方式の情報処理装置では、マスタプロセッサに障害が発生した場合およびチェッカプロセッサに障害が発生した場合のいずれにおいても、チェッカプロセッサによるチェック結果は「否」となる。
【０００４】
しかし、従来は、誤った出力が送出されることを未然に防止することを主たる目的として構成されているので、チェッカプロセッサによるチェック結果が「否」であったとしても、いずれのプロセッサが障害を起こしたかを特に追及するようなことはしていない。
【０００５】
また、追及したとしても、特開平２−４７７３１号に示されているように、別個に診断プロセッサを設けている。
【０００６】
一方、出力結果のチェックは、チェッカプロセッサが出力しようとするタイミングで行われるので、マスタプロセッサがバス上にデータを出力してもチェッカプロセッサがチェックしないという状態が発生し、障害検出が遅れてしまうという問題があった。この問題を解決するために、特開平３−２１７９４４号に示すようにチェッカプロセッサにマスタプロセッサのバスイネーブルタイミングで出力結果をチェックさせるべく、マスタプロセッサとチェッカプロセッサ間に制御信号を追加したり、特開平３−１７５５３８号に示すようにプロセッサ内部の演算結果をチェックさせるべく、マスタプロセッサから比較指示を行うための制御信号を追加したものがある。
【０００７】
【発明が解決しようとする課題】
ところで、最近のプロセッサの動向として、チップ内にＲＡＭを内蔵させたり、大容量のＲＡＭを外付けにし、プロセッサがバスを介さずに直接制御するのが一般的となってきている。そして、ＲＡＭに発生する間欠障害に対処するために、ＲＡＭに格納するデータに冗長ビットを追加し、間欠障害を検出したり、間欠障害を訂正する機能を持たせたものが現れている。
【０００８】
しかし、このようなプロセッサを用いて二重化構成を実現した場合、ＲＡＭに間欠障害が発生する度にマスタプロセッサとチェッカプロセッサに不一致が発生してしまう。すなわち、間欠障害が発生した場合、これを訂正するための時間が必要になるので、間欠障害が発生したプロセッサは出力タイミングが遅れ、結果的に、出力の不一致が発生し、同期動作が行われなくなる。
【０００９】
従って、ＲＡＭに間欠障害が発生すると、その都度、マスタプロセッサとチェッカプロセッサに出力の不一致が発生する。
【００１０】
しかしながら、上記従来技術においては、障害が発生したプロセッサを特に特定し、かつ障害発生時点の状態に回復させることを行っていないため、システムを一旦停止させて再度やり直すといった事象が多発し、結果的には、信頼性の向上を期待できないという問題が生じている。
【００１１】
また、障害が発生したプロセッサを特定する場合であっても、別の診断プロセッサを用いているため、構成が複雑化する。また、障害発生時点の内部情報を把握するのが困難であるため、障害発生時点の状態に回復させることできず、上記と同様に、処理を再度やり直すといった事象が多発し、結果的には、信頼性の向上を期待できないという問題がある。
【００１２】
さらに、障害検出タイミングを早めるために特別の信号を追加しているため、プロセッサ間の結合関係が複雑になるという問題がある。
【００１３】
本発明の第１の目的は、プロセッサ二重化構成において不一致障害が発生した場合、障害の発生したプロセッサを診断プロセッサ等を用いることなく簡単な構成で特定し、かつ不一致障害発生時に行っていた処理を、システムを停止させることなく継続させることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１４】
本発明の第２の目的は、プロセッサ間に特別な信号を追加することなく、障害検出タイミングを早めることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１５】
本発明の第３の目的は、訂正可能な間欠障害等の発生に対し、不一致障害の発生する回数を減少させ、障害回復に費やす時間を減少させることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１６】
本発明の第４の目的は、訂正可能な間欠障害等に起因する同期外れに対し、この同期外れを容易に再同期させることができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１７】
本発明の第５の目的は、一方のプロセッサに固定障害が発生した場合、固定障害が発生したプロセッサを切離して運用することができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１８】
本発明の第６の目的は、不一致検出機能の正当性を容易に確認することができるプロセッサ二重化方式の情報処理装置を提供することである。
【００１９】
【課題を解決するための手段】
上記第１の目的を達成するために本発明は、基本的には、外部からのモード指定信号によりマスタモードとチェッカモードのいずれかに切り替わり、マスタモードにおいては情報処理結果をバスに出力し、チェッカモードにおいてはマスタモードと同じ情報処理を行い、マスタモードの情報処理結果と自己の情報処理結果とを比較し、不一致の時には不一致障害検出信号を出力すると共に、内部障害発生時は内部障害検出信号を出力する２つのプロセッサと、障害の発生していないプロセッサの内部情報を保存する記憶手段と、前記不一致障害検出信号と内部障害検出信号とを受け、いずれのプロセッサに障害が発生したかを特定して両プロセッサに通知し、この障害発生通知を受けた両プロセッサのうち障害の発生していないプロセッサに対して、その内部情報を前記記憶手段に保存させる処理を実行させた後、両プロセッサを同期してリセットし、続いて両プロセッサに前記記憶手段に保存された前記内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させる制御手段とを具備させたものである。
【００２０】
また、第２の目的を達成するために本発明は、基本的には、外部からのモード指定信号によりマスタモードとチェッカモードのいずれかに切り替わり、マスタモードにおいては情報処理結果をバスに出力し、チェッカモードにおいてはマスタモードと同じ情報処理結果を行い、マスタモードの情報処理結果と自己の情報処理結果とを比較し、不一致の時には不一致障害検出信号を出力すると共に、内部障害発生時は内部障害検出信号を出力する２つのプロセッサと、障害の発生していないプロセッサの内部情報を保存する記憶手段と、前記２つのプロセッサがバスを使用するに先立ち出力するバス使用権要求信号を監視し、そのタイミングが不一致の時はバス使用権要求不一致信号を出力するバス使用権調停手段と、前記不一致障害検出信号と内部障害検出信号およびバス使用権要求不一致信号とを受け、いずれのプロセッサに障害が発生したかを特定して両プロセッサに通知し、この障害発生通知を受けた両プロセッサのうち障害の発生していないプロセッサに対して、その内部情報を前記記憶手段に保存させる処理を実行させた後、両プロセッサを同期してリセットし、続いて両プロセッサに前記記憶手段に保存された前記内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させる制御手段とを具備させたものである。
【００２１】
さらに、第３の目的を達成するために、訂正可能な内部障害に対し、その内部障害を訂正した後、予め指定された処理を行うのに要する処理サイクル数と、内部障害が発生しない場合に予め指定された処理を行うのに要する処理サイクル数とを同一にする手段を両プロセッサ内に設けたものである。
【００２２】
さらに、第４の目的を達成するために、前記バス使用権調停手段に、バス使用権要求不一致信号に対して、内部障害検出信号が訂正可能な障害を表わしている時は、両プロセッサからのバス使用権要求信号に対するバス使用権許可信号を同期して両プロセッサに返信させるようにしたものである。
【００２３】
さらに、第５の目的を達成するために、訂正不可能な内部障害および固定障害等に対して、前記制御手段にリセット動作を実行させないか、またはリセット動作を実行させた後、新たな不一致障害検出信号が入力されるのを禁止することにより、単独で情報処理を継続させるようにしたものである。
【００２４】
さらに、第６の目的を達成するために、２つのプロセッサの一方に、特定の命令列の挿入を指示する手段を設け、特定の命令列の挿入によって内部障害を発生させ、強制的に出力の不一致状態を発生させるようにしたものである。
【００２５】
【作用】
上記手段によれば、互いに同期させて動作させていた２つのプロセッサのいずれかに内部障害が生じ、双方の出力が不一致となる不一致障害が発生した場合、制御手段が障害の発生したプロセッサを特定し、不一致障害発生時に行っていた処理を、障害の発生していないプロセッサの内部情報を用い、かつ二重化構成で継続させるため、間欠障害が発生し易いＲＡＭを内蔵したシステムであっても、システム障害となる事象を減少させ、信頼性を向上させることができる。
【００２６】
また、２つのプロセッサがバスを使用するに先立ち出力するバス使用権要求信号を監視し、そのタイミングが不一致の時は、出力の不一致検出に先立って両プロセッサに通知し、記憶手段に保存された内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させるため、特別な信号を追加することなく、障害検出を早めることができる。
【００２７】
さらに、訂正可能な内部障害に対しては、その内部障害を訂正した後、予め指定された処理を行うのに要する処理サイクル数と、内部障害が発生しない場合に予め指定された処理を行うのに要する処理サイクル数とを同一にするため、訂正可能な内部障害に対して不一致障害の発生する回数を減少させることができる。
【００２８】
さらに、バス使用権要求不一致信号に対して、内部障害検出信号が訂正可能な障害を表わしている時は、両プロセッサからのバス使用権要求信号に対するバス使用権許可信号を同期して両プロセッサに返信するため、訂正可能な内部障害に起因する同期外れを容易に再同期させることができる。
【００２９】
さらに、訂正不可能な内部障害および固定障害等に対しては、リセット動作を実行させないか、またはリセット動作を実行させた後、新たな不一致障害検出信号が入力されるのを禁止するため、一方のプロセッサのみで情報処理を継続することができる。
【００３０】
さらに、２つのプロセッサの一方に、特定の命令列を挿入することによって内部障害を簡単に注入し、その結果として強制的に出力の不一致状態を発生させ、不一致検出機能の正当性を簡単に確認することができる。
【００３１】
【実施例】
以下、本発明によるプロセッサ二重化方式の情報処理装置を図示する実施例に基づいて詳細に説明する。
【００３２】
図１は本発明の一実施例の構成を示すブロック図、図２，図３は障害発生時の処理動作を説明する制御フロー図である。
【００３３】
図１において、バス７００には２台のプロセッサＡ１００およびプロセッサＢ２００が接続され、さらに二重化制御回路３００、割込み制御回路４００、主記憶装置６００が接続されている。
【００３４】
プロセッサＡ１００およびプロセッサＢ２００は、バス７００から同一データを入力しており、マスタモード／チェッカモード指示信号（Ｍ／Ｃモード指示信号）１２０，２２０による指示により、マスタモード時にはバス７００にデータを出力し、チェッカモード時にはバス７００への出力を抑止し、その抑止した出力データとバス７００上にマスタモードのプロセッサから出力されているデータとを比較し、不一致を検出した時には不一致障害検出表示信号１１３、２１３を二重化制御回路３００に出力するようになっている。
【００３５】
また、プロセッサＡ１００およびプロセッサＢ２００は、ＲＡＭの間欠障害等の訂正可能な内部障害、および訂正不可能な内部障害、固定障害を検出する機能を有し、これらの障害を検出した場合、その障害が訂正不可能な障害であれば、このことを表わす訂正不可能内部障害表示信号１１０，２１０を出力し、２重化制御回路３００に入力するようになっている。さらに、プロセッサＡ１００，Ｂ２００は現在の動作モードを表示するモード表示レジスタ１０３，２０３を備えている。
【００３６】
二重化制御回路３００は、不一致障害検出表示信号１１３，２１３，訂正不可能内部障害表示信号１１０，２１０により、障害が発生したプロセッサ（プロセッサＡまたはプロセッサＢ）を特定し、マスタモード／チェッカモード指示信号１２０，１３０を用いてプロセッサＡ１００およびプロセッサＢ２００のモード制御を行うものである。
【００３７】
この二重化制御回路３００は、不一致状態にあるプロセッサＡ１００，Ｂ２００の再同期を指示するための再同期指示レジスタ３０２、いずれのプロセッサにて障害が発生したかを表示する障害ログレジスタ３０３を備えている。
【００３８】
割込み制御回路４００は、周辺入出力装置（図示せず）からの割込み信号及び二重化制御回路３００からの不一致障害割込み要求信号３１０により報告された障害割込みを、割込み信号１４０，２４０により各プロセッサＡ１００，Ｂ２００に報告する回路である。
【００３９】
この割込み制御回路４００は、プロセッサＡ１００，Ｂ２００に対する一切の割込みを抑止することを指示する割込み抑止指示レジスタ４０１を備えている。
【００４０】
（第１の実施例）
▲１▼プロセッサＢ２００に訂正不可能な内部障害が発生した場合の動作
次に、不一致障害をチェッカプロセッサでのみ検出する場合において、プロセッサＡ１００がマスタモード，プロセッサＢ２００がチェッカモードの構成で、プロセッサＢ２００に訂正不可能な内部障害が発生した場合の処理動作を図２に示す制御フロー図を用いて説明する。
【００４１】
（１）まず、プロセッサＢ２００は訂正不可能な内部障害が発生したことを検出すると、内部障害表示信号２１０を出力する。この時、プロセッサＡ１００とプロセッサＢ２００との同期が外れるため、プロセッサＢ２００はバス７００への出力結果の不一致をも検出し、不一致障害検出表示信号２１３を出力する。
【００４２】
（２）二重化制御回路３００は、内部障害表示信号２１０，不一致障害検出表示信号２１３によりプロセッサＢ２００に障害が発生したことを確認し、障害ログレジスタ３０３にログを採取し、不一致障害割込み要求信号３１０により割込み制御回路４００に対し、プロセッサＡ１００，Ｂ２００に対する障害割込みを要求する。
【００４３】
そこで、割込み制御回路４００は割込み信号１４０，２４０を用い、各プロセッサ１００，Ｂ２００に対し障害割込みを行う。
【００４４】
なお、二重化制御回路３００は、不一致障害を報告した後、再同期指示がなされるまでの間に、次の不一致障害検出表示信号２１３を検出しても障害報告は行わない。
【００４５】
（３）割込み信号１４０，２４０によって障害を報告されたプロセッサＡ１００は、障害ログレジスタ３０３の内容を解析することにより、プロセッサＢ２００に訂正不可能な内部障害が発生したこと、及びそのためにプロセッサＡ１００，Ｂ２００間の同期外れが発生したことを認識する。この場合、プロセッサＢ２００は、障害割込みがあっても、それに対する処理は行わない。
【００４６】
（４）プロセッサＡ１００，Ｂ２００間の同期外れを認識したプロセッサＡ１００は、処理を継続するために必要な情報として、プログラムカウンタや汎用レジスタといったプロセッサＡ１００の内部状態を主記憶装置６００にセーブする。
【００４７】
（５）プロセッサＡ１００は、プロセッサＢ２００との間の再同期を行うべく、再同期指示レジスタ３０２に再同期指示情報を設定する。すると、二重化制御回路３００は同期リセット指示信号１５０，２５０を出力し、プロセッサＡ１００，プロセッサＢ２００を同期してリセットする。
【００４８】
（６）同期リセット指示信号１５０，２５０により再度同期状態となったプロセッサＡ１００，プロセッサＢ２００は、主記憶装置６００から同期外れ前のプロセッサＡ１００の内部状態をリストアすることにより、障害が発生する前の構成であるマスタモードのプロセッサＡ１００，チェッカモードのプロセッサＢ２００という二重化構成で不一致障害発生時に行っていた処理を継続する。
【００４９】
▲２▼プロセッサＡ１００に訂正不可能な内部障害が発生した場合の動作
次に、不一致障害をチェッカプロセッサでのみ検出する場合において、プロセッサＡ１００がマスタモード，プロセッサＢ２００がチェッカモードの構成で、プロセッサＡ１００に訂正不可能な内部障害が発生した場合の処理動作を図３に示す制御フロー図を用いて説明する。
【００５０】
（１）まず、プロセッサＡ１００は訂正不可能な内部障害が発生したことを検出すると、内部障害表示信号１１０を出力し、二重化制御回路３００に入力する。
【００５１】
この時、プロセッサＡ１００とプロセッサＢ２００との同期が外れるため、プロセッサＢ２００はバス７００への出力結果の不一致を検出し、不一致障害検出表示信号２１３を出力し、２重化制御回路３００に入力する。
【００５２】
（２）二重化制御回路３００は、内部障害表示信号１１０，不一致障害検出表示信号２１３によりプロセッサＡ１００に障害が発生したものと確認し、マスタモード／チェッカモード指示信号１２０，２２０を用い、障害の発生していないプロセッサＢ２００をマスタモードに、障害の発生したプロセッサＡ１００をチェッカモードに切り替える。そして，障害ログレジスタ３０３にログを採取し、不一致障害割込み要求信号３１０により割込み制御回路４００に対し、プロセッサＡ１００，Ｂ２００に対する障害割込みを要求する。
【００５３】
そこで、割込み制御回路４００は割込み信号１４０，２４０を用い、プロセッサＡ１００，Ｂ２００に対し障害割込みを行う。
【００５４】
なお，二重化制御回路３００は、不一致障害を報告後、再同期指示がなされるまでの間に新たな不一致障害検出表示信号１１３を検出しても障害報告は行わない。
【００５５】
（３）マスタプロセッサとして障害割込みを報告されたプロセッサＢ２００は、障害ログレジスタ３０３の内容を解析することにより、プロセッサＡ１００に訂正不可能な内部障害が発生したためにプロセッサ間Ａ１００，Ｂ２００に同期外れが発生したことを認識する。
【００５６】
（４）プロセッサＡ１００，Ｂ２００間の同期外れを認識したプロセッサＢ２００は処理を継続するために必要な情報として、自分自身のプログラムカウンタや汎用レジスタといった内部状態の情報を主記憶装置６００にセーブする。
【００５７】
（５）続いて、プロセッサＢ２００はプロセッサＡ１００，Ｂ２００間の再同期を行うべく、再同期指示レジスタ３０２に再同期指示情報を設定する。すると、二重化制御回路３００は同期リセット指示信号１５０，２５０を用い、プロセッサＡ１００，Ｂ２００を同期してリセットする。
【００５８】
（６）再度同期状態になったプロセッサＡ１００，プロセッサＢ２００は、主記憶装置６００より障害発生前の内部状態をリストアし、障害が発生する前とは反対のマスタモードのプロセッサＢ２００、チェッカモードのプロセッサＡ１００という二重化構成で、不一致障害発生時に行っていた処理を継続する。
【００５９】
このように本実施例にあっては、互いに同期して動作させていた２つのプロセッサＡ１００，Ｂ２００のいずれかに内部障害が生じたことにより、双方の出力が不一致となる不一致障害が発生した場合、二重化制御回路３００が障害の発生したプロセッサを特定し、不一致障害発生時に行っていた処理を、障害の発生していないプロセッサの内部状態を用い、かつ二重化構成で継続させるようにしたため、間欠障害が発生し易いＲＡＭを内蔵したシステムであっても、システム障害となる事象を減少させ、システムの信頼性を向上させることができるといった効果がある。
【００６０】
（第２の実施例）
ところで、前記制御フロー例では、再同期後に即座に内部状態をリストアして処理を継続する例を示したが、同期リセット指示信号１５０，２５０を用いた同期化リセットでは、プロセッサＡ１００，Ｂ２００内に保有するプロセッサ内部障害詳細ログ情報はリセットされない。そこで、図１のように、マスタモード時には出力を抑止し、チェッカモード時には出力の抑止を解除することを指示する出力モード制御レジスタ１０１，２０１をプロセッサＡ１００，Ｂ２００内に設ける。そして、各プロセッサ上の命令列によって“１”をこれらのレジスタ１０１，２０１に一時的に（図４のＴの間）設定する。すると、プロセッサＡ１００はマスタモードであるので、図４の制御フロー図に示すように、出力抑止状態となり、プロセッサＢ２００はチェッカモードであるので出力抑止状態が解除された状態となる。
【００６１】
このようにすることにより、チェッカモードのプロセッサＢ２００が有するプロセッサ内部障害詳細ログ情報を、同期状態を保ち、かつ不一致障害を検出することなく主記憶装置６００に転送することができる。
【００６２】
このようにすれば、後で主記憶装置６００の内容を分析することにより、障害の原因を究明するのに極めて有効なものとなる。
【００６３】
（第３の実施例）
また、前記制御フロー例では、プロセッサＡ１００，Ｂ２００に訂正不可能な内部障害が発生した例を示したが、プロセッサＡ１００，Ｂ２００に固定障害が発生した場合には、図５のブロック図に示すように、プロセッサＡ１００，Ｂ２００から固定障害表示信号１１１，２１１を二重化制御回路３００に入力させるように構成したうえ、図６の制御フロー図に示すように、障害割込みを報告されたマスタモードのプロセッサ（図６ではプロセッサＡ１００）に障害ログレジスタ３０３を解析させ、チェッカプロセッサ（図６ではプロセッサＢ２００）の固定障害を認識した時、それ以後の再同期処理を行わないようにすることにより、マスタモードのプロセッサ（図６ではプロセッサＡ１００）のみが稼動する縮退動作を実現できる。
【００６４】
このようにすることにより、固定障害が発生しても、緊急避難的に片系のプロセッサのみで処理を継続することができる。
【００６５】
（第４の実施例）
あるいは、二重化制御回路３００に不一致障害報告抑止指示レジスタ３０１（図５）を設けたうえ、図７の制御フローに示すように、再同期処理後にプロセッサ内部の障害詳細ログ情報を解析することでチェッカプロセッサまたはマスタプロセッサの固定障害を認識した時、不一致障害報告抑止指示レジスタ３０１に障害報告抑止指示情報を設定し、それ以後に発生する不一致障害に対する障害報告の割込みを禁止することにより、マスタモードのプロセッサ（図７ではプロセッサＢ２００）のみが稼動する縮退動作を実現できる。
【００６６】
すなわち、固定障害が発生したプロセッサについては、第６図の場合と異なり、再同期指示を行って動作を継続させるが、この後に不一致障害が発生しても、これを無視することにより、実質的にマスタモードのプロセッサのみを稼動させるようにする。
【００６７】
なお、図７の制御フローにおいては、プロセッサＡ１００がマスタモードで動作していた時に内部障害が発生した例を示しており、図４の制御フローと同様にして、障害解析を行った後、プロセッサＡ１００をチェッカモードに、プロセッサＢ２００をマスタモードに切り替えて再同期指示を行い、さらにプロセッサＡ１００の出力モード制御レジスタ１０１には“１”を設定し、出力抑止解除状態状態とし、新たにマスタモードとなったプロセッサＢ２００の出力モード制御レジスタ２０１には“１”を設定して出力抑止状態とする（図７のＴの間）ことにより、チェッカモードのプロセッサＡ１００が有するプロセッサ内部障害詳細ログ情報を、主記憶装置６００に転送し、この主記憶装置６００に転送されたプロセッサ内部障害詳細ログ情報をプロセッサＡ１００，Ｂ２００の両方で詳細に解析し、プロセッサＡ１００に固定障害が発生したものとの認識を得、この後に、不一致障害報告抑止指示レジスタ３０１に障害報告抑止指示情報を設定し、それ以後に発生する不一致障害に対する障害報告の割込みを禁止することを示している。
【００６８】
（第５の実施例）
また、前記制御フロー例では不一致状態にあるプロセッサの内部状態を障害の発生していないプロセッサの内部状態に一致させるために、障害の発生していないプロセッサの内部状態を主記憶装置６００にセーブし、同期化リセットを行った後に主記憶装置６００から内部状態をリストアしている。しかし、割込み制御回路４００からの割込みをプロセッサ内部で一時保留する手段を備えたプロセッサでは、内部状態を主記憶装置６００にセーブしてから同期化リセットを行う間に、別の割込みが発生した場合、この割込みは失なわれてしまうことが起こり得る。
【００６９】
すなわち、図８の制御フローに示すように、障害の発生していないプロセッサの内部状態を主記憶装置６００にセーブしてから同期化リセットを行う間（図８のＴで示す期間）に、別の割込みが発生したとしても、この割込みはプロセッサ内部の割込み保留手段によって対応する処理が保留されることによって失われてしまう。
【００７０】
一方、割込みが失われたことは、割込み発生源では認識できない。
【００７１】
そこで、割込み抑止指示レジスタ４０１（図５）を割込み制御回路４００に設け、障害の発生していないプロセッサの内部状態を主記憶装置６００にセーブしてから同期化リセットを行う間（図８のＴで示す期間）は、割込みの発生を抑止する情報を設定し、この情報によって割込みを抑止することにより回避できる。
【００７２】
このようにすることにより、割込み発生源では、割込み要求が受付けられなかったことにより、割込み抑止状態が解除された段階で改めて割込み要求を発生することになり、不一致障害を回復している最中の割込み要求を無視することなく、回復処理を行うことができる。
【００７３】
（第６の実施例）
また、図５に示すように、プロセッサＡ１００，Ｂ２００に特有命令の実行時に同期状態表示信号１６０，２６０を出力させ、これらの同期状態表示信号１６０，２６０を互いに監視し合うことにより、早期に、かつ確実に同期障害の発生を検出することができる。
【００７４】
図９に同期状態監視回路の一例を示す。この同期状態監視回路は、プロセッサＡ１００，Ｂ２００にデコーダ１７０，２７０、フリップフロップ１７１，２７１、比較器１７２，２７２を設け、特有の命令をデコーダ１７０，２７０で解読し、その解読結果の信号でフリップフロップ１７１，２７１をセットし、そのセット出力信号を同期状態表示信号１６０，２６０としてそれぞれ出力すると共に、比較器１７２，２７２に入力し、比較器１７２，２７２において相手プロセッサから入力された同期状態表示信号２６０，１６０とを比較し、一致する時はフリップフロップ１７１，２７１をリセットし、不一致の時は同期障害が発生したものとしてプロセッサ内部で障害割込みを行い、図２または図３に示したような手順で同期障害を回復する。
【００７５】
（第７の実施例）
また、前記制御フロー例では不一致障害をチェッカモードのプロセッサでのみ検出する場合の例を示したが、プロセッサＡ１００，Ｂ２００は同期して同じ処理を行っているので、両方が正常であれば、まったく同じタイミングでバス７００の使用権を要求する筈である。そこで、図１０に示すように、バス７００の使用権を調停するバス使用権調停回路５００にバス使用権要求信号の不一致を検出する回路を設けることにより、誤データがバス７００上に出力される前に、すなわちチェッカモードのプロセッサが不一致障害を検出する前のバス使用権を要求した段階で不一致障害を検出することができる。
【００７６】
すなわち、バス使用権調停回路５００は図１１のタイムチャートに示すように、プロセッサＡ１００，Ｂ２００のバス使用権要求信号１３０，２３０に従い、バス使用権許可信号１３１，２３１を要求元のプロセッサに出力し、バス使用権要求信号１３０，２３０が不一致の時にはバス使用権要求不一致表示信号５１０を二重化制御回路３００に出力するものであるが、両プロセッサＡ１００，Ｂ２００はデータをバス７００に出力するタイミングに先立ち、バス使用権要求信号１３０，２３０を出力するので、これらの信号の一致、不一致をバス使用権調停回路５００で検出させる。すると、図１１のタイミングｔ１で示すように、例えばチェッカモードのプロセッサＢ２００に内部障害が生じ、バス使用権要求信号２３０が出力されず、不一致となる。
【００７７】
このようにバス使用権要求信号１３０，２３０が不一致となった場合はバス使用権調停回路５００が直ちに不一致を検出し、バス使用権要求不一致表示信号５１０を二重化制御回路３００に入力する。
【００７８】
二重化制御回路３００はバス使用権要求不一致表示信号５１０が入力されると、ログ情報を採取し、さらに割込み制御回路４００に対しプロセッサＡ１００，Ｂ２００に対し不一致障害割込み要求信号３１０を入力し、障害割込みを要求する。
【００７９】
割込み制御回路４００は割込み信号１４０，２４０を用いプロセッサＡ１００，Ｂ２００に対する障害割込みを行う。
【００８０】
このように構成することにより、チェッカモードのプロセッサ以外のバス使用権調停回路５００を用いて、チェッカモードのプロセッサが不一致障害を検出する前のバス使用権を要求した段階で、すなわちマスタモードのプロセッサからのデータがバス７００に出力される前に、不一致障害を検出し、しかも特別の信号を追加することなく検出することができる。このことは、チェッカモードのプロセッサがデータを出力しようとする以外のタイミングでも不一致障害を検出することができることを意味し、障害検出を早めるだけでなく、検出能力を向上させられるという利点がある。
【００８１】
（第８の実施例）
ところで、プロセッサＡ１００，Ｂ２００に訂正可能内部障害として、汎用レジスタ等の内部状態が不一致になる場合と、汎用レジスタ等の内部状態は一致しているが、同期のみが外れている場合がある。後者の場合にも図１１のタイムチャートで説明したような回復手順をとると、時間がかかる。
【００８２】
そこで、汎用レジスタ等の内部状態は一致しているが、同期のみが外れている場合には、マスタモードおよびチェッカモードのプロセッサＡ１００およびＢ２００から訂正可能内部障害表示信号（１１２または２１２（図１０））をバス使用権調停回路５００に入力する。
【００８３】
例えば、図１２のタイムチャートに示すように、チェッカモードのプロセッサＢ２００が訂正可能な内部障害をタイミングｔ１で起こし、バス使用権許可信号２３０を出力するタイミングがマスタモードのプロセッサＡ１００に比べてＴｄ時間遅れたとすると、この状態から両プロセッサは同期外れ状態になる。
【００８４】
そこで、プロセッサＢ２００から訂正可能内部障害表示信号２１２を出力し、バス使用権調停回路５００においてバス使用権要求信号１３０，２３０の不一致を検出したとしても不一致障害と判断させないようにし、かつ、両プロセッサのバス使用権許可信号１３０，２３０を同期して出力することにより、すなわち、タイミングが早い方のバス使用権許可信号を故意に遅らせ、両プロセッサのバス使用権許可信号１３０，２３０を同時タイミングｔ２に出力することで、強制同期をとるようにする。
【００８５】
このようにすることにより、汎用レジスタ等の内部状態は一致しているが、同期のみが外れている状態のプロセッサＡ１００，プロセッサＢ２００を極めて簡単に同期化させることができる。
【００８６】
（第９の実施例）
ところで、第８の実施例に示したように訂正可能な内部障害が発生したが容易に同期化できた場合は、同期状態を保ったまま、かつ不一致障害を検出することなく、該当障害の詳細な要因を採取することが望ましい。
【００８７】
そこで、訂正可能な内部障害がマスタモードのプロセッサＡ１００で発生した場合、チェッカモードのプロセッサＢ１００での不一致障害を検出する機能を抑止し、逆に、チェッカモードのプロセッサＢ２００に訂正可能な内部障害が発生した時には、マスタモードのプロセッサＡ１００からの出力の抑止及びチェッカプロセッサＢ２００での出力の抑止を一時的に解除することにより、プロセッサ内部の詳細ログ情報を同期状態を保ち、かつ不一致障害を検出することなく主記憶装置６００に転送することができる。
【００８８】
そのために、図１０に示すように、プロセッサＡ１００、Ｂ２００に不一致障害を検出する機能を一時的に抑止する指示を行う出力比較抑止指示レジスタ１０２，２０２を設け、訂正可能な内部障害がマスタモードのプロセッサＡ１００で発生した場合、マスタモードのプロセッサＡ１００の出力比較抑止指示レジスタ１０２には内部命令列によって“１”を設定して出力抑止解除状態とし、チェッカモードのプロセッサＢ２００の出力比較抑止指示レジスタ２０２には内部命令列によって“１”を設定して出力抑止状態とし、不一致障害を検出しないようにする。逆に、チェッカモードのプロセッサＢ２００に訂正可能な内部障害が発生した時には、マスタモードのプロセッサＡ１００を出力抑止状態とし、さらにチェッカモードのプロセッサＢ２００を出力抑止解除状態とすることにより、プロセッサ内部の詳細ログ情報を同期状態を保ち、かつ不一致障害を検出することなく主記憶装置６００に転送し、その後に障害の原因を分析することができる。
【００８９】
図１３に、マスタモードのプロセッサＡ１００に訂正可能な内部障害が発生した場合の制御フローを示している。
【００９０】
（第１０の実施例）
ところで、訂正可能な内部障害が発生した場合には、プロセッサＡ１００、Ｂ２００の同期が外れる例を説明したが、図１０に示すように、プロセッサＡ１００及びプロセッサＢ２００のそれぞれに同期外れ防止指示レジスタ１０４，２０４を設け、このレジスタ１０４，２０４に内部命令列によって同期外れ防止指示情報（“１”）を予め設定することにより、一方のプロセッサに訂正可能な内部障害が発生してもプロセッサＡ１００及びプロセッサＢ２００間の同期が外れることを防止できる。
【００９１】
すなわち、プロセッサＡ１００及びプロセッサＢ２００はその内部動作において、図１４（Ａ）−ａに示すように、命令フェッチの後、命令デコードとＥＣＣチェックを行い、ＥＣＣチェックの結果が「良」であれば、デコードした命令を実行する。しかし、ＥＣＣチェックの結果が「否」であり、、かつ訂正可能であれば、図１４（Ａ）−ｂに示すように、命令を再度デコードして実行する。このＥＣＣチェックの結果が「否」であり、かつ訂正可能であった場合に訂正可能な内部障害が発生したものとして内部障害表示信号１１３，２１３が出力される。
【００９２】
従って、プロセッサＡ１００またはプロセッサＢ２００において、ＥＣＣチェックの結果が「否」であり、かつ訂正可能であった場合は、命令実行タイミングがずれてしまうので、両プロセッサの同期が外れる。
【００９３】
そこで、同期外れ防止指示レジスタ１０４，２０４を設け、このレジスタ１０４，２０４に内部命令列によって同期外れ防止指示情報（“１”）を設定する。すると、プロセッサＡ１００およびプロセッサＢ２００はその内部動作において、図１４（Ｂ）−ａ，ｂに示すように、命令フェッチの後、ＥＣＣチェックを行い、その結果に基づいて命令デコードを行う。もし、ＥＣＣチェックの結果が「否」であり、かつ訂正可能であった場合は、ＥＣＣによって命令データを訂正して命令デコード部に渡してデコードさせる。
【００９４】
従って、命令実行タイミングは同じになり、同期は外れなくなる。
【００９５】
すなわち、内部障害を訂正した後に命令によって予め指定された処理を行うのに要する処理サイクル数と、障害が発生しない場合に命令によって予め指定された処理を行うのに要する処理サイクル数とを同一にすることにより、同期は外れなくなる。
【００９６】
（第１１の実施例）
上記各実施例においては、二重化制御回路３００において障害が発生したプロセッサの特定を行う例を示したが、不一致障害を検出した時には構成制御を行わず、障害報告を受けたプロセッサがプロセッサ内部の障害詳細ログ及び不一致障害検出情報から障害プロセッサを特定し、二重化制御回路４００に指示をすることにより、構成切替を行うことも可能である。
【００９７】
この場合の制御フローを図１５に示す。
【００９８】
図１５において、マスタモードのプロセッサＡ１００に訂正不可能な内部障害が発生した場合、このことを示す内部障害表示信号１１０が出力され、二重化制御回路３００に入力される。
【００９９】
一方、チェッカモードのプロセッサＢ２００は同期が外れることにより、不一致障害を検出し、このことを表わす不一致障害検出表示信号２１３を出力し、二重化制御回路３００に入力する。
【０１００】
そこで、二重化制御回路３００はマスタモードのプロセッサＡ１００に訂正不可能な内部障害が発生したものと確認し、障害ログ情報をログレジスタ３０３に採取すると共に、不一致障害割込み要求信号３１０を割込み制御回路４００に入力する。すると、割込み制御回路４００は内部障害が発生したプロセッサＡ１００に対してのみ割込み信号１４０を入力し、割込みをかける。
【０１０１】
割込みを受けたプロセッサＡ１００は、ログレジスタ３０３から障害ログ情報を取り込み、この内容を解析することによって自分自身に内部障害が発生したことを認識する。この後、プロセッサＡ１００は二重化制御回路３００に対し、構成切り替え指示を行い、さらに再同期指示を行う。
【０１０２】
すると、二重化制御回路３００はマスタモード／チェッカモード指示信号１２０，２２０によって、障害の発生したプロセッサＡ１００をチェッカモードに、障害の発生していないプロセッサＢ２００をマスタモードに切り替える。
【０１０３】
（第１２の実施例）
ところで、実用に際しては、上記のような動作が正常に行われるかどうかをテストする必要があるが、同期動作中のプロセッサＡ１００，Ｂ２００におけるモード表示レジスタ１０３，２０３は、マスタモードにおいて“１”、チェッカモードにおいて“０”を示し、互いに異なる内容となっているので、このことを利用し、片方のプロセッサにのみ特別に用意した命令列による内部障害注入動作を実行させることにより、故意に不一致状態が発生するようにすることにより、障害回復動作が正常に実行されるかを簡単にテストすることができる。
【０１０４】
すなわち、図１０に示すように、各プロセッサＡ１００，Ｂ２００に内部障害注入モード指示レジスタ１０５，２０５を設け、これらのレジスタ１０５，２０５にモード表示レジスタ１０３，２０３の内容を命令列によって設定する手段を設ける。
【０１０５】
一方、プロセッサＡ１００，Ｂ２００においては、レジスタ１０５，２０５の内容が“１”となっている場合には、予め用意した命令列により指示される内部障害注入動作を実行し、“０”となっている場合には予め用意した命令列により指示される内部障害注入動作を実行しないような処理を組み込んでおく。
【０１０６】
そして、テストに際し、図１６のフローに示すように、通常処理の適当な位置にモード表示レジスタ１０３，２０３の内容を内部障害注入モード指示レジスタ１０５，２０５に設定する命令列および内部障害注入動作を指示する命令列が挿入される。
【０１０７】
図１６の例ではプロセッサＡ１００がマスタモードになっているので、モード表示レジスタ１０３に“１”が設定され、チェッカモードのプロセッサＢ２００のモード表示レジスタ２０３には“０”が設定される。
【０１０８】
すると、プロセッサＡ１００においては、予め用意した命令列により内部障害が注入される。これに対し、チェッカモードのプロセッサＢ２００においては内部障害が注入されない。そこで、上記内部障害が注入された部位をアクセスする命令をプロセッサＡ１００とＢ２００とが実行すると、プロセッサＡ１００のみで障害が検出され、両プロセッサＡ１００とＢ２００とは出力が不一致状態となる。すなわち、強制的に不一致状態が作り出される。
【０１０９】
このようにして作り出した不一致状態に対して、上述したような制御によって障害回復が行われたならば、正常であると認めることができる。
【０１１０】
（第１３の実施例）
図１７は、本発明を応用し、２台のプロセッサを１組として、バス７００にＮ組接続したマルチプロセッサシステムの実施例を示すブロック図であり、各組はマスタモードのプロセッサＫ（但し、Ｋ＝１〜Ｎ）１００−１〜１００−ＮとチェッカモードのプロセッサＫ’２００−１〜２００−ＮおよびキャッシュメモリＫ（８００−１〜８００−Ｎ），Ｋ’（９００−１〜９００−Ｎ）で構成され、またバス７００には二重化制御回路３００、割込み制御回路４００、バス使用権調停回路５００、主記憶装置６００が接続され、これら二重化制御回路３００、割込み制御回路４００、バス使用権調停回路５００、主記憶装置６００は各組のプロセッサを共通に制御するようになっている。
【０１１１】
このようなマルチプロセッサシステムにおいて、キャッシュメモリＫ，Ｋ’のの内容を常に一致させておく一致化制御を行う場合、同期化リセットを行った後で主記憶装置６００から内部状態をリストアしている間に、他の組のプロセッサがデータを送出した場合、異なった状態のキャシュメモリに対し制御を行うためプロセッサ間の同期が外れてしまうことが発生しうる。
【０１１２】
そこで、バス使用権占有指示レジスタ５０１をバス使用権調停回路５００に設け、このレジスタ５０１にバス使用権占有指示情報を設定し、主記憶装置６００から内部状態情報をリストアしているプロセッサの組についてのみバス７００を占有させるようにする。
【０１１３】
この場合、バス使用権調停回路５００はレジスタ５０１にバス使用権占有指示情報が設定された時には、他のプロセッサからのバス使用権要求を拒否する。
【０１１４】
図１８に、この場合の制御フローを示している。図１８において、障害解析後、内部状態を主記憶装置６００にセーブしたならば、再同期指示を行う前に、バス使用権占有指示レジスタ５０１にバス使用権占有指示情報を設定し、この後に内部状態を主記憶装置６００からリストアし、リストアが終了したならば、レジスタ５０１をリセットし、通常処理に回復させる。
【０１１５】
これにより、キャッシュメモリＫ，Ｋ’の内容を常に一致させておく一致化制御を実現することができる。
【０１１６】
【発明の効果】
以上説明したように本発明においては、
（１）互いに同期させて動作させていた２つのプロセッサのいずれかに内部障害が生じ、双方の出力が不一致となる不一致障害が発生した場合、制御手段が障害の発生したプロセッサを特定し、不一致障害発生時に行っていた処理を、障害の発生していないプロセッサの内部情報を用い、かつ二重化構成で継続させるため、間欠障害が発生し易いＲＡＭを内蔵したシステムであっても、システム障害となる事象を減少させ、信頼性を向上させることができる。
【０１１７】
（２）また、２つのプロセッサがバスを使用するに先立ち出力するバス使用権要求信号を監視し、そのタイミングが不一致の時は、出力の不一致検出に先立って両プロセッサに通知し、記憶手段に保存された内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させるため、特別な信号を追加することなく、障害検出を早めることができる。
【０１１８】
（３）さらに、訂正可能な内部障害に対しては、その内部障害を訂正した後、予め指定された処理を行うのに要する処理サイクル数と、内部障害が発生しない場合に予め指定された処理を行うのに要する処理サイクル数とを同一にするため、訂正可能な内部障害に対して不一致障害の発生する回数を減少させることができる。
【０１１９】
（４）さらに、バス使用権要求不一致信号に対して、内部障害検出信号が訂正可能な障害を表わしている時は、両プロセッサからのバス使用権要求信号に対するバス使用権許可信号を同期して両プロセッサに返信するため、訂正可能な内部障害に起因する同期外れを容易に再同期させることができる。
【０１２０】
（５）さらに、訂正不可能な内部障害および固定障害等に対しては、リセット動作を実行させないか、またはリセット動作を実行させた後、新たな不一致障害検出信号が入力されるのを禁止するようにしたので、固定障害が発生したプロセッサを切離し、正常なプロセッサのみの単独で情報処理を継続させることができる。
【０１２１】
（６）さらに、２つのプロセッサの一方に、特定の命令列の挿入を指示し、特定の命令列の挿入によって内部障害を発生させ、強制的に出力の不一致状態を発生させるようにしたので、不一致検出機能の正当性を極めて簡単に確認することができる。
【図面の簡単な説明】
【図１】本発明によるプロセッサ二重化方式の情報処理装置の一実施例を示すブロック図である。
【図２】図１においてチェッカモードのプロセッサに障害が発生した場合の処理動作を示す制御フロー図である。
【図３】図１においてマスタモードのプロセッサに障害が発生した場合の処理動作を示す制御フロー図である。
【図４】チェッカモードのプロセッサが有する障害ログ情報を主記憶装置に転送する場合の制御フロー図である。
【図５】固定障害が発生した場合にマスタモードのプロセッサのみを動作させる場合の構成を示すブロック図である。
【図６】図５においてマスタモードのプロセッサのみを動作させる場合の制御フロー図である。
【図７】図５においてマスタモードのプロセッサのみを動作させる場合の別の例を示す制御フロー図である。
【図８】割込みを保留する手段を設けたプロセッサにおける再同期処理を示す制御フロー図である。
【図９】同期状態表示信号によって同期状態を監視する部分の構成図である。
【図１０】バス調停回路を設けた構成を示すブロック図である。
【図１１】図１０においてバス使用権要求信号の不一致によって障害を早期に検出する場合の制御フロー図である。
【図１２】図１０においてバス使用許可信号を同期して出力することによって再同期指せる場合の制御フロー図である。
【図１３】不一致障害を検出する機能を一時的に停止して再同期させる場合の制御フロー図である。
【図１４】訂正可能な内部障害が発生した時と発生しない時とで処理サイクルを同一にして同期外れを防止する場合の制御フロー図である。
【図１５】障害プロセッサの特定をマスタプロセッサで行う場合の制御フロー図である。
【図１６】障害検出機能を検査するために強制的に出力の不一致状態を作り出す場合の制御フロー図である。
【図１７】本発明を応用したマルチプロセッサシステムの一実施例を示すブロック図である。
【図１８】図１７における再同期処理を示す制御フロー図である。
【符号の説明】
１００…プロセッサＡ、１０１…出力モード制御レジスタ、１０２…出力比較抑止指示レジスタ、１０３…モード表示レジスタ、１０４…同期外れ防止モード指示レジスタ、１０５…内部障害注入モード指示レジスタ、１１０…訂正不可能内部障害表示信号、１１１…内部固定障害表示信号、１１２…訂正可能内部障害表示信号、１１３…不一致障害検出表示信号、１２０…マスタモード／チェッカモード指示信号、１３０…バス使用権要求信号、１３１…バス使用権許可信号、１４０…割込み信号、１５０…同期リセット指示信号、１６０…同期状態表示信号、２００…プロセッサＢ、２０１…出力モード制御レジスタ、２０２…出力比較抑止指示レジスタ、２０３…モード表示レジスタ、２０４…同期外れ防止モード指示レジスタ、２０５…内部障害注入モード指示レジスタ、２１０…訂正不可能内部障害表示信号、２１１…内部固定障害表示信号、２１２…訂正可能内部障害表示信号、２１３…不一致障害検出表示信号、２２０…マスタモード／チェッカモード指示信号、２３０…バス使用権要求信号、２３１…バス使用権許可信号、２４０…割込み信号、２５０…同期リセット指示信号、２６０…同期状態表示信号、３００…二重化制御回路、３０１…不一致障害報告抑止指示レジスタ、３０２…再同期指示レジスタ、３０３…障害ログレジスタ、３１０…不一致障害割込み要求信号、４００…割込み制御回路、４０１…割込み抑止指示レジスタ、５００…バス使用権調停回路、５０１…バス使用権占有指示レジスタ、５１０…バス使用権要求不一致表示信号、６００…主記憶装置、７００…バス。
Claims (4)
- 外部からのモード指定信号によりマスタモードとチェッカモードのいずれかに切り替わり、マスタモードにおいては情報処理結果をバスに出力し、チェッカモードにおいてはマスタモードと同じ情報処理を行い、マスタモードの情報処理結果と自己の情報処理結果とを比較し、不一致の時には不一致障害検出信号を出力すると共に、内部障害発生時は内部障害検出信号を出力する２つのプロセッサと、障害の発生していないプロセッサの内部情報を保存する記憶手段と、前記２つのプロセッサがバスを使用するに先立ち出力するバス使用権要求信号を監視し、そのタイミングが不一致の時はバス使用権要求不一致信号を出力するバス使用権調停手段と、前記不一致障害検出信号と内部障害検出信号およびバス使用権要求不一致信号とを受け、いずれのプロセッサに障害が発生したかを特定して両プロセッサに通知し、この障害発生通知を受けた両プロセッサのうち障害の発生していないプロセッサに対して、その内部情報を前記記憶手段に保存させる処理を実行させた後、両プロセッサを同期してリセットし、続いて両プロセッサに前記記憶手段に保存された前記内部情報を取り込ませて両プロセッサの内部情報を同化させ、この同化状態で両プロセッサに障害発生時点で行っていた情報処理を継続させる制御手段とを備えて成るプロセッサ二重化方式の情報処理装置。
- 前記バス使用権調停手段は、バス使用権要求不一致信号に対して、内部障害検出信号が訂正可能な障害を表わしている時は、両プロセッサからのバス使用権要求信号に対するバス使用権許可信号を同期して両プロセッサに返信することを特徴とする請求項１記載のプロセッサ二重化方式の情報処理装置。
- 前記バス使用権調停手段は、２つのプロセッサが複数組バスに接続されている構成において各組の一方のプロセッサからの指示により前記各組の一方のプロセッサにバスを占有させる手段を有することを特徴とする請求項１記載のプロセッサ二重化方式の情報処理装置。
- 前記２つのプロセッサの一方に、特定の命令列の挿入を指示する手段を設け、特定の命令列の挿入によって内部障害を発生させ、強制的に出力の不一致状態を発生させることを特徴とする請求項１記載のプロセッサ二重化方式の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400603A JP3539687B2 (ja) | 2001-12-28 | 2001-12-28 | プロセッサ二重化方式の情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400603A JP3539687B2 (ja) | 2001-12-28 | 2001-12-28 | プロセッサ二重化方式の情報処理装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24813392A Division JP3423732B2 (ja) | 1992-09-17 | 1992-09-17 | 情報処理装置及び情報処理装置における障害処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002244879A JP2002244879A (ja) | 2002-08-30 |
| JP3539687B2 true JP3539687B2 (ja) | 2004-07-07 |
Family
ID=19189639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400603A Expired - Fee Related JP3539687B2 (ja) | 2001-12-28 | 2001-12-28 | プロセッサ二重化方式の情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539687B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108885575B (zh) | 2016-04-01 | 2022-03-11 | 三菱电机株式会社 | 控制装置以及控制装置的复原处理方法 |
-
2001
- 2001-12-28 JP JP2001400603A patent/JP3539687B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002244879A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100566338B1 (ko) | 폴트 톨러런트 컴퓨터 시스템, 그의 재동기화 방법 및 재동기화 프로그램이 기록된 컴퓨터 판독가능 기억매체 | |
| US6393582B1 (en) | Error self-checking and recovery using lock-step processor pair architecture | |
| US7802138B2 (en) | Control method for information processing apparatus, information processing apparatus, control program for information processing system and redundant comprisal control apparatus | |
| US9052887B2 (en) | Fault tolerance of data processing steps operating in either a parallel operation mode or a non-synchronous redundant operation mode | |
| US7496786B2 (en) | Systems and methods for maintaining lock step operation | |
| JP5347414B2 (ja) | 同期制御装置，情報処理装置及び同期管理方法 | |
| JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
| US20060149903A1 (en) | Fault tolerant computer system and a synchronization method for the same | |
| KR100566340B1 (ko) | 정보 처리 장치 | |
| JP5874492B2 (ja) | フォールトトレラント制御装置、フォールトトレラントシステムの制御方法 | |
| JP2003015900A (ja) | 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法 | |
| US20170242760A1 (en) | Monitoring device, fault-tolerant system, and control method | |
| CN113791937B (zh) | 一种数据同步冗余系统及其控制方法 | |
| JP3539687B2 (ja) | プロセッサ二重化方式の情報処理装置 | |
| JP3423732B2 (ja) | 情報処理装置及び情報処理装置における障害処理方法 | |
| JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
| JP3156654B2 (ja) | 二重化コンピュータシステムおよびその運用方法 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| JPH06250867A (ja) | 耐故障計算機および耐故障計算処理方法 | |
| JPH04344941A (ja) | 高信頼性プロセッサ | |
| JPH0471037A (ja) | 電子計算機の二重化方式 | |
| JPH04211841A (ja) | 二重化処理装置 | |
| JPH0430224A (ja) | タスクの実行継続方法 | |
| GB2411270A (en) | Recovery from loss of lock step |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040319 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |