DE3208573C2 - 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem - Google Patents

2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem

Info

Publication number
DE3208573C2
DE3208573C2 DE3208573A DE3208573A DE3208573C2 DE 3208573 C2 DE3208573 C2 DE 3208573C2 DE 3208573 A DE3208573 A DE 3208573A DE 3208573 A DE3208573 A DE 3208573A DE 3208573 C2 DE3208573 C2 DE 3208573C2
Authority
DE
Germany
Prior art keywords
computer
computers
outputs
data output
selection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3208573A
Other languages
English (en)
Other versions
DE3208573A1 (de
Inventor
Helmut Dipl.-Ing. 7250 Leonberg Uebel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE3208573A priority Critical patent/DE3208573C2/de
Priority to US06/470,756 priority patent/US4616312A/en
Priority to CA000423226A priority patent/CA1199119A/en
Priority to ES520454A priority patent/ES520454A0/es
Publication of DE3208573A1 publication Critical patent/DE3208573A1/de
Application granted granted Critical
Publication of DE3208573C2 publication Critical patent/DE3208573C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181—Eliminating the failing redundant component
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)

Abstract

Gegenstand der Erfindung ist eine signaltechnisch sicher arbeitende 2- aus 3-Auswahleinrichtung für ein 3-Rechner-System. Die Auswahleinrichtung eignet sich besonders für den Einsatz zusammen mit Mikroprozessoren mit einer großen Zahl von Ausgängen. Die Rechner (R1 . . . 3) des 3-Rechner-Systems verarbeiten parallel, jedoch asynchron die gleichen Informationen, tauschen ihre Ergebnisse gegenseitig aus und vergleichen sie untereinander. Die Ausgangssammelleitungen (A1, A3) zweier Rechner (R1, R3) führen die erarbeiteten Ergebnisse immer in zueinander antivalenter Form und sind über getrennte Umschalter (U1, U2) mit zwei Datenausgabekanälen (AK1, AK2) verbunden. Abhängig vom Ergebnis des rechnerinternen Vergleichs werden die Aus gaben defekter Rechner abgeschaltet und die Umschalter so angesteuert, daß die Ausgabe eines defekten Rechners von dem entsprechenden Datenausgabekanal abgetrennt und da für die Ausgabe (A2) des dritten Rechners (R2) aufgeschaltet wird. Letzterer gibt, je nachdem, welcher Rechner ersetzt werden soll, seine Information normal oder invertiert aus. Durch eine serielle Antivalenzprüfung der auf den Daten ausgabekanälen (AK1, AK2) geführten Information kann die Funktion der Umschalter überwacht werden.

Description

Die Erfindung betrifft eine 2 aus 3-Auswahleinrichtung gemäß dem Oberbegriff des Anspruchs 1.
Solche Einrichtungen werden in Rechnersystemen benötigt, in denen sicherheitskritische Information von mehreren Einzelrechnern parallel verarbeitet wird und die Verarbeitungsergebnisse erst ausgegeben werden, wenn sie von einer Mehrheit der Einzelrechner identisch vorliegen.
So ist z. B. aus der DE-OS 21 08 496 (insbesondere Figur 2) eine Schaltungsanordnung bekannt, in der die Ausgaben dreier parallel arbeitender Rechner in Ver + leichsschaltungen paarweise miteinander verglichen werden. Die Vergleichsergebnisse werden einer Steuerschaltung zugeführt, die einen Mehrheitsentscheid durchführt. Entsprechend dem Ergebnis des Mehrheitsentscheides wird eine Durchschalteinrichtung so angesteuert, daß immer nur diejenige Information auf Übertragungskanäle ausgegeben wird, die von einer Mehrheit der Rechner erarbeitet wurde. Die Ausgänge der Vergleichsschaltungen und der Steuerschaltung sind auf die Rechner zurückgeführt, so daß die einwandfreie Funktion dieser Schaltungsteile von den Rechnern überwacht werden kann.
Aus der DE-OS 30 10 803 ist eine Schaltungseinrichtung für ein 3-Rechner-System bekannt, bei der nicht nur jeweils ein intakter Rechner, sondern jeweils deren zwei auf zwei getrennte Ausgabekanäle durchgeschaltet werden. Ein Vergleich findet nur zwischen den Ergebnissen der beiden durchgeschalteten Rechner in einer externen Vergleichseinrichtung statt. Wird Nicht- Übereinstimmung der Rechnerergebnisse festgestellt, so wird eine andere Rechnerkombination durchgeschaltet, bei der der Vergleich Übereinstimmung ergibt. Diese Schalteinrichtung enthält nur eine einfache, nicht in Fail-Safe-Technik aufgebaute Durchschalteeinrichtung, die in der Art eines mehrschrittigen Drehschalters aufgebaut ist. Die Tatsache, daß echt redundante Information über zwei Ausgabekanäle ausgegeben wird, ermöglicht die Überwachung der Information auf Verfälschung durch Vergleich an beliebiger Stelle eines an- schlossenen Übertragungsweges.
Die vorbeschriebenen Schaltungsanordnungen sind geeignet für Schaltungsanwendungen, bei denen nur wenige Ausgänge, z. B. serielle Datentelegrammausgän-
ge, zur Ausgabe der Verarbeitungsergebnisse der Rechner benötigt werden. Der Aufwand für Verglcicher und '^schalteinrichtung ist bei solchen Schaltungseinrichtungen etwa proportional der Zahl der benötigten Ausgänge, was besagt, daß bei Anwendungen mn einer großen Zahl von Ausgängen, z. B. bei Einsatz von Mikrorechnern, der Aufwand für die erforderlichen Vergleicher und Schalter unverhältnismäßig hoch wäre.
Es ist ferner bekannt (siehe z. B. DE-OS 30 09 355, insbesondere Seite 3), den paarweisen Vergleich der Verarbeitungs-irgebnisse von den Rechnern selbst vornehmen zu lassen. Die Rechner tauschen hierzu ihre Ergebnisse oder, wie in der DE-OS 30 09 355 weiter beschrieben, aus diesen Ergebnissen gewonnene, reduzierte Datenmengen aus. Wie in diesem Falle ein bei drei Rechnern möglicher Mehrheitsentscheid und eine sichere Ausgabe der von der Rechnermehrheit erarbeiteten Ergebnisse erfolgen kann, geht aus der genannten Druckschrift nicht hervor.
Der Erfindung am nächsten kommt eine in der auf eine ältere Patentanmeldung zurückgehenden DE-OS 31 08 871 beschriebene Einrichtung zur Funktionsprüfung eines Mehrrechnersystems. Hier ist in Figur 2 eine Schaltungsanordnung dargestellt und ab Seite 8 der Beschreibung beschrieben, in der die Rechner eines 3-Rechner-Systems ihre Ergebnisse mit den Ergebnissen der Nachbarrechner vergleichen und die Vergleichsergebnisse einer Steuerschaltung zuführen. Die Steuerschaltung erkennt aus diesen Vergleichsergebnissen, wenn ein Rechner nicht ordnungsgerecht arbeitet .und veranlaßt über Multiplexerschalter, daß die verbliebenen intakten Rechner mit zwei die Verarbeitungsergebnisse weiterleitenden Ausgabekanälen verbunden werden. Da die zum Vergleich herangezogenen Ergebnisse der Nachbarrechner erst am Ausgang der Multiplexerschalter abgenommen werden, werden auch Fehlfunktionen dieser Schalter erkannt Die Abschaltung eines fehlerhaft arbeitenden Rechners wird durch Ausschalten seiner Stromversorgung erreicht.
Bei der beschriebenen Einrichtung ist keine ständige Prüfung des 3-Rechner-Systems vorgesehen, sondern die Prüfung soll von Zeit zu Zeit, in Form von zwei aufeinanderfolgenden Prüfzyklen durchgeführt werden. Dabei sollen, um Störungen von den Ausgabekanälen fernzuhalten, diese von den Multiplexerschaltern abgetrennt werden.
Es ist Aufgabe der Erfindung, eine 2 aus 3-Auswahleinrichtung für ein 3-Rechner-System anzugeben, die eine unterbrechungsfreie signaltechnisch sichere Ausgabe der von der Rechnermehrheit erarbeiteten Ergebnisse mittels einfacher Schaltbauelemente gestattet.
Die Erfindung wird durch die Merkmale des Patentanspruchs 1 beschrieben.
Die Auswahleinrichtung nach der Erfindung eignet sich ganz besonders gut für den Einsatz zusammen mit Mikrorechnern, die eine große Zahl von Ausgängen aufweisen. Dadurch, daß kein paarweiser Vergleich der Verarbeitungsergebnisse mehr außerhalb der Rechner durchgeführt werden muß, fallen die sonst noiwendigen, umfangreichen Vergleichsschaltungen weg. Von den Umschaltern werden nicht die einzelnen Ausgänge, sondern die Ausgangssammelleitungen umgeschaltet, so daß der Ausbau der Umschalter nicht mehr von der Zahl der Ausgänge abhängt.
Eine Ausgestaltung der Auswahleinrichtung nach der Erfindung ist in Anspruch 2 beschrieben und betrifft eine für ein Mikrorechnersystem geeignete Majoritätssrhaltune\
Eine weitere Ausgestaltung betrifft die Zuordnung der Rcchncrausgänge zu den Umschaltern. Mit ihr wird in Verbindung mit einer in Anspruch 4 angegebenen, besonderen Aufbereitung der an den Rechnerausgaben anstehenden Verarbeitungsergebnisse maximale Sicherheit mit einer besonders einfachen Umschalterkonfiguration erreicht.
Eine weitere zusätzliche Sicherung der auszugebenden Information ergibt sich mit einer in Anspruch 5 beschriebenen Weiterbildung der Auswahleinrichtung nach der Erfindung. Diese Weiterbildung ist insbesondere dann von Vorteil, wenn ohnehin eine Ausgabe von Verarbeitungsergebnissen der Rechner auf serielle Kanäle vorgesehen ist.
Anhand einer Figur soll nun ein Ausführungsbeispiel der Auswahlschaltung nach der Erfindung eingehend beschrieben werden und seine Funktion erklärt werden. Die Figur zeigt drei Rechner R 1... R 3, beispielsweise Mikrorechner mit abschaltbaren Ausgaben Λ 1 ...
A 3 und Vergleichsdaten-Eingaben E \ ... E3. Alle Rechner erhalten über nicht dargestellte Datenleitungen gleiche Nutzinformationen zugeführt und verarbeiten diese parallel. Sie besitzen voneinander unabhängige Taktgeber und arbeiten deshalb im allgemeinen asynchron. Ein nach jedem Programmabschnitt an der Ausgabe Al ...A3 jedes Rechners anstehendes Verarbeitungsergebnis wird einer allen drei Rechnern gemeinsamen Umschaltlogik UL und außerdem den Vergleichsdaten-Eingaben der beiden Nachbarrechner zugeführt Letztere lesen das Verarbeitungsergebnis ein und vergleichen es mit dem selbst gewonnen Verarbeitungsergebnis. Das Ergebnis des Vergleichs wird über eine Vergleichsaussageleitung VA einer Mehrheitsentscheidungsschaltung MS zugeführt, die abhängig von der vorliegenden Kombination von Vergleichsaussagen der einzelnen Rechner ein zugehöriges Bündel von Steuerbefehlen aus einem nicht dargestellten Festwertspeicher ausgibt. Im einzelnen lassen sich mittels der Steuerbefehle JA 1 ... JA 3 die Ausgaben der Rechner irreversibel abschalten — dies erfolgt z. B. wenn ein Rechner aufgrund der Vergleichsaussagen der anderen Rechner als defekt angesehen werden muß — und es lassen sich über eine Steuerleitung USS in der Steuerlogik UL zwei Umschalter U\ und U2 betätigen. Ein weiterer Steuerbefehl /NV bewirkt, daß das Verarbeitungsergebnis des Rechners R 2 in invertierter Form auf die Umschaltlogik ausgegeben wird.
Die Umschaltlogik enthält im wesentlichen die Umschalter Ui und U 2. Diese werden voneinander unabhängig betätigt und verbinden im ungestörten Betrieb die Ausgaben, d. h. die Ausgangssammelleitungen der Rechner R 1 und R 3 mit Datenausgabekanälen AK 1 bzw. A K 2. Dabei ist z. B. die Ausgabe A 3 des Rechners R 3 immer so aktiviert, daß das abzugebende Verarbeilungsergebnis in invertierter Form ansteht. Auf die Umschalter Ui und U 2 und damit auf die Datenausgabekanäle AK 1 und AK 2 gelangen damit die von zwei verschiedenen Rechnern erarbeiteten Ergebnisse in zueinander antivalenter Form.
Eine abschließende Prüfung der auf einen Parallelausgang PA oder auf einen seriellen Daten kanal KS auszugebenden Daten kann damit nach Umwandlung in Parallel/Seriell-Wandlern PS i und PS 2 mittels einer einfachen Antivalenzprüfschaltung AP erfolgen, die ein besonderes Antivalenzprüfsignal APS ausgibt, dessen Vorhandensein ein Kennzeichen dafür ist, daß das ausgegebene Verarbeitungsergebnis fehlerfrei ist.
Fällt einer der beiden Rechner R 1 oder R 3 aus, so
wird der Rechner R 2 ersatzweise auf den dem defekten Rechner zugeordneten Ausgabekanal aufgeschaltet. Dies geschieht bei Ausfall des Rechners R 1 mit dem Umschalter UI1 bei Ausfall des Rechners R 3 mit dem Umschalter U 2. Gleichzeitig wird im Falle, daß derjenige Rechner ausgefallen ist, an dessen Ausgabe das Verarbeitungsergebnis in invertierter Form anstehen soil, durch das Steuersignal JNV die Ausgabe A 2 des Rechners R 2 derart umgeschaltet, daß das Verarbeitungsergebnis des Rechners R 2 ebenfalls in invertierter Form an der Ausgabe ansteht. Damit ist eine sichere Datenausgabe auf zwei zueinander antivalenten Datenausgabekanälen weiterhin gewährleistet. Jede denkbare fehlerhafte Konstellation der Umschalter Ui oder U 2 wird durch die Antivalenzprüfschaltung erkannt, unter ts anderem auch die einzig mögliche Fehlerschaltung der Umschalter, die eine Versorgung beider Datenausgabekanäle aus einem Rechner bewirken könnte, nämlich die Aufschaltung der Ausgabe des Rechners R 2 auf beide Datenausgabekanäle.
Hierzu 1 Blatt Zeichnungen
25
30
35
40
45
50
55
60

Claims (5)

Patentansprüche:
1.2 aus 3-Auswahleinrichtung für ein 3-Rechner-System, in dem alle Rechner parallel die gleiche Information verarbeiten und ein Verarbeitungsergebnis mittels zweier, von den Rechnern über eine Majoritätsschaltung getrennt beeinflußbarer Umschalter nur dann auf zwei, mit jeweils zwei verschiedenen Rechnern verbindbare Datenausgabekanäle zur Weiterverwertung ausgegeben wird, wenn mindesrens zwei Rechner zu diesem Verarbeitungsergebnis gelangt sind, in dem jeder Rechner, abhängig von einer im 3-Rechner-System oder in anderen Teilen der 2 aus 3-Auswahleinrichtung festgestellten Störung, unwirksam geschaltet werden kann und in dem zur Feststellung einer Störung jeder Rechner sein Verarbeitungsergebnis mit den Verarbeitungsergebnissen der anderen Rechner vergleicht und als Vergleichsaussage ein vom Ergebnis des Vergleichs abhängiges Signal, welches im Falle der Nichtübereinstimmung der Verarbeitungsergebnisse die Aufschaltung eines intakten Rechners anstelle eines als defekt erkannten Rechners auf einen Datenausgabekanal bewirkt, an die die Umschalter steuernde Majoritätsschaltung ausgibt, dadurch gekennzeichnet, daß jeder Umschalter (U 1 bzw. t/2) jederzeit in der Lage ist, auf ein Steuersignal (USS) der Majoritätsschaltung (MS)Km eine Ausgabe (A 1, A 2 bzw. A 2, A3) der ihm zugeordneten Rechner (Rl, R 2 bzw. R 2, R 3) auf einen bestimmten Datenausgabekanal (AKt bzw. AK 2) durchzuschalten, daß die Ausgaben (Ai,A2,A3) der einzelnen Rechner (RX, RZ R 3) durch die Majoritätsschaltung (MS; IA 1, IA 2, IA 3) abschaltbar sind und daß mit Steuerung (INV) der Majoritätsschaltung (MS) die auf die Datenausgabekanäle (AKX, AK 2) jeweils durchgeschalteten Ausgaben die Verarbeitungsergebnisse der jeweiligen Rechner in zueinander antivalenter Form abgeben, so daß zwischen beiden Datenausgabekanälen eine Antivalenzprüfung der durchgeschalteten Verarbeitungsergebnisse durchgeführt werden kann.
2. 2 aus 3-Auswahleinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Majoritätsschaltung (MS) einen Festwertspeicher enthält, in dem alle möglichen Kombinationen von Vergleichsaussagen der drei Rechner und zugehörige Steuerbefehle für die Umschalter (UX, U2) und die abschaltbaren Ausgaben (A 1... A 3) der Rechner gespeichert sind und daß die Majoritätsschaltung bei Vorliegen einer Vergleichsaussage die zugehörigen Steuerbefehle ausgibt.
3. 2 aus 3-Auswahleinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß bei ungestörtem Betrieb die Ausgabe (A X) eines der Rechner (R X) mit dem einen Umschalter (U X), die (A 3) eines anderen Rechners (R 3) mit dem anderen Umschalter (U 2) verbunden ist und daß die Ausgabe (A 2) des dritten Rechners (R 2) abhängig von einem entsprechenden Steuerbefehl der Majoritätsschaltung (MS) durch den einen Umschalter (U X) mit dem ersten Datenausgabekanal (AK X) oder durch den anderen Umschalter (U 2) mit dem zweiten Datenausgabekanal (AK 2) verbunden werden kann, wobei die Ausgabe des mit dem jeweiligen Umschalter zuvor verbundenen Rechners vom entsprechenden Datenausgabekanal abgetrennt wird.
4. 2 aus 3-Auswahleinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß an den mit den Umschaltern (U 1, U 2) bei ungestörtem Betrieb verbundenen Ausgaben (A 1, A 3) die Verarbeitungsergebnisse der zugehörigen Rechner (R 1, Λ 3) in zueinander antivalenter Form anstehen und daß an der Ausgabe (A 2) des dritten Rechners (R 2) dessen Verarbeitungsergebnis abhängig von einem Steuerbefehl (JNV)der Majoritätsschaltung (MS)'m gewöhnlicher oder invertierter Form ansteht.
5.2 aus 3-Auswahleinrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß an die beiden Datenausgabekanäle (AK 1, AK 2) Parallel/Seriell-Wandler (PSi, PS 2) angeschlossen sind, deren Ausgänge mit den Eingängen einer seriellen Antivalenzprüfschaltung (AP) verbunden sind, und daß abhängig vom Ausgangssignal (APS) der Antivalenzprüfschaltung die Ausgaben der Rechner und die Rechner selbst abgeschaltet werden können.
DE3208573A 1982-03-10 1982-03-10 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem Expired DE3208573C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE3208573A DE3208573C2 (de) 1982-03-10 1982-03-10 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem
US06/470,756 US4616312A (en) 1982-03-10 1983-02-28 2-out-of-3 Selecting facility in a 3-computer system
CA000423226A CA1199119A (en) 1982-03-10 1983-03-09 2-out-of-3 selecting facility in a 3-computer system
ES520454A ES520454A0 (es) 1982-03-10 1983-03-10 Un metodo para seleccionar dos de tres en un sistema de tres computadores.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3208573A DE3208573C2 (de) 1982-03-10 1982-03-10 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem
US06/470,756 US4616312A (en) 1982-03-10 1983-02-28 2-out-of-3 Selecting facility in a 3-computer system

Publications (2)

Publication Number Publication Date
DE3208573A1 DE3208573A1 (de) 1983-09-22
DE3208573C2 true DE3208573C2 (de) 1985-06-27

Family

ID=40908917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3208573A Expired DE3208573C2 (de) 1982-03-10 1982-03-10 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem

Country Status (4)

Country Link
US (1) US4616312A (de)
CA (1) CA1199119A (de)
DE (1) DE3208573C2 (de)
ES (1) ES520454A0 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4407396A1 (de) * 1994-03-05 1995-09-14 Abb Patent Gmbh Verfahren zur Durchführung einer redundanten Signalverarbeitung in einer 2-von-3-Technik
DE19740136A1 (de) * 1997-09-12 1999-03-18 Alsthom Cge Alcatel Verfahren zur Isolation eines defekten Rechners in einem fehlertoleranten Mehrrechnersystem
DE102004033263B4 (de) * 2004-07-09 2007-07-26 Diehl Aerospace Gmbh Steuer-und Regeleinheit

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58221453A (ja) * 1982-06-17 1983-12-23 Toshiba Corp 多重系情報処理装置
DE3639055C2 (de) * 1986-11-14 1998-02-05 Bosch Gmbh Robert Verfahren zur Betriebsüberwachung und Fehlerkorrektur von Rechnern eines Mehrrechnersystems und Mehrrechnersystem
DE3722991A1 (de) * 1987-07-11 1989-01-19 Standard Elektrik Lorenz Ag Verfahren zum zuschalten eines rechners in einem mehrrechnersystem
US4933936A (en) * 1987-08-17 1990-06-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Distributed computing system with dual independent communications paths between computers and employing split tokens
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US4995040A (en) * 1989-02-03 1991-02-19 Rockwell International Corporation Apparatus for management, comparison, and correction of redundant digital data
JPH0692898B2 (ja) * 1989-05-31 1994-11-16 日本精機株式会社 電子式オドメータ
US5247618A (en) * 1989-06-30 1993-09-21 Digital Equipment Corporation Transferring data in a digital data processing system
US5239637A (en) * 1989-06-30 1993-08-24 Digital Equipment Corporation Digital data management system for maintaining consistency of data in a shadow set
ATE158424T1 (de) * 1989-06-30 1997-10-15 Digital Equipment Corp Verfahren und anordnung zur steuerung von schattenspeichern
US5210865A (en) * 1989-06-30 1993-05-11 Digital Equipment Corporation Transferring data between storage media while maintaining host processor access for I/O operations
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5203004A (en) * 1990-01-08 1993-04-13 Tandem Computers Incorporated Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
DK0543825T3 (da) * 1990-08-14 1995-03-20 Siemens Ag Indretning til interruptfordeling i et flerdatamatsystem
US5226152A (en) * 1990-12-07 1993-07-06 Motorola, Inc. Functional lockstep arrangement for redundant processors
JP3063334B2 (ja) * 1991-12-19 2000-07-12 日本電気株式会社 高信頼度化情報処理装置
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
DE69325769T2 (de) * 1992-11-04 2000-03-23 Digital Equipment Corp Erkennung von Befehlssynchronisationsfehlern
WO1994011820A1 (en) * 1992-11-06 1994-05-26 University Of Newcastle Upon Tyne Efficient schemes for constructing reliable computing nodes in distributed systems
FR2730074B1 (fr) * 1995-01-27 1997-04-04 Sextant Avionique Architecture de calculateur tolerante aux fautes
US5796935A (en) * 1995-07-20 1998-08-18 Raytheon Company Voting node for a distributed control system
EP1157324A4 (de) 1998-12-18 2009-06-17 Triconex Corp Verfahren und gerät für verarbeitungssteuerung, die eine vielzahl-redundantes-prozesssteuerungssystem verwenden
US6732300B1 (en) 2000-02-18 2004-05-04 Lev Freydel Hybrid triple redundant computer system
US6550018B1 (en) * 2000-02-18 2003-04-15 The University Of Akron Hybrid multiple redundant computer system
US7318169B2 (en) * 2002-05-15 2008-01-08 David Czajkowski Fault tolerant computer
EP1678564A1 (de) * 2003-09-03 2006-07-12 Unitronics (1989) (R"G) Ltd. System und verfahren zum implementieren einer logischen steuerung in programmierbaren steuerungen in verteilten steuersystemen
US7602958B1 (en) * 2004-10-18 2009-10-13 Kla-Tencor Corporation Mirror node process verification
DK1764694T3 (da) * 2005-09-16 2008-11-24 Siemens Transportation Systems Fremgangsmåde og system til redundant styring af sikrede computere
DE102007054304A1 (de) * 2007-11-08 2009-05-14 Siemens Ag Rechnerarchitektur
CN101710376B (zh) * 2009-12-18 2012-08-22 浙江大学 安全计算机3取2表决方法硬件平台
CN101751532B (zh) * 2009-12-18 2012-12-05 浙江大学 安全计算机平台安全输出的3取2硬件表决方法
JP2017021617A (ja) * 2015-07-13 2017-01-26 株式会社東芝 多重化制御装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1308497A (en) * 1970-09-25 1973-02-21 Marconi Co Ltd Data processing arrangements
DE2202231A1 (de) * 1972-01-18 1973-07-26 Siemens Ag Verarbeitungssystem mit verdreifachten systemeinheiten
GB1434186A (en) * 1972-04-26 1976-05-05 Gen Electric Co Ltd Multiprocessor computer systems
CH556576A (de) * 1973-03-28 1974-11-29 Hasler Ag Einrichtung zur synchronisierung dreier rechner.
US4015246A (en) * 1975-04-14 1977-03-29 The Charles Stark Draper Laboratory, Inc. Synchronous fault tolerant multi-processor system
DE2939487A1 (de) * 1979-09-28 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Rechnerarchitektur auf der basis einer multi-mikrocomputerstruktur als fehlertolerantes system
US4356546A (en) * 1980-02-05 1982-10-26 The Bendix Corporation Fault-tolerant multi-computer system
DE3010803C2 (de) * 1980-03-20 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Schalteinrichtung für ein Dreirechner-System in Eisenbahnanlagen
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit
DE3108871A1 (de) * 1981-03-09 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Einrichtung zur funktionspruefung eines mehrrechnersystems

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4407396A1 (de) * 1994-03-05 1995-09-14 Abb Patent Gmbh Verfahren zur Durchführung einer redundanten Signalverarbeitung in einer 2-von-3-Technik
DE4407396C2 (de) * 1994-03-05 1999-12-02 Abb Patent Gmbh Verfahren zur Durchführung einer redundanten Signalverarbeitung in 2-von-3 Technik
DE19740136A1 (de) * 1997-09-12 1999-03-18 Alsthom Cge Alcatel Verfahren zur Isolation eines defekten Rechners in einem fehlertoleranten Mehrrechnersystem
DE102004033263B4 (de) * 2004-07-09 2007-07-26 Diehl Aerospace Gmbh Steuer-und Regeleinheit
US7337020B2 (en) 2004-07-09 2008-02-26 Diehl Avionik Systeme Gmbh Open-loop and closed-loop control unit

Also Published As

Publication number Publication date
CA1199119A (en) 1986-01-07
ES8402094A1 (es) 1984-01-01
DE3208573A1 (de) 1983-09-22
ES520454A0 (es) 1984-01-01
US4616312A (en) 1986-10-07

Similar Documents

Publication Publication Date Title
DE3208573C2 (de) 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem
DE3003291C2 (de) Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke
DE19742716C2 (de) Steuer- und Datenübertragungsanlage und Verfahren zum Übertragen von sicherheitsbezogenen Daten
EP1540428A1 (de) Redundante steuergeräteanordnung
DE19927635A1 (de) Sicherheitsbezogenes Automatisierungsbussystem
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
EP3661819B1 (de) Kontrollsystem für ein kraftfahrzeug, kraftfahrzeug, verfahren zur kontrolle eines kraftfahrzeugs, computerprogrammprodukt und computerlesbares medium
DE2158433A1 (de) Einrichtung und verfahren zum betrieb der einrichtung zur fehlerpruefung und fehlerlokalisierung in einem modularen datenverarbeitungssystem
DE102014206078A1 (de) Ersatz-Ressource für einen defekten Rechnerkanal eines Schienenfahrzeugs
EP2856649B1 (de) Analogsignal-eingangsschaltung mit einer anzahl von analogsignal-erfassungskanälen
DE19532639C2 (de) Einrichtung zur einkanaligen Übertragung von aus zwei Datenquellen stammenden Daten
DE2108496C3 (de) Schaltungsanordnung zur ständigen Funktionskontrolle der Informationsverarbeitung und der Ausgabe von Datentelegrammen, insbesondere für prozeßrechnergesteuerte Eisenbahnsignalanlagen
EP1051669B1 (de) Verfahren und schaltungsanordnung zur überwachung von maschinenparametern
EP0182134A2 (de) Verfahren zum Betrieb eines signaltechnisch sicheren Mehrrechnersystems mit mehreren signaltechnisch nicht sicheren Ein/Ausgabebaugruppen
DE3238692A1 (de) Datenuebertragungssystem
DE19543817C2 (de) Verfahren und Anordnung zum Prüfen und Überwachen der Arbeitsweise wenigstens zweier Datenverarbeitungseinrichtungen mit Rechnerstruktur
DE3642851A1 (de) Fehlertolerantes rechensystem und verfahren zum erkennen, lokalisieren und eliminieren von fehlerhaften einheiten in einem solchen system
EP0090162B1 (de) Zweikanaliges Fail-Safe-Mikrocomputerschaltwerk, insbesondere für Eisenbahnsicherungsanlagen
EP0299375B1 (de) Verfahren zum Zuschalten eines Rechners in einem Mehrrechnersystem
DE2415307B2 (de) Einrichtung zur synchronisation der ausgaben von mehreren rechnern
EP1176508B1 (de) Anordnung zur Überwachung des ordnungsgemässen Betriebes von die selben oder einander entsprechende Aktionen ausführenden Komponenten eines elektrischen Systems
DE3108870C2 (de) Verfahren zur Funktionsprüfung eines Multiplexers
EP1550269A2 (de) Kommunikationssystem
DE2153830C3 (de) Schaltungsanordnung mit verdreifachten Systemeinheiten
EP0665701A1 (de) Verfahren zur Überwachung der Durchschaltewege in einer digitalen Zeitmultiplexvermittlungseinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8339 Ceased/non-payment of the annual fee