JPH0695902A - プロセッサ二重化方式の情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 障害の発生したプロセッサを診断プロセッサ
等を用いることなく簡単な構成で特定し、かつ不一致障
害発生時に行っていた処理を、システムを停止させるこ
となく継続させること。 【構成】 互いに同期させて動作させていた２つのプロ
セッサのいずれかに内部障害が生じ、双方の出力が不一
致となる不一致障害が発生した場合、制御手段に障害の
発生したプロセッサを特定させ、不一致障害発生時に行
っていた処理を、障害の発生していないプロセッサの内
部情報を用い、かつ二重化構成で継続させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスタプロセッサ及び
チェッカプロセッサに同一動作を行わせ、チェッカプロ
セッサがマスタプロセッサの出力結果をチェックするこ
とにより障害検出を行うプロセッサ二重化方式の情報処
理装置に関し、特に内部障害を自己検出するプロセッサ
を用いた場合の障害検出から障害回復までの制御方式、
及び障害検出機能自体のテスト方式に関するものであ
る。

【０００２】

【従来の技術】従来、装置の高度の信頼性を確保するた
めに、マスタプロセッサ及びチェッカプロセッサを設
け、これらのマスタプロセッサ及びチェッカプロセッサ
に同一動作を行わせ、かつチェッカプロセッサにマスタ
プロセッサの出力結果をチェックさせ、出力結果が
「否」の場合には処理を停止させて、再度最初からやり
直すようにしたプロセッサ二重化方式の情報処理装置が
ある。

【０００３】このようなプロセッサ二重化方式の情報処
理装置では、マスタプロセッサに障害が発生した場合お
よびチェッカプロセッサに障害が発生した場合のいずれ
においても、チェッカプロセッサによるチェック結果は
「否」となる。

【０００４】しかし、従来は、誤った出力が送出される
ことを未然に防止することを主たる目的として構成され
ているので、チェッカプロセッサによるチェック結果が
「否」であったとしても、いずれのプロセッサが障害を
起こしたかを特に追及するようなことはしていない。

【０００５】また、追及したとしても、特開平２−４７
７３１号に示されているように、別個に診断プロセッサ
を設けている。

【０００６】一方、出力結果のチェックは、チェッカプ
ロセッサが出力しようとするタイミングで行われるの
で、マスタプロセッサがバス上にデータを出力してもチ
ェッカプロセッサがチェックしないという状態が発生
し、障害検出が遅れてしまうという問題があった。この
問題を解決するために、特開平３−２１７９４４号に示
すようにチェッカプロセッサにマスタプロセッサのバス
イネーブルタイミングで出力結果をチェックさせるべ
く、マスタプロセッサとチェッカプロセッサ間に制御信
号を追加したり、特開平３−１７５５３８号に示すよう
にプロセッサ内部の演算結果をチェックさせるべく、マ
スタプロセッサから比較指示を行うための制御信号を追
加したものがある。

【０００７】

【発明が解決しようとする課題】ところで、最近のプロ
セッサの動向として、チップ内にＲＡＭを内蔵させた
り、大容量のＲＡＭを外付けにし、プロセッサがバスを
介さずに直接制御するのが一般的となってきている。そ
して、ＲＡＭに発生する間欠障害に対処するために、Ｒ
ＡＭに格納するデータに冗長ビットを追加し、間欠障害
を検出したり、間欠障害を訂正する機能を持たせたもの
が現れている。

【０００８】しかし、このようなプロセッサを用いて二
重化構成を実現した場合、ＲＡＭに間欠障害が発生する
度にマスタプロセッサとチェッカプロセッサに不一致が
発生してしまう。すなわち、間欠障害が発生した場合、
これを訂正するための時間が必要になるので、間欠障害
が発生したプロセッサは出力タイミングが遅れ、結果的
に、出力の不一致が発生し、同期動作が行われなくな
る。

【０００９】従って、ＲＡＭに間欠障害が発生すると、
その都度、マスタプロセッサとチェッカプロセッサに出
力の不一致が発生する。

【００１０】しかしながら、上記従来技術においては、
障害が発生したプロセッサを特に特定し、かつ障害発生
時点の状態に回復させることを行っていないため、シス
テムを一旦停止させて再度やり直すといった事象が多発
し、結果的には、信頼性の向上を期待できないという問
題が生じている。

【００１１】また、障害が発生したプロセッサを特定す
る場合であっても、別の診断プロセッサを用いているた
め、構成が複雑化する。また、障害発生時点の内部情報
を把握するのが困難であるため、障害発生時点の状態に
回復させることできず、上記と同様に、処理を再度やり
直すといった事象が多発し、結果的には、信頼性の向上
を期待できないという問題がある。

【００１２】さらに、障害検出タイミングを早めるため
に特別の信号を追加しているため、プロセッサ間の結合
関係が複雑になるという問題がある。

【００１３】本発明の第１の目的は、プロセッサ二重化
構成において不一致障害が発生した場合、障害の発生し
たプロセッサを診断プロセッサ等を用いることなく簡単
な構成で特定し、かつ不一致障害発生時に行っていた処
理を、システムを停止させることなく継続させることが
できるプロセッサ二重化方式の情報処理装置を提供する
ことである。

【００１４】本発明の第２の目的は、プロセッサ間に特
別な信号を追加することなく、障害検出タイミングを早
めることができるプロセッサ二重化方式の情報処理装置
を提供することである。

【００１５】本発明の第３の目的は、訂正可能な間欠障
害等の発生に対し、不一致障害の発生する回数を減少さ
せ、障害回復に費やす時間を減少させることができるプ
ロセッサ二重化方式の情報処理装置を提供することであ
る。

【００１６】本発明の第４の目的は、訂正可能な間欠障
害等に起因する同期外れに対し、この同期外れを容易に
再同期させることができるプロセッサ二重化方式の情報
処理装置を提供することである。

【００１７】本発明の第５の目的は、一方のプロセッサ
に固定障害が発生した場合、固定障害が発生したプロセ
ッサを切離して運用することができるプロセッサ二重化
方式の情報処理装置を提供することである。

【００１８】本発明の第６の目的は、不一致検出機能の
正当性を容易に確認することができるプロセッサ二重化
方式の情報処理装置を提供することである。

【００１９】

【課題を解決するための手段】上記第１の目的を達成す
るために本発明は、基本的には、外部からのモード指定
信号によりマスタモードとチェッカモードのいずれかに
切り替わり、マスタモードにおいては情報処理結果をバ
スに出力し、チェッカモードにおいてはマスタモードと
同じ情報処理を行い、マスタモードの情報処理結果と自
己の情報処理結果とを比較し、不一致の時には不一致障
害検出信号を出力すると共に、内部障害発生時は内部障
害検出信号を出力する２つのプロセッサと、障害の発生
していないプロセッサの内部情報を保存する記憶手段
と、前記不一致障害検出信号と内部障害検出信号とを受
け、いずれのプロセッサに障害が発生したかを特定して
両プロセッサに通知し、この障害発生通知を受けた両プ
ロセッサのうち障害の発生していないプロセッサに対し
て、その内部情報を前記記憶手段に保存させる処理を実
行させたた後、両プロセッサを同期してリセットし、続
いて両プロセッサに前記記憶手段に保存された前記内部
情報を取り込ませて両プロセッサの内部情報を同化さ
せ、この同化状態で両プロセッサに障害発生時点で行っ
ていた情報処理を継続させる制御手段とを具備させたも
のである。

【００２０】また、第２の目的を達成するために本発明
は、基本的には、外部からのモード指定信号によりマス
タモードとチェッカモードのいずれかに切り替わり、マ
スタモードにおいては情報処理結果をバスに出力し、チ
ェッカモードにおいてはマスタモードと同じ情報処理結
果を行い、マスタモードの情報処理結果と自己の情報処
理結果とを比較し、不一致の時には不一致障害検出信号
を出力すると共に、内部障害発生時は内部障害検出信号
を出力する２つのプロセッサと、障害の発生していない
プロセッサの内部情報を保存する記憶手段と、前記２つ
のプロセッサがバスを使用するに先立ち出力するバス使
用権要求信号を監視し、そのタイミングが不一致の時は
バス使用権要求不一致信号を出力するバス使用権調停手
段と、前記不一致障害検出信号と内部障害検出信号およ
びバス使用権要求不一致信号とを受け、いずれのプロセ
ッサに障害が発生したかを特定して両プロセッサに通知
し、この障害発生通知を受けた両プロセッサのうち障害
の発生していないプロセッサに対して、その内部情報を
前記記憶手段に保存させる処理を実行させたた後、両プ
ロセッサを同期してリセットし、続いて両プロセッサに
前記記憶手段に保存された前記内部情報を取り込ませて
両プロセッサの内部情報を同化させ、この同化状態で両
プロセッサに障害発生時点で行っていた情報処理を継続
させる制御手段とを具備させたものである。

【００２１】さらに、第３の目的を達成するために、訂
正可能な内部障害に対し、その内部障害を訂正した後、
予め指定された処理を行うのに要する処理サイクル数
と、内部障害が発生しない場合に予め指定された処理を
行うのに要する処理サイクル数とを同一にする手段を両
プロセッサ内に設けたものである。

【００２２】さらに、第４の目的を達成するために、前
記バス使用権調停手段に、バス使用権要求不一致信号に
対して、内部障害検出信号が訂正可能な障害を表わして
いる時は、両プロセッサからのバス使用権要求信号に対
するバス使用権許可信号を同期して両プロセッサに返信
させるようにしたものである。

【００２３】さらに、第５の目的を達成するために、訂
正不可能な内部障害および固定障害等に対して、前記制
御手段にリセット動作を実行させないか、またはリセッ
ト動作を実行させた後、新たな不一致障害検出信号が入
力されるのを禁止することにより、単独で情報処理を継
続させるようにしたものである。

【００２４】さらに、第６の目的を達成するために、２
つのプロセッサの一方に、特定の命令列の挿入を指示す
る手段を設け、特定の命令列の挿入によって内部障害を
発生させ、強制的に出力の不一致状態を発生させるよう
にしたものである。

【００２５】

【作用】上記手段によれば、互いに同期させて動作させ
ていた２つのプロセッサのいずれかに内部障害が生じ、
双方の出力が不一致となる不一致障害が発生した場合、
制御手段が障害の発生したプロセッサを特定し、不一致
障害発生時に行っていた処理を、障害の発生していない
プロセッサの内部情報を用い、かつ二重化構成で継続さ
せるため、間欠障害が発生し易いＲＡＭを内蔵したシス
テムであっても、システム障害となる事象を減少させ、
信頼性を向上させることができる。

【００２６】また、２つのプロセッサがバスを使用する
に先立ち出力するバス使用権要求信号を監視し、そのタ
イミングが不一致の時は、出力の不一致検出に先立って
両プロセッサに通知し、記憶手段に保存された内部情報
を取り込ませて両プロセッサの内部情報を同化させ、こ
の同化状態で両プロセッサに障害発生時点で行っていた
情報処理を継続させるため、特別な信号を追加すること
なく、障害検出を早めることができる。

【００２７】さらに、訂正可能な内部障害に対しては、
その内部障害を訂正した後、予め指定された処理を行う
のに要する処理サイクル数と、内部障害が発生しない場
合に予め指定された処理を行うのに要する処理サイクル
数とを同一にするため、訂正可能な内部障害に対して不
一致障害の発生する回数を減少させることができる。

【００２８】さらに、バス使用権要求不一致信号に対し
て、内部障害検出信号が訂正可能な障害を表わしている
時は、両プロセッサからのバス使用権要求信号に対する
バス使用権許可信号を同期して両プロセッサに返信する
ため、訂正可能な内部障害に起因する同期外れを容易に
再同期させることができる。

【００２９】さらに、訂正不可能な内部障害および固定
障害等に対しては、リセット動作を実行させないか、ま
たはリセット動作を実行させた後、新たな不一致障害検
出信号が入力されるのを禁止するため、一方のプロセッ
サのみで情報処理を継続することができる。

【００３０】さらに、２つのプロセッサの一方に、特定
の命令列を挿入することによって内部障害を簡単に注入
し、その結果として強制的に出力の不一致状態を発生さ
せ、不一致検出機能の正当性を簡単に確認することがで
きる。

【００３１】

【実施例】以下、本発明によるプロセッサ二重化方式の
情報処理装置を図示する実施例に基づいて詳細に説明す
る。

【００３２】図１は本発明の一実施例の構成を示すブロ
ック図、図２，図３は障害発生時の処理動作を説明する
制御フロー図である。

【００３３】図１において、バス７００には２台のプロ
セッサＡ１００およびプロセッサＢ２００が接続され、
さらに二重化制御回路３００、割込み制御回路４００、
主記憶装置６００が接続されている。

【００３４】プロセッサＡ１００およびプロセッサＢ２
００は、バス７００から同一データを入力しており、マ
スタモード／チェッカモード指示信号（Ｍ／Ｃモード指
示信号）１２０，２２０による指示により、マスタモー
ド時にはバス７００にデータを出力し、チェッカモード
時にはバス７００への出力を抑止し、その抑止した出力
データとバス７００上にマスタモードのプロセッサから
出力されているデータとを比較し、不一致を検出した時
には不一致障害検出表示信号１１３、２１３を二重化制
御回路３００に出力するようになっている。

【００３５】また、プロセッサＡ１００およびプロセッ
サＢ２００は、ＲＡＭの間欠障害等の訂正可能な内部障
害、および訂正不可能な内部障害、固定障害を検出する
機能を有し、これらの障害を検出した場合、その障害が
訂正不可能な障害であれば、このことを表わす訂正不可
能内部障害表示信号１１０，２１０を出力し、２重化制
御回路３００に入力するようになっている。さらに、プ
ロセッサＡ１００，Ｂ２００は現在の動作モードを表示
するモード表示レジスタ１０３，２０３を備えている。

【００３６】二重化制御回路３００は、不一致障害検出
表示信号１１３，２１３，内部障害表示信号１１０，２
１０により、障害が発生したプロセッサ（プロセッサＡ
またはプロセッサＢ）を特定し、マスタモード／チェッ
カモード指示信号１２０，１３０を用いてプロセッサＡ
１００およびプロセッサＢ２００のモード制御を行うも
のである。

【００３７】この二重化制御回路３００は、不一致状態
にあるプロセッサＡ１００，Ｂ２００の再同期を指示す
るための再同期指示レジスタ３０２、いずれのプロセッ
サにて障害が発生したかを表示する障害ログレジスタ３
０３を備えている。

【００３８】割込み制御回路４００は、周辺入出力装置
（図示せず）からの割込み信号及び二重化制御回路３０
０からの不一致障害割込み要求信号３１０により報告さ
れた障害割込みを、割込み信号１４０，２４０により各
プロセッサＡ１００，Ｂ２００に報告する回路である。

【００３９】この割込み制御回路４００は、プロセッサ
Ａ１００，Ｂ２００に対する一切の割込みを抑止するこ
とを指示する割込み抑止指示レジスタ４０１を備えてい
る。

【００４０】（第１の実施例） プロセッサＢ２００に訂正不可能な内部障害が発生し
た場合の動作 次に、不一致障害をチェッカプロセッサでのみ検出する
場合において、プロセッサＡ１００がマスタモード，プ
ロセッサＢ２００がチェッカモードの構成で、プロセッ
サＢ２００に訂正不可能な内部障害が発生した場合の処
理動作を図２に示す制御フロー図を用いて説明する。

【００４１】（１）まず、プロセッサＢ２００は訂正不
可能な内部障害が発生したことを検出すると、内部障害
表示信号２１０を出力する。この時、プロセッサＡ１０
０とプロセッサＢ２００との同期が外れるため、プロセ
ッサＢ２００はバス７００への出力結果の不一致をも検
出し、不一致障害検出表示信号２１３を出力する。

【００４２】（２）二重化制御回路３００は、内部障害
表示信号２１０，不一致障害検出表示信号２１３により
プロセッサＢ２００に障害が発生したことを確認し、障
害ログレジスタ３０３にログを採取し、不一致障害割込
み要求信号３１０により割込み制御回路４００に対し、
プロセッサＡ１００，Ｂ２００に対する障害割込みを要
求する。

【００４３】そこで、割込み制御回路４００は割込み信
号１４０，２４０を用い、各プロセッサ１００，Ｂ２０
０に対し障害割込みを行う。

【００４４】なお、二重化制御回路４００は、不一致障
害を報告した後、再同期指示がなされるまでの間に、次
の不一致障害検出表示信号２１３を検出しても障害報告
は行わない。

【００４５】（３）割込み信号１４０，２４０によって
障害を報告されたプロセッサＡ１００は、障害ログレジ
スタ３０３の内容を解析することにより、プロセッサＢ
２００に訂正不可能な内部障害が発生したこと、及びそ
のためにプロセッサＡ１００，Ｂ２００間の同期外れが
発生したことを認識する。この場合、プロセッサＢ２０
０は、障害割込みがあっても、それに対する処理は行わ
ない。

【００４６】（４）プロセッサＡ１００，Ｂ２００間の
同期外れを認識したプロセッサＡ１００は、処理を継続
するために必要な情報として、プログラムカウンタや汎
用レジスタといったプロセッサＡ１００の内部状態を主
記憶装置６００にセーブする。

【００４７】（５）プロセッサＡ１００は、プロセッサ
Ｂ２００との間の再同期を行うべく、再同期指示レジス
タ３０２に再同期指示情報を設定する。すると、二重化
制御回路３００は同期リセット指示信号１５０，２５０
を出力し、プロセッサＡ１００，プロセッサＢ２００を
同期してリセットする。

【００４８】（６）同期リセット指示信号１５０，２５
０により再度同期状態となったプロセッサＡ１００，プ
ロセッサＢ２００は、主記憶装置６００から同期外れ前
のプロセッサＡ１００の内部状態をリストアすることに
より、障害が発生する前の構成であるマスタモードのプ
ロセッサＡ１００，チェッカモードのプロセッサＢ２０
０という二重化構成で不一致障害発生時に行っていた処
理を継続する。

【００４９】プロセッサＡ１００に訂正不可能な内部
障害が発生した場合の動作 次に、不一致障害をチェッカプロセッサでのみ検出する
場合において、プロセッサＡ１００がマスタモード，プ
ロセッサＢ２００がチェッカモードの構成で、プロセッ
サＡ１００に訂正不可能な内部障害が発生した場合の処
理動作を図３に示す制御フロー図を用いて説明する。

【００５０】（１）まず、プロセッサＡ１００は訂正不
可能な内部障害が発生したことを検出すると、内部障害
表示信号１１０を出力し、二重化制御回路３００に入力
する。

【００５１】この時、プロセッサＡ１００とプロセッサ
Ｂ２００との同期が外れるため、プロセッサＢ２００は
バス７００への出力結果の不一致を検出し、不一致障害
検出表示信号２１３を出力し、２重化制御回路３００に
入力する。

【００５２】（２）二重化制御回路３００は、内部障害
表示信号１１０，不一致障害検出表示信号２１３により
プロセッサＡ１００に障害が発生したものと確認し、マ
スタモード／チェッカモード指示信号１２０，２２０を
用い、障害の発生していないプロセッサＢ２００をマス
タモードに、障害の発生したプロセッサＡ１００をチェ
ッカモードに切り替える。そして，障害ログレジスタ３
０３にログを採取し、不一致障害割込み要求信号３１０
により割込み制御回路４００に対し、プロセッサＡ１０
０，Ｂ２００に対する障害割込みを要求する。

【００５３】そこで、割込み制御回路４００は割込み信
号１４０，２４０を用い、プロセッサＡ１００，Ｂ２０
０に対し障害割込みを行う。

【００５４】なお，二重化制御回路４００は、不一致障
害を報告後、再同期指示がなされるまでの間に新たな不
一致障害検出表示信号１１３を検出しても障害報告は行
わない。

【００５５】（３）マスタプロセッサとして障害割込み
を報告されたプロセッサＢ２００は、障害ログレジスタ
３０３の内容を解析することにより、プロセッサＡ１０
０に訂正不可能な内部障害が発生したためにプロセッサ
間Ａ１００，Ｂ２００に同期外れが発生したことを認識
する。

【００５６】（４）プロセッサＡ１００，Ｂ２００間の
同期外れを認識したプロセッサＢ２００は処理を継続す
るために必要な情報として、自分自身のプログラムカウ
ンタや汎用レジスタといった内部状態の情報を主記憶装
置６００にセーブする。

【００５７】（５）続いて、プロセッサＢ２００はプロ
セッサＡ１００，Ｂ２００間の再同期を行うべく、再同
期指示レジスタ３０２に再同期指示情報を設定する。す
ると、二重化制御回路３００は同期リセット指示信号１
５０，２５０を用い、プロセッサＡ１００，Ｂ２００を
同期してリセットする。

【００５８】（６）再度同期状態になったプロセッサＡ
１００，プロセッサＢ２００は、主記憶装置６００より
障害発生前の内部状態をリストアし、障害が発生する前
とは反対のマスタモードのプロセッサＢ２００、チェッ
カモードのプロセッサＡ１００という二重化構成で、不
一致障害発生時に行っていた処理を継続する。

【００５９】このように本実施例にあっては、互いに同
期して動作させていた２つのプロセッサＡ１００，Ｂ２
００のいずれかに内部障害が生じたことにより、双方の
出力が不一致となる不一致障害が発生した場合、二重化
制御回路３００が障害の発生したプロセッサを特定し、
不一致障害発生時に行っていた処理を、障害の発生して
いないプロセッサの内部状態を用い、かつ二重化構成で
継続させるようにしたため、間欠障害が発生し易いＲＡ
Ｍを内蔵したシステムであっても、システム障害となる
事象を減少させ、システムの信頼性を向上させることが
できるといった効果がある。

【００６０】（第２の実施例）ところで、前記制御フロ
ー例では、再同期後に即座に内部状態をリストアして処
理を継続する例を示したが、同期リセット指示信号１５
０，２５０を用いた同期化リセットでは、プロセッサＡ
１００，Ｂ２００内に保有するプロセッサ内部障害詳細
ログ情報はリセットされない。そこで、図１のように、
マスタモード時には出力を抑止し、チェッカモード時に
は出力の抑止を解除することを指示する出力モード制御
レジスタ１０１，２０１をプロセッサＡ１００，Ｂ２０
０内に設ける。そして、各プロセッサ上の命令列によっ
て“１”をこれらのレジスタ１０１，２０１に一時的に
（図４のＴの間）設定する。すると、プロセッサＡ１０
０はマスタモードであるので、図４の制御フロー図に示
すように、出力抑止状態となり、プロセッサＢ２００は
チェッカモードであるので出力抑止状態が解除された状
態となる。

【００６１】このようにすることにより、チェッカモー
ドのプロセッサＢ２００が有するプロセッサ内部障害詳
細ログ情報を、同期状態を保ち、かつ不一致障害を検出
することなく主記憶装置６００に転送することができ
る。

【００６２】このようにすれば、後で主記憶装置６００
の内容を分析することにより、障害の原因を究明するの
に極めて有効なものとなる。

【００６３】（第３の実施例）また、前記制御フロー例
では、プロセッサＡ１００，Ｂ２００に訂正不可能な内
部障害が発生した例を示したが、プロセッサＡ１００，
Ｂ２００に固定障害が発生した場合には、図５のブロッ
ク図に示すように、プロセッサＡ１００，Ｂ２００から
固定障害表示信号１１１，２１１を二重化制御回路３０
０に入力させるように構成したうえ、図６の制御フロー
図に示すように、障害割込みを報告されたマスタモード
のプロセッサ（図６ではプロセッサＡ１００）に障害ロ
グレジスタ３０３を解析させ、チェッカプロセッサ（図
６ではプロセッサＢ２００）の固定障害を認識した時、
それ以後の再同期処理を行わないようにすることによ
り、マスタモードのプロセッサ（図６ではプロセッサＡ
１００）のみが稼動する縮退動作を実現できる。

【００６４】このようにすることにより、固定障害が発
生しても、緊急避難的に片系のプロセッサのみで処理を
継続することができる。

【００６５】（第４の実施例）あるいは、二重化制御回
路３００に不一致障害報告抑止指示レジスタ３０１（図
５）を設けたうえ、図７の制御フローに示すように、再
同期処理後にプロセッサ内部の障害詳細ログ情報を解析
することでチェッカプロセッサまたはマスタプロセッサ
の固定障害を認識した時、不一致障害報告抑止指示レジ
スタ３０１に障害報告抑止指示情報を設定し、それ以後
に発生する不一致障害に対する障害報告の割込みを禁止
することにより、マスタモードのプロセッサ（図７では
プロセッサＢ２００）のみが稼動する縮退動作を実現で
きる。

【００６６】すなわち、固定障害が発生したプロセッサ
については、第６図の場合と異なり、再同期指示を行っ
て動作を継続させるが、この後に不一致障害が発生して
も、これを無視することにより、実質的にマスタモード
のプロセッサのみを稼動させるようにする。

【００６７】なお、図７の制御フローにおいては、プロ
セッサＡ１００がマスタモードで動作していた時に内部
障害が発生した例を示しており、図４の制御フローと同
様にして、障害解析を行った後、プロセッサＡ１００を
チェッカモードに、プロセッサＢ２００をマスタモード
に切り替えて再同期指示を行い、さらにプロセッサＡ１
００の出力モード制御レジスタ１０１には“１”を設定
し、出力抑止解除状態状態とし、新たにマスタモードと
なったプロセッサＢ２００の出力モード制御レジスタ２
０１には“１”を設定して出力抑止状態とする（図７の
Ｔの間）ことにより、チェッカモードのプロセッサＡ１
００が有するプロセッサ内部障害詳細ログ情報を、主記
憶装置６００に転送し、この主記憶装置６００に転送さ
れたプロセッサ内部障害詳細ログ情報をプロセッサＡ１
００，Ｂ２００の両方で詳細に解析し、プロセッサＡ１
００に固定障害が発生したものとの認識を得、この後
に、不一致障害報告抑止指示レジスタ３０１に障害報告
抑止指示情報を設定し、それ以後に発生する不一致障害
に対する障害報告の割込みを禁止することを示してい
る。

【００６８】（第５の実施例）また、前記制御フロー例
では不一致状態にあるプロセッサの内部状態を障害の発
生していないプロセッサの内部状態に一致させるため
に、障害の発生していないプロセッサの内部状態を主記
憶装置６００にセーブし、同期化リセットを行った後に
主記憶装置６００から内部状態をリストアしている。し
かし、割込み制御回路４００からの割込みをプロセッサ
内部で一時保留する手段を備えたプロセッサでは、内部
状態を主記憶装置６００にセーブしてから同期化リセッ
トを行う間に、別の割込みが発生した場合、この割込み
は失なわれてしまうことが起こり得る。

【００６９】すなわち、図８の制御フローに示すよう
に、障害の発生していないプロセッサの内部状態を主記
憶装置６００にセーブしてから同期化リセットを行う間
（図８のＴで示す期間）に、別の割込みが発生したとし
ても、この割込みはプロセッサ内部の割込み保留手段に
よって対応する処理が保留されることによって失われて
しまう。

【００７０】一方、割込みが失われたことは、割込み発
生源では認識できない。

【００７１】そこで、割込み抑止指示レジスタ４０１
（図５）を割込み制御回路４００に設け、障害の発生し
ていないプロセッサの内部状態を主記憶装置６００にセ
ーブしてから同期化リセットを行う間（図８のＴで示す
期間）は、割込みの発生を抑止する情報を設定し、この
情報によって割込みを抑止することにより回避できる。

【００７２】このようにすることにより、割込み発生源
では、割込み要求が受付けられなかったことにより、割
込み抑止状態が解除された段階で改めて割込み要求を発
生することになり、不一致障害を回復している最中の割
込み要求を無視することなく、回復処理を行うことがで
きる。

【００７３】（第６の実施例）また、図５に示すよう
に、プロセッサＡ１００，Ｂ２００に特有命令の実行時
に同期状態表示信号１６０，２６０を出力させ、これら
の同期状態表示信号１６０，２６０を互いに監視し合う
ことにより、早期に、かつ確実に同期障害の発生を検出
することができる。

【００７４】図９に同期状態監視回路の一例を示す。こ
の同期状態監視回路は、プロセッサＡ１００，Ｂ２００
にデコーダ１７０，２７０、フリップフロップ１７１，
２７１、比較器１７２，２７２を設け、特有の命令をデ
コーダ１７０，２７０で解読し、その解読結果の信号で
フリップフロップ１７１，２７１をセットし、そのセッ
ト出力信号を同期状態表示信号１６０，２６０としてそ
れぞれ出力すると共に、比較器１７２，２７２に入力
し、比較器１７２，２７２において相手プロセッサから
入力された同期状態表示信号２６０，１６０とを比較
し、一致する時はフリップフロップ１７１，２７１をリ
セットし、不一致の時は同期障害が発生したものとして
プロセッサ内部で障害割込みを行い、図２または図３に
示したような手順で同期障害を回復する。

【００７５】（第７の実施例）また、前記制御フロー例
では不一致障害をチェッカモードのプロセッサでのみ検
出する場合の例を示したが、プロセッサＡ１００，Ｂ２
００は同期して同じ処理を行っているので、両方が正常
であれば、まったく同じタイミングでバス７００の使用
権を要求する筈である。そこで、図１０に示すように、
バス７００の使用権を調停するバス使用権調停回路５０
０にバス使用権要求信号の不一致を検出する回路を設け
ることにより、誤データがバス７００上に出力される前
に、すなわちチェッカモードのプロセッサが不一致障害
を検出する前のバス使用権を要求した段階で不一致障害
を検出することができる。

【００７６】すなわち、バス使用権調停回路５００は図
１１のタイムチャートに示すように、プロセッサＡ１０
０，Ｂ２００のバス使用権要求信号１３０，２３０に従
い、バス使用権許可信号１３１，２３１を要求元のプロ
セッサに出力し、バス使用権要求信号１３０，２３０が
不一致の時にはバス使用権要求不一致表示信号５１０を
二重化制御回路３００に出力するものであるが、両プロ
セッサＡ１００，Ｂ２００はデータをバス７００に出力
するタイミングに先立ち、バス使用権要求信号１３０，
２３０を出力するので、これらの信号の一致、不一致を
バス使用権調停回路５００で検出させる。すると、図１
１のタイミングｔ１で示すように、例えばチェッカモー
ドのプロセッサＢ２００に内部障害が生じ、バス使用権
要求信号２３０が出力されず、不一致となる。

【００７７】このようにバス使用権要求信号１３０，２
３０が不一致となった場合はバス使用権調停回路５００
が直ちに不一致を検出し、バス使用権要求不一致表示信
号５１０を二重化制御回路３００に入力する。

【００７８】二重化制御回路３００はバス使用権要求不
一致表示信号５１０が入力されると、ログ情報を採取
し、さらに割込み制御回路４００に対しプロセッサＡ１
００，Ｂ２００に対し不一致障害割込み要求信号３１０
を入力し、障害割込みを要求する。

【００７９】割込み制御回路４００は割込み信号１４
０，２４０を用いプロセッサＡ１００，Ｂ２００に対す
る障害割込みを行う。

【００８０】このように構成することにより、チェッカ
モードのプロセッサ以外のバス使用権調停回路５００を
用いて、チェッカモードのプロセッサが不一致障害を検
出する前のバス使用権を要求した段階で、すなわちマス
タモードのプロセッサからのデータがバス７００に出力
される前に、不一致障害を検出し、しかも特別の信号を
追加することなく検出することができる。このことは、
チェッカモードのプロセッサがデータを出力しようとす
る以外のタイミングでも不一致障害を検出することがで
きることを意味し、障害検出を早めるだけでなく、検出
能力を向上させられるという利点がある。

【００８１】（第８の実施例）ところで、プロセッサＡ
１００，Ｂ２００に訂正可能内部障害として、汎用レジ
スタ等の内部状態が不一致になる場合と、汎用レジスタ
等の内部状態は一致しているが、同期のみが外れている
場合がある。後者の場合にも図１１のタイムチャートで
説明したような回復手順をとると、時間がかかる。

【００８２】そこで、汎用レジスタ等の内部状態は一致
しているが、同期のみが外れている場合には、マスタモ
ードおよびチェッカモードのプロセッサＡ１００および
Ｂ２００から訂正可能内部障害表示信号（１１２または
２１２（図１０））をバス使用権調停回路５００に入力
する。

【００８３】例えば、図１２のタイムチャートに示すよ
うに、チェッカモードのプロセッサＢ２００が訂正可能
な内部障害をタイミングｔ１で起こし、バス使用権許可
信号２３０を出力するタイミングがマスタモードのプロ
セッサＡ１００に比べてＴｄ時間遅れたとすると、この
状態から両プロセッサは同期外れ状態になる。

【００８４】そこで、プロセッサＢ２００から訂正可能
内部障害表示信号２１２を出力し、バス使用権調停回路
５００においてバス使用権要求信号１３０，２３０の不
一致を検出したとしても不一致障害と判断させないよう
にし、かつ、両プロセッサのバス使用権許可信号１３
０，２３０を同期して出力することにより、すなわち、
タイミングが早い方のバス使用権許可信号を故意に遅ら
せ、両プロセッサのバス使用権許可信号１３０，２３０
を同時タイミングｔ２に出力することで、強制同期をと
るようにする。

【００８５】このようにすることにより、汎用レジスタ
等の内部状態は一致しているが、同期のみが外れている
状態のプロセッサＡ１００，プロセッサＢ２００を極め
て簡単に同期化させることができる。

【００８６】（第９の実施例）ところで、第８の実施例
に示したように訂正可能な内部障害が発生したが容易に
同期化できた場合は、同期状態を保ったまま、かつ不一
致障害を検出することなく、該当障害の詳細な要因を採
取することが望ましい。

【００８７】そこで、訂正可能な内部障害がマスタモー
ドのプロセッサＡ１００で発生した場合、チェッカモー
ドのプロセッサＢ１００での不一致障害を検出する機能
を抑止し、逆に、チェッカモードのプロセッサＢ２００
に訂正可能な内部障害が発生した時には、マスタモード
のプロセッサＡ１００からの出力の抑止及びチェッカプ
ロセッサＢ２００での出力の抑止を一時的に解除するこ
とにより、プロセッサ内部の詳細ログ情報を同期状態を
保ち、かつ不一致障害を検出することなく主記憶装置６
００に転送することができる。

【００８８】そのために、図１０に示すように、プロセ
ッサＡ１００、Ｂ２００に不一致障害を検出する機能を
一時的に抑止する指示を行う出力比較抑止指示レジスタ
１０２，２０２を設け、訂正可能な内部障害がマスタモ
ードのプロセッサＡ１００で発生した場合、マスタモー
ドのプロセッサＡ１００の出力比較抑止指示レジスタ１
０２には内部命令列によって“１”を設定して出力抑止
解除状態とし、チェッカモードのプロセッサＢ２００の
出力比較抑止指示レジスタ２０２には内部命令列によっ
て“１”を設定して出力抑止状態とし、不一致障害を検
出しないようにする。逆に、チェッカモードのプロセッ
サＢ２００に訂正可能な内部障害が発生した時には、マ
スタモードのプロセッサＡ１００を出力抑止状態とし、
さらにチェッカモードのプロセッサＢ２００を出力抑止
解除状態とすることにより、プロセッサ内部の詳細ログ
情報を同期状態を保ち、かつ不一致障害を検出すること
なく主記憶装置６００に転送し、その後に障害の原因を
分析することができる。

【００８９】図１３に、マスタモードのプロセッサＡ１
００に訂正可能な内部障害が発生した場合の制御フロー
を示している。

【００９０】（第１０の実施例）ところで、訂正可能な
内部障害が発生した場合には、プロセッサＡ１００、Ｂ
２００の同期が外れる例を説明したが、図１０に示すよ
うに、プロセッサＡ１００及びプロセッサＢ２００のそ
れぞれに同期外れ防止指示レジスタ１０４，２０４を設
け、このレジスタ１０４，２０４に内部命令列によって
同期外れ防止指示情報（“１”）を予め設定することに
より、一方のプロセッサに訂正可能な内部障害が発生し
てもプロセッサＡ１００及びプロセッサＢ２００間の同
期が外れることを防止できる。

【００９１】すなわち、プロセッサＡ１００及びプロセ
ッサＢ２００はその内部動作において、図１４（Ａ）−
ａに示すように、命令フェッチの後、命令デコードとＥ
ＣＣチェックを行い、ＥＣＣチェックの結果が「良」で
あれば、デコードした命令を実行する。しかし、ＥＣＣ
チェックの結果が「否」であり、、かつ訂正可能であれ
ば、図１４（Ａ）−ｂに示すように、命令を再度デコー
ドして実行する。このＥＣＣチェックの結果が「否」で
あり、かつ訂正可能であった場合に訂正可能な内部障害
が発生したものとして内部障害表示信号１１３，２１３
が出力される。

【００９２】従って、プロセッサＡ１００またはプロセ
ッサＢ２００において、ＥＣＣチェックの結果が「否」
であり、かつ訂正可能であった場合は、命令実行タイミ
ングがずれてしまうので、両プロセッサの同期が外れ
る。

【００９３】そこで、同期外れ防止指示レジスタ１０
４，２０４を設け、このレジスタ１０４，２０４に内部
命令列によって同期外れ防止指示情報（“１）”を設定
する。すると、プロセッサＡ１００およびプロセッサＢ
２００はその内部動作において、図１４（Ｂ）−ａ，ｂ
に示すように、命令フェッチの後、ＥＣＣチェックを行
い、その結果に基づいて命令デコードを行う。もし、Ｅ
ＣＣチェックの結果が「否」であり、かつ訂正可能であ
った場合は、ＥＣＣによって命令データを訂正して命令
デコード部に渡してデコードさせる。

【００９４】従って、命令実行タイミングは同じにな
り、同期は外れなくなる。

【００９５】すなわち、内部障害を訂正した後に命令に
よって予め指定された処理を行うのに要する処理サイク
ル数と、障害が発生しない場合に命令によって予め指定
された処理を行うのに要する処理サイクル数とを同一に
することにより、同期は外れなくなる。

【００９６】（第１１の実施例）上記各実施例において
は、二重化制御回路３００において障害が発生したプロ
セッサの特定を行う例を示したが、不一致障害を検出し
た時には構成制御を行わず、障害報告を受けたプロセッ
サがプロセッサ内部の障害詳細ログ及び不一致障害検出
情報から障害プロセッサを特定し、二重化制御回路４０
０に指示をすることにより、構成切替を行うことも可能
である。

【００９７】この場合の制御フローを図１５に示す。

【００９８】図１５において、マスタモードのプロセッ
サＡ１００に訂正不可能な内部障害が発生した場合、こ
のことを示す内部障害表示信号１１０が出力され、二重
化制御回路３００に入力される。

【００９９】一方、チェッカモードのプロセッサＢ２０
０は同期が外れることにより、不一致障害を検出し、こ
のことを表わす不一致障害検出表示信号２１３を出力
し、二重化制御回路３００に入力する。

【０１００】そこで、二重化制御回路３００はマスタモ
ードのプロセッサＡ１００に訂正不可能な内部障害が発
生したものと確認し、障害ログ情報をログレジスタ３０
３に採取すると共に、不一致障害割込み要求信号３１０
を割込み制御回路４００に入力する。すると、割込み制
御回路４００は内部障害が発生したプロセッサＡ１００
に対してのみ割込み信号１４０を入力し、割込みをかけ
る。

【０１０１】割込みを受けたプロセッサＡ１００は、ロ
グレジスタ３０３から障害ログ情報を取り込み、この内
容を解析することによって自分自身に内部障害が発生し
たことを認識する。この後、プロセッサＡ１００は二重
化制御回路３００に対し、構成切り替え指示を行い、さ
らに再同期指示を行う。

【０１０２】すると、二重化制御回路３００はマスタモ
ード／チェッカモード指示信号１２０，２２０によっ
て、障害の発生したプロセッサＡ１００をチェッカモー
ドに、障害の発生していないプロセッサＢ２００をマス
タモードに切り替える。

【０１０３】（第１２の実施例）ところで、実用に際し
ては、上記のような動作が正常に行われるかどうかをテ
ストする必要があるが、同期動作中のプロセッサＡ１０
０，Ｂ２００におけるモード表示レジスタ１０３，２０
３は、マスタモードにおいて“１”、チェッカモードに
おいて“０”を示し、互いに異なる内容となっているの
で、このことを利用し、片方のプロセッサにのみ特別に
用意した命令列による内部障害注入動作を実行させるこ
とにより、故意に不一致状態が発生するようにすること
により、障害回復動作が正常に実行されるかを簡単にテ
ストすることができる。

【０１０４】すなわち、図１０に示すように、各プロセ
ッサＡ１００，Ｂ２００に内部障害注入モード指示レジ
スタ１０５，２０５を設け、これらのレジスタ１０５，
２０５にモード表示レジスタ１０３，２０３の内容を命
令列によって設定する手段を設ける。

【０１０５】一方、プロセッサＡ１００，Ｂ２００にお
いては、レジスタ１０５，２０５の内容が“１”となっ
ている場合には、予め用意した命令列により指示される
内部障害注入動作を実行し、“０”となっている場合に
は予め用意した命令列により指示される内部障害注入動
作を実行しないような処理を組み込んでおく。

【０１０６】そして、テストに際し、図１６のフローに
示すように、通常処理の適当な位置にモード表示レジス
タ１０３，２０３の内容を内部障害注入モード指示レジ
スタ１０５，２０５に設定する命令列および内部障害注
入動作を指示する命令列が挿入される。

【０１０７】図１６の例ではプロセッサＡ１００がマス
タモードになっているので、モード表示レジスタ１０３
に“１”が設定され、チェッカモードのプロセッサＢ２
００のモード表示レジスタ２０３には“０”が設定され
る。

【０１０８】すると、プロセッサＡ１００においては、
予め用意した命令列により内部障害が注入される。これ
に対し、チェッカモードのプロセッサＢ２００において
は内部障害が注入されない。そこで、上記内部障害が注
入された部位をアクセスする命令をプロセッサＡ１００
とＢ２００とが実行すると、プロセッサＡ１００のみで
障害が検出され、両プロセッサＡ１００とＢ２００とは
出力が不一致状態となる。すなわち、強制的に不一致状
態が作り出される。

【０１０９】このようにして作り出した不一致状態に対
して、上述したような制御によって障害回復が行われた
ならば、正常であると認めることができる。

【０１１０】（第１３の実施例）本発明を応用し、２台
のプロセッサを１組として、バス７００にＮ組接続した
マルチプロセッサシステムの実施例を示すブロック図で
あり、各組はマスタモードのプロセッサＫ（但し、Ｋ＝
１〜Ｎ）１００−１〜１００−Ｎとチェッカモードのプ
ロセッサＫ’２００−１〜２００−Ｎおよびキャッシュ
メモリＫ（８００−１〜８００−Ｎ），Ｋ’（９００−
１〜９００−Ｎ）で構成され、またバス７００には二重
化制御回路３００、割込み制御回路４００、バス使用権
調停回路５００、主記憶装置６００が接続され、これら
二重化制御回路３００、割込み制御回路４００、バス使
用権調停回路５００、主記憶装置６００は各組のプロセ
ッサを共通に制御するようになっている。

【０１１１】このようなマルチプロセッサシステムにお
いて、キャッシュメモリＫ，Ｋ’のの内容を常に一致さ
せておく一致化制御を行う場合、同期化リセットを行っ
た後で主記憶装置６００から内部状態をリストアしてい
る間に、他の組のプロセッサがデータを送出した場合、
異なった状態のキャシュメモリに対し制御を行うためプ
ロセッサ間の同期が外れてしまうことが発生しうる。

【０１１２】そこで、バス使用権占有指示レジスタ５０
１をバス使用権調停回路５００に設け、このレジスタ５
０１にバス使用権占有指示情報を設定し、主記憶装置６
００から内部状態情報をリストアしているプロセッサの
組についてのみバス７００を占有させるようにする。

【０１１３】この場合、バス使用権調停回路５００はレ
ジスタ５０１にバス使用権占有指示情報が設定された時
には、他のプロセッサからのバス使用権要求を拒否す
る。

【０１１４】図１８に、この場合の制御フローを示して
いる。図１８において、障害解析後、内部状態を主記憶
装置６００にセーブしたならば、再同期指示を行う前
に、バス使用権占有指示レジスタ５０１にバス使用権占
有指示情報を設定し、この後に内部状態を主記憶装置６
００からリストアし、リストアが終了したならば、レジ
スタ５０１をリセットし、通常処理に回復させる。

【０１１５】これにより、キャッシュメモリＫ，Ｋ’の
内容を常に一致させておく一致化制御を実現することが
できる。

【０１１６】

【発明の効果】以上説明したように本発明においては、 （１）互いに同期させて動作させていた２つのプロセッ
サのいずれかに内部障害が生じ、双方の出力が不一致と
なる不一致障害が発生した場合、制御手段が障害の発生
したプロセッサを特定し、不一致障害発生時に行ってい
た処理を、障害の発生していないプロセッサの内部情報
を用い、かつ二重化構成で継続させるため、間欠障害が
発生し易いＲＡＭを内蔵したシステムであっても、シス
テム障害となる事象を減少させ、信頼性を向上させるこ
とができる。

【０１１７】（２）また、２つのプロセッサがバスを使
用するに先立ち出力するバス使用権要求信号を監視し、
そのタイミングが不一致の時は、出力の不一致検出に先
立って両プロセッサに通知し、記憶手段に保存された内
部情報を取り込ませて両プロセッサの内部情報を同化さ
せ、この同化状態で両プロセッサに障害発生時点で行っ
ていた情報処理を継続させるため、特別な信号を追加す
ることなく、障害検出を早めることができる。

【０１１８】（３）さらに、訂正可能な内部障害に対し
ては、その内部障害を訂正した後、予め指定された処理
を行うのに要する処理サイクル数と、内部障害が発生し
ない場合に予め指定された処理を行うのに要する処理サ
イクル数とを同一にするため、訂正可能な内部障害に対
して不一致障害の発生する回数を減少させることができ
る。

【０１１９】（４）さらに、バス使用権要求不一致信号
に対して、内部障害検出信号が訂正可能な障害を表わし
ている時は、両プロセッサからのバス使用権要求信号に
対するバス使用権許可信号を同期して両プロセッサに返
信するため、訂正可能な内部障害に起因する同期外れを
容易に再同期させることができる。

【０１２０】（５）さらに、訂正不可能な内部障害およ
び固定障害等に対しては、リセット動作を実行させない
か、またはリセット動作を実行させた後、新たな不一致
障害検出信号が入力されるのを禁止するようにしたの
で、固定障害が発生したプロセッサを切離し、正常なプ
ロセッサのみの単独で情報処理を継続させることができ
る。

【０１２１】（６）さらに、２つのプロセッサの一方
に、特定の命令列の挿入を指示し、特定の命令列の挿入
によって内部障害を発生させ、強制的に出力の不一致状
態を発生させるようにしたので、不一致検出機能の正当
性を極めて簡単に確認することができる。

【図面の簡単な説明】

【図１】本発明によるプロセッサ二重化方式の情報処理
装置の一実施例を示すブロック図である。

【図２】図１においてチェッカモードのプロセッサに障
害が発生した場合の処理動作を示す制御フロー図であ
る。

【図３】図１においてマスタモードのプロセッサに障害
が発生した場合の処理動作を示す制御フロー図である。

【図４】チェッカモードのプロセッサが有する障害ログ
情報を主記憶装置に転送する場合の制御フロー図であ
る。

【図５】固定障害が発生した場合にマスタモードのプロ
セッサのみを動作させる場合の構成を示すブロック図で
ある。

【図６】図５においてマスタモードのプロセッサのみを
動作させる場合の制御フロー図である。

【図７】図５においてマスタモードのプロセッサのみを
動作させる場合の別の例を示す制御フロー図である。

【図８】割込みを保留する手段を設けたプロセッサにお
ける再同期処理を示す制御フロー図である。

【図９】同期状態表示信号によって同期状態を監視する
部分の構成図である。

【図１０】バス調停回路を設けた構成を示すブロック図
である。

【図１１】図１０においてバス使用権要求信号の不一致
によって障害を早期に検出する場合の制御フロー図であ
る。

【図１２】図１０においてバス使用許可信号を同期して
出力することによって再同期指せる場合の制御フロー図
である。

【図１３】不一致障害を検出する機能を一時的に停止し
て再同期させる場合の制御フロー図である。

【図１４】訂正可能な内部障害が発生した時と発生しな
い時とで処理サイクルを同一にして同期外れを防止する
場合の制御フロー図である。

【図１５】障害プロセッサの特定をマスタプロセッサで
行う場合の制御フロー図である。

【図１６】障害検出機能を検査するために強制的に出力
の不一致状態を作り出す場合の制御フロー図である。

【図１７】本発明を応用したマルチプロセッサシステム
の一実施例を示すブロック図である。

【図１８】図１７における再同期処理を示す制御フロー
図である。

【符号の説明】

１００…プロセッサＡ、１０１…出力モード制御レジス
タ、１０２…出力比較抑止指示レジスタ、１０３…モー
ド表示レジスタ、１０４…同期外れ防止モード指示レジ
スタ、１０５…内部障害注入モード指示レジスタ、１１
０…訂正不可能内部障害表示信号、１１１…内部固定障
害表示信号、１１２…訂正可能内部障害表示信号、１１
３…不一致障害検出表示信号、１２０…マスタモード／
チェッカモード指示信号、１３０…バス使用権要求信
号、１３１…バス使用権許可信号、１４０…割込み信
号、１５０…同期リセット指示信号、１６０…同期状態
表示信号、２００…プロセッサＢ、２０１…出力モード
制御レジスタ、２０２…出力比較抑止指示レジスタ、２
０３…モード表示レジスタ、２０４…同期外れ防止モー
ド指示レジスタ、２０５…内部障害注入モード指示レジ
スタ、２１０…訂正不可能内部障害表示信号、２１１…
内部固定障害表示信号、２１２…訂正可能内部障害表示
信号、２１３…不一致障害検出表示信号、２２０…マス
タモード／チェッカモード指示信号、２３０…バス使用
権要求信号、２３１…バス使用権許可信号、２４０…割
込み信号、２５０…同期リセット指示信号、２６０…同
期状態表示信号、３００…二重化制御回路、３０１…不
一致障害報告抑止指示レジスタ、３０２…再同期指示レ
ジスタ、３０３…障害ログレジスタ、３１０…不一致障
害割込み要求信号、４００…割込み制御回路、４０１…
割込み抑止指示レジスタ、５００…バス使用権調停回
路、５０１…バス使用権占有指示レジスタ、５１０…バ
ス使用権要求不一致表示信号、６００…主記憶装置、７
００…バス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩本 博志 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 外部からのモード指定信号によりマスタ
   モードとチェッカモードのいずれかに切り替わり、マス
   タモードにおいては情報処理結果をバスに出力し、チェ
   ッカモードにおいてはマスタモードと同じ情報処理を行
   い、マスタモードの情報処理結果と自己の情報処理結果
   とを比較し、不一致の時には不一致障害検出信号を出力
   すると共に、内部障害発生時は内部障害検出信号を出力
   する２つのプロセッサと、障害の発生していないプロセ
   ッサの内部情報を保存する記憶手段と、前記不一致障害
   検出信号と内部障害検出信号とを受け、いずれのプロセ
   ッサに障害が発生したかを特定して両プロセッサに通知
   し、この障害発生通知を受けた両プロセッサのうち障害
   の発生していないプロセッサに対して、その内部情報を
   前記記憶手段に保存させる処理を実行させたた後、両プ
   ロセッサを同期してリセットし、続いて両プロセッサに
   前記記憶手段に保存された前記内部情報を取り込ませて
   両プロセッサの内部情報を同化させ、この同化状態で両
   プロセッサに障害発生時点で行っていた情報処理を継続
   させる制御手段とを備えて成るプロセッサ二重化方式の
   情報処理装置。
2. 【請求項２】 前記制御手段は、障害の発生したプロセ
   ッサがマスタモードのプロセッサであった時には、障害
   発生通知を行う前に、モード指定信号により該プロセッ
   サをチェッカモードに、障害の発生していないプロセッ
   サをマスタモードに切り替えることを特徴とする請求項
   １記載のプロセッサ二重化方式の情報処理装置。
3. 【請求項３】 各プロセッサが出力する内部障害検出信
   号には、訂正可能な内部障害、訂正不可能な内部障害お
   よび固定障害等を種別分けする情報が含まれていること
   を特徴とする請求項１記載のプロセッサ二重化方式の情
   報処理装置。
4. 【請求項４】 訂正不可能な内部障害および固定障害等
   に対して、障害の発生していないプロセッサは前記制御
   手段にリセット動作を実行させないことにより、単独で
   情報処理を継続することを特徴とする請求項３記載のプ
   ロセッサ二重化方式の情報処理装置。
5. 【請求項５】 訂正不可能な内部障害および固定障害等
   に対して、障害の発生していないプロセッサは前記制御
   手段にリセット動作を実行させた後、新たな不一致障害
   検出信号が該制御手段に入力されるのを禁止することに
   より、単独で情報処理を継続することを特徴とする請求
   項３記載のプロセッサ二重化方式の情報処理装置。
6. 【請求項６】 外部からのモード指定信号によりマスタ
   モードとチェッカモードのいずれかに切り替わり、マス
   タモードにおいては情報処理結果をバスに出力し、チェ
   ッカモードにおいてはマスタモードと同じ情報処理を行
   い、マスタモードの情報処理結果と自己の情報処理結果
   とを比較し、不一致の時には不一致障害検出信号を出力
   すると共に、内部障害発生時は内部障害検出信号を出力
   する２つのプロセッサと、障害の発生していないプロセ
   ッサの内部情報を保存する記憶手段と、前記２つのプロ
   セッサがバスを使用するに先立ち出力するバス使用権要
   求信号を監視し、そのタイミングが不一致の時はバス使
   用権要求不一致信号を出力するバス使用権調停手段と、
   前記不一致障害検出信号と内部障害検出信号およびバス
   使用権要求不一致信号とを受け、いずれのプロセッサに
   障害が発生したかを特定して両プロセッサに通知し、こ
   の障害発生通知を受けた両プロセッサのうち障害の発生
   していないプロセッサに対して、その内部情報を前記記
   憶手段に保存させる処理を実行させたた後、両プロセッ
   サを同期してリセットし、続いて両プロセッサに前記記
   憶手段に保存された前記内部情報を取り込ませて両プロ
   セッサの内部情報を同化させ、この同化状態で両プロセ
   ッサに障害発生時点で行っていた情報処理を継続させる
   制御手段とを備えて成るプロセッサ二重化方式の情報処
   理装置。
7. 【請求項７】 前記バス使用権調停手段は、バス使用権
   要求不一致信号に対して、内部障害検出信号が訂正可能
   な障害を表わしている時は、両プロセッサからのバス使
   用権要求信号に対するバス使用権許可信号を同期して両
   プロセッサに返信することを特徴とする請求項６記載の
   プロセッサ二重化方式の情報処理装置。
8. 【請求項８】 訂正可能な内部障害に対し、その内部障
   害を訂正した後、予め指定された処理を行うのに要する
   処理サイクル数と、内部障害が発生しない場合に予め指
   定された処理を行うのに要する処理サイクル数とを同一
   にする手段を両プロセッサ内に設けたことを特徴とする
   請求項１または６記載のプロセッサ二重化方式の情報処
   理装置。
9. 【請求項９】 前記バス使用権調停手段は、２つのプロ
   セッサが複数組バスに接続されている構成において各組
   の一方のプロセッサからの指示によりバスを占有させる
   手段を有することを特徴とする請求項６記載のプロセッ
   サ二重化方式の情報処理装置。
10. 【請求項１０】 前記２つのプロセッサの一方に、特定
    の命令列の挿入を指示する手段を設け、特定の命令列の
    挿入によって内部障害を発生させ、強制的に出力の不一
    致状態を発生させることを特徴とする請求項１または６
    記載のプロセッサ二重化方式の情報処理装置。