JPS63141138A - 切替制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数の電子計算機の切替等に使用する切替装
置に関する。

従来の技術 最近、高度の信頼性を要求される電子計算機システムに
おいては、第３図に示すように、２台の電子計算機１．
２を同時に運転し、一方が主系、他方が待機系として相
互に監視をしながら動作するといういわゆる待機二重系
構成をとるシステムが多くなってきた。この場合、待機
系が主系の異常を検出した際、待機系は切替機３に切換
信号を出力し、今壕での主系に代って、たとえばモデム
４等を経由してセンタ５と通信するといった工うな自動
切替機能をもつシステムが実用化されている。また切替
信号としては、電子計算機から出るモデム信号の利用が
一般的である。さらに、切替機３は、第４図に示すよう
に、Ａ、Ｂいずれが主系かを保持記憶するフリップフロ
ップ３１　とこれにより駆動されるリレー回路３２．３
３が存在する。

また、第５図に示すように、ｇ１信号にパルス波形を作
り、カウンタ回路３２を動作させて、規定のパルス数以
上になると、切替信号を発生する方式もあるが、本方式
ではｌＸ線上のノイズ等の影響、あるいは規定回数未満
のパルス等により、カウンタに除々にそれらの計数値が
蓄積されていき、ついには誤切替が発生することとなり
、動作上の信頼性が保障されない。

また、第６図に示すように、１１線上に特定のビット列
Ｄ１〜Ｄ８（例として８ビツトとした）を出力し、これ
を直並列変換レジスタ３５に格納し、比較器３６で予め
設定しであるビットパターン３７と比較を行なう。比較
器３６で一致がとれたとき、切替信号を発生する方式も
あるが、　ｌｌをデータ線以外とすると、本方式はビッ
ト列の生成が両側であること、あるいは１１をデータ線
とすると、通常のデータ伝達と切替制御との区別をする
必要がある等、実施面で複雑であった。

発明が解決しようとする問題点 しかしながら、上記従来技術ではこのフリップフロップ
（ＦＦ）の設定方法として各種あるがいずれも問題があ
った。すなわち、第７図のように、電子計算機から（ｈ
信号により単純にＦＦをセットする方式、あるいは第８
図のようにｌｘ、　１２の２本の信号の論理積をとって
セットする方式等はいずれも電子計算機１または２の電
源を断にする際、それらの信号線上に過渡的に、あたか
も切替信号を発生したのと同様の波形が現われる。そし
て、この波形によυ誤切替が発生する可能性があり（第
９図）、障害計算機の切離し等に際しての運用上の問題
があった。

本発明は上記従来の問題点を解決するものであり、簡単
な構成で信頼性の高い、優れた切替回路を提供すること
を目的とする。

問題点を解決するための手段 本発明は上記目的を達成するために、　１１信号にパル
ス波形を作り、カウンタ回路３２を動かし、規定のパル
ス数以上になると切替信号を発生させ、別の信号線１２
をカウンタのリセット回路に接続するよう構成したもの
である。

作　　　用 本発明は上記構成により、切替時以外１２をＯＦＦに保
つことにより、１１にノイズ等が印加されてもカウンタ
は動作せず、仮にｌｘ、　１２が同時にＯＮになっても
規定のパルス数はカウントされないのでノイズによる誤
切替がなくなり、信頼性が向上することとなる。

実施例 第１図は本発明の一実施例による切替回路のブロック図
、第２図は同実施例の信号波形図である。

第１図、第２“図において、ｌｌは規定数のパルスを入
力するビット列入力端子、１２はカウントを動作可能ま
たは禁止させるリセット端子、３４は複数のフリップフ
ロップを直列接続したカウンタ、３１はカウンタ３４の
出力でセットし、切替機３へ切替信号を出力するフリッ
プフロップである。

次に上記実施例の動作について説明する。

第１図、第２図において、まず、１２線をＯＮとするこ
とにより、カウンタ３４をカウント可能状態にし、その
後ｌｌ線に規定数のパルスを出力することにより、セッ
ト信号が発生し、切替が行なわれ、切替後Ｉ／Ｃ１２線
をＯＦＦにするものである。

従って、本実施例では切替パルスの設定数になるまでの
間、４２線が連続的にＯＮに保持されている必要があり
、途中１回でもＯＦＦになると、カウンタは「０」にリ
セットされ、セット信号は出力しない。そして切替時以
外、１２をＯＦＦに保つことによシ、ｊｌにノイズ等が
印加されてもカウンタは動作しない。また、　電源ＯＦ
Ｆ時等の過渡時に、仮にｌｘ、１２が同時にＯＮになっ
たとしても規定のパルス数は起こシ得ず、さらに安定状
態では１２はＯＦＦになるため、カウンタの値はｒＯＪ
に復旧し、蓄積もされない。

また、これらのカウンタ素子は一般に安価であり、ｌｘ
、１２の信号も通常のモデム信号内に含まれるものを利
用可能であり、本発明の実施は容易であり、経済的であ
る。

発明の効果 本発明は、上記実施例より明らかなように、待機二重系
電子計算機における切替信号を、リセット信号がない場
合に入力パルスを計数し、所定パルスに達しないときに
、切替機へ出力するよう構成したので、ノイズによる誤
切替がなくなり、簡単な構成で信頼性の高い、電子計算
機の切替をすることができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例による切替制御回路のブロッ
ク図、第２図は同実施例の信号波形図、第３図は一般の
待機二重系のブロック図、第４図〜第８図は従来の切替
制御回路のブロック図、第９図は従来例の信号波形図で
ある。 １．２・・・電子計算機、３・−・切替機、４・・・そ
デム、５・・・センサ、３１・・・フリップフロップ、
３４・・・カウンタ、１１・・・ビット列端子、１２・
・・リセット端子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２９図 漬３図 第４図 、ｌ 第７図 第８図 第９図

Claims (1)

【特許請求の範囲】
1. 主系電子計算機と待機系電子計算機とを有し、相互に監
   視をしながら動作をする待機二重系電子計算機と、切替
   信号により上記主系、待機系電子計算機のいずれか一方
   に切替える切替機と、リセット信号がないときに入力パ
   ルスを計数し、所定パルスに達したときに上記切替信号
   を上記切替機へ出力するカウンタとを備えた切替制御回
   路。