JPS60199247A - フレ−ムの同期方式 - Google Patents
フレ−ムの同期方式Info
- Publication number
- JPS60199247A JPS60199247A JP59054477A JP5447784A JPS60199247A JP S60199247 A JPS60199247 A JP S60199247A JP 59054477 A JP59054477 A JP 59054477A JP 5447784 A JP5447784 A JP 5447784A JP S60199247 A JPS60199247 A JP S60199247A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- information
- synchronization
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は時分割データ伝送に於けるフレームの同期方式
に関するものである。
に関するものである。
複数の端末が１本の伝送路に接続された場合。
第１図に示されるように、信号が各端末へ順次時分割し
て繰り返し送出され、この繰り返し周期ＰＫは伝送路に
接続された端末の数ｎ（ｎ≧２）と同数のフレームＦ、
〜Ｆｎからなり、かつ１フレームＦ１（１≦ｌ≦ｎ）は
同期情報Ｓ、送出すべき端末の指示情報Ａ１及びデータ
情報Ｉ、を含むデータフレームＤＦ、とデータフレーム
ＤＦｉの終了時点から次のフレームＦ１＋１（但し、ｉ
＝ｎのときは次の繰り返し周期ＰＫ＋１のフレームＦ、
）の開始時点までの情報が存在しないブランク区間Ｂｉ
とからなる時分割データ伝送方式がある。具体的に、端
末の数ｎ＝１０の場合、１フレームＦ１が１２５μｓ
、デーｆｉ ７ レームＤＦｉ カ約８０μｓ、ブラン
ク区間Ｂ１が約４５μｓで、ｎ＝１０より繰り返し周期
ＰＫは１．２５ｍ５となる。
て繰り返し送出され、この繰り返し周期ＰＫは伝送路に
接続された端末の数ｎ（ｎ≧２）と同数のフレームＦ、
〜Ｆｎからなり、かつ１フレームＦ１（１≦ｌ≦ｎ）は
同期情報Ｓ、送出すべき端末の指示情報Ａ１及びデータ
情報Ｉ、を含むデータフレームＤＦ、とデータフレーム
ＤＦｉの終了時点から次のフレームＦ１＋１（但し、ｉ
＝ｎのときは次の繰り返し周期ＰＫ＋１のフレームＦ、
）の開始時点までの情報が存在しないブランク区間Ｂｉ
とからなる時分割データ伝送方式がある。具体的に、端
末の数ｎ＝１０の場合、１フレームＦ１が１２５μｓ
、デーｆｉ ７ レームＤＦｉ カ約８０μｓ、ブラン
ク区間Ｂ１が約４５μｓで、ｎ＝１０より繰り返し周期
ＰＫは１．２５ｍ５となる。
このような時分割データ伝送方式では、各端末は、端末
指示情報Ａ１が自端末指示情報であるときに当該フレー
ムＦｉ内のデータ情報１１を取込むととＫなる。そして
、各端末では、第１図に示されるように信号がバースト
状に送られてくるので、端末指示情報Ａｉ及びデータ情
報■１を正しく受信するために、データフレームＤＦｉ
の先頭にある同期情報Ｓを検出してフレームの先頭位置
（フレーム同期位置）を検出する必要がある。
指示情報Ａ１が自端末指示情報であるときに当該フレー
ムＦｉ内のデータ情報１１を取込むととＫなる。そして
、各端末では、第１図に示されるように信号がバースト
状に送られてくるので、端末指示情報Ａｉ及びデータ情
報■１を正しく受信するために、データフレームＤＦｉ
の先頭にある同期情報Ｓを検出してフレームの先頭位置
（フレーム同期位置）を検出する必要がある。
従来、この種の時分割データ伝送方式において、各端末
では、フレームの先頭位置を検出するために、受信回路
で伝送路からの信号を情報のＩＩ Ｉ ＩＩ 、 ＩＩ
ＯＩＩに対応した信号に復元し、その復元信号を直接
同期検出回路に入力しており、同期検出回路で任意の位
置より復元信号に含まれる同期情報Ｓを検索（監視）シ
、同期情報Ｓと同一のビットパターンを検出したときに
それを同期情報Ｓと見なして、フレーム同期位置を検出
していた。
では、フレームの先頭位置を検出するために、受信回路
で伝送路からの信号を情報のＩＩ Ｉ ＩＩ 、 ＩＩ
ＯＩＩに対応した信号に復元し、その復元信号を直接
同期検出回路に入力しており、同期検出回路で任意の位
置より復元信号に含まれる同期情報Ｓを検索（監視）シ
、同期情報Ｓと同一のビットパターンを検出したときに
それを同期情報Ｓと見なして、フレーム同期位置を検出
していた。
しかし、この方法では、データ情報■１中に同期情報Ｓ
と同一のビットパターンが含まれると、それを誤って同
期情報Ｓと認識してしまい。
と同一のビットパターンが含まれると、それを誤って同
期情報Ｓと認識してしまい。
異常同期を起こすという欠点があった。
本発明の目的は、上記のような同期検出回路による誤認
識をなくして、正しいフレームの先頭位置を検出するこ
とができるフレームの同期方式を提供することにある。
識をなくして、正しいフレームの先頭位置を検出するこ
とができるフレームの同期方式を提供することにある。
本発明によるフレームの同期方式は、各端末に、受信回
路から出力される復元信号を入力するゲートと、復元信
号の中からフレームＦｉのブランク区間Ｂｉを検出する
ブランク検出回路と、この検出結果に基づいて前記ゲー
トの開閉を制御する制御回路とを新しく付加し、同期検
出回路には前記ゲートの出力信号を入力して。
路から出力される復元信号を入力するゲートと、復元信
号の中からフレームＦｉのブランク区間Ｂｉを検出する
ブランク検出回路と、この検出結果に基づいて前記ゲー
トの開閉を制御する制御回路とを新しく付加し、同期検
出回路には前記ゲートの出力信号を入力して。
次のフレームＦｉ＋４の直前の当該フレームＦ１のブラ
ンク区間Ｂｉより復元信号が同期検出回路に入力するよ
うに、即ち、同期検出回路が次のフレームＦ１＋１にあ
る同期情報Ｓの先頭より同期検出を開始するようにした
ことで、同期情報Ｓの誤認識をなくシ、正しいフレーム
同期位置を検出する。
ンク区間Ｂｉより復元信号が同期検出回路に入力するよ
うに、即ち、同期検出回路が次のフレームＦ１＋１にあ
る同期情報Ｓの先頭より同期検出を開始するようにした
ことで、同期情報Ｓの誤認識をなくシ、正しいフレーム
同期位置を検出する。
以下１図面を参照して本発明の実施例について説明する
。
。
第２図を参照すると９本発明によるフレームの同期方式
を実現するだめの各端末の受信側に設けられた回路の一
実施例が示されており、受信回路１０と同期検出回路】
１の間に９本発明に係る回路が新しく付加されている。
を実現するだめの各端末の受信側に設けられた回路の一
実施例が示されており、受信回路１０と同期検出回路】
１の間に９本発明に係る回路が新しく付加されている。
この新しく付加された回路は、受信回路】Ｏから出力さ
れる復元信号ａを入力するゲート】２と、復元信号ａの
中からブランク区間Ｂ１（第１図）を検出するためのＤ
タイプ・フリップフロップ（以下、Ｄ−Ｆ、＄と略称す
）１３と、 Ｄ−Ｆ／Ｆ１３の出力Ｑを入力して。
れる復元信号ａを入力するゲート】２と、復元信号ａの
中からブランク区間Ｂ１（第１図）を検出するためのＤ
タイプ・フリップフロップ（以下、Ｄ−Ｆ、＄と略称す
）１３と、 Ｄ−Ｆ／Ｆ１３の出力Ｑを入力して。
ゲート１２の開閉を制御するための制御信号Ｃを発する
制御回路１４である。そして、ゲート１２の出力信号は
同期検出回路１１に入力している。
制御回路１４である。そして、ゲート１２の出力信号は
同期検出回路１１に入力している。
ここで、 Ｄ−Ｆ／Ｆ１３の入力端子りとプリセント端
子ＰＲＫは、電圧■ｃｃが入力して論理レベル１１１°
に保持されており、クロック端子ＣＫには復元信号ａが
入力し、クリア端子ＣＬＲには制御回路１４からのクリ
アパルス信号ｐが入力している。次に、第３図のタイム
チャート及び第４図に示された制御回路１４のフローチ
ャートをも参照して、第２図の回路の動作について説明
する。
子ＰＲＫは、電圧■ｃｃが入力して論理レベル１１１°
に保持されており、クロック端子ＣＫには復元信号ａが
入力し、クリア端子ＣＬＲには制御回路１４からのクリ
アパルス信号ｐが入力している。次に、第３図のタイム
チャート及び第４図に示された制御回路１４のフローチ
ャートをも参照して、第２図の回路の動作について説明
する。
先ず、端末が立上ると、それと同時圧制御回路１４けク
リアパルス信号ｐを論理レベルＩＩ ＯｌｌにしてＤ−
Ｆ／ＦＩ３をリセット状態（その出力Ｑを論理レベル１
ＩＯ１ｌ）Ｋすると共に、制御信号Ｃを論理レベル１ｌ
ＯｌＩ Ｋ してゲート１２を閉じている。その為、受
信回路１０から出力される復元信号ａは同期検出回路１
１に供給されない。なお、端末の立上げ時、伝送路から
送られてくる信号（受信回路ＩＯから出力される復元信
号ａ）は、フレームＦ１のデータフレームＤＦｉである
とする。
リアパルス信号ｐを論理レベルＩＩ ＯｌｌにしてＤ−
Ｆ／ＦＩ３をリセット状態（その出力Ｑを論理レベル１
ＩＯ１ｌ）Ｋすると共に、制御信号Ｃを論理レベル１ｌ
ＯｌＩ Ｋ してゲート１２を閉じている。その為、受
信回路１０から出力される復元信号ａは同期検出回路１
１に供給されない。なお、端末の立上げ時、伝送路から
送られてくる信号（受信回路ＩＯから出力される復元信
号ａ）は、フレームＦ１のデータフレームＤＦｉである
とする。
次に、制御回路１４はクリアパルス信号ｐを論理レベル
１１１１Ｉ Ｋｌ、てＡＤ−Ｆ／Ｆ １３をリセット状
態から動作状態にする。そして、制御回路１４では。
１１１１Ｉ Ｋｌ、てＡＤ−Ｆ／Ｆ １３をリセット状
態から動作状態にする。そして、制御回路１４では。
クリアパルス信号ｐの論理レベル１ＩＯ１′から１１１
１の変化点より所定時間Ｔ（後で詳述する）経過したと
きのり、Ｆ／Ｆ１３の出力Ｑの状態を監視する。
１の変化点より所定時間Ｔ（後で詳述する）経過したと
きのり、Ｆ／Ｆ１３の出力Ｑの状態を監視する。
ここで１例えば上記所定時間Ｔは、クリアパルス信号ｐ
の論理レベル１０１１の時間Ｔ１が後述するクリアパル
ス信号ｐの繰返し周期Ｔ２に較べて十分短い場合、デー
タフレームＤＦｉにおける相隣接する立上りエツジ間の
最大時間Ｔｍとブランク区間ＢｉＫ対し９次の関係式を
満足するように選択される。
の論理レベル１０１１の時間Ｔ１が後述するクリアパル
ス信号ｐの繰返し周期Ｔ２に較べて十分短い場合、デー
タフレームＤＦｉにおける相隣接する立上りエツジ間の
最大時間Ｔｍとブランク区間ＢｉＫ対し９次の関係式を
満足するように選択される。
上記のように所定時間Ｔを選択することにより、復元信
号ａがデータフレームＤＦｉの間は。
号ａがデータフレームＤＦｉの間は。
制御回路１４の監視時にＤ −Ｆ／Ｆ １３の出力Ｑは
論理レベルＩＩ Ｉ １１であるので、制御回路１４は
、再びクリアパルス信号ｐを出力して、以後上述の動作
を繰返す。しかし、復元信号ａがブランク区間Ｂ１に入
ると、制御回路１４の監視時にＤ−Ｆ／Ｆ１３の出力Ｑ
は論理レベルＩＩ ＯＩＩであるので、制御回路１４は
クリアパルス信号ｐを出力しないで制御信号Ｃを論理レ
ベルＩＩ Ｉ ＩＩとしてゲート１２を開き。
論理レベルＩＩ Ｉ １１であるので、制御回路１４は
、再びクリアパルス信号ｐを出力して、以後上述の動作
を繰返す。しかし、復元信号ａがブランク区間Ｂ１に入
ると、制御回路１４の監視時にＤ−Ｆ／Ｆ１３の出力Ｑ
は論理レベルＩＩ ＯＩＩであるので、制御回路１４は
クリアパルス信号ｐを出力しないで制御信号Ｃを論理レ
ベルＩＩ Ｉ ＩＩとしてゲート１２を開き。
受信回路１０から出力される復元信号ａが同期検出回路
１１に供給される。
１１に供給される。
このように、ゲート１２はフレームＦｉのブランク区間
Ｂ１で開かれるので、同期検出回路１１は。
Ｂ１で開かれるので、同期検出回路１１は。
Claims (1)
- 【特許請求の範囲】 １、複数の端末が１本の伝送路に接続され、信号が各端
末へ順次時分割して繰り返し送出され。 該１繰り返し周期は伝送路に接続された前記端末の数と
同数のフレームからなり、かつ１フレニムは同期情報、
送出すべき端末の指示情報及びデータ情報を含むデータ
フレームと該データフレームの終了時点から次のフレー
ムの開始時点までの情報が存在しないブランク区間とか
らなり、各端末は前記端末指示情報が自端末指示情報で
あるときに当該フレーム内のデータ情報を取込むように
構成された時分割データ伝送力式において、各端末は、
伝送路からの信号を情報のｌ＋１１Ｚ １１ｇ１１に対
応した信号に復元する受信回路と該復元信号の中から前
記同期情報と同一のビットパターンを検出する同期検出
回路との間に、前記復元信号を入力するゲートと、前記
復元信号の中から前記ブランク区間を検出するブランク
検出回路と、該検出結果に基づいて前記ゲートの開閉を
制御する制御回路とを有し。 前記同期検出回路は、前記ゲートの出力信号を入力して
前記同期情報の先頭より同期検出できるようにしたこと
を特徴とするフレームの同期方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054477A JPS60199247A (ja) | 1984-03-23 | 1984-03-23 | フレ−ムの同期方式 |
| US06/715,509 US4660195A (en) | 1984-03-23 | 1985-03-25 | Channel detecting circuit in a receiver in a time-division multiplex transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054477A JPS60199247A (ja) | 1984-03-23 | 1984-03-23 | フレ−ムの同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60199247A true JPS60199247A (ja) | 1985-10-08 |
Family
ID=12971744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054477A Pending JPS60199247A (ja) | 1984-03-23 | 1984-03-23 | フレ−ムの同期方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4660195A (ja) |
| JP (1) | JPS60199247A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384228A (ja) * | 1986-09-27 | 1988-04-14 | Nec Corp | クロック同期データ伝送方式 |
| JPH04316235A (ja) * | 1991-04-16 | 1992-11-06 | Matsushita Electric Ind Co Ltd | 通信装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2613893B1 (fr) * | 1987-04-10 | 1993-10-22 | France Telediffusion | Procede de commutation de signaux numeriques asynchrones, et dispositif pour la mise en oeuvre de ce procede |
| US5012442A (en) * | 1988-12-19 | 1991-04-30 | Chrysler Corporation | Bus receiver power-up synchronization and error detection circuit |
| US4910755A (en) * | 1989-02-14 | 1990-03-20 | Knapp Stephen L | Regenerator/synchronizer method and apparatus for missing-clock timing messages |
| WO1993004541A1 (en) * | 1991-08-26 | 1993-03-04 | General Datacom, Inc. | Multiport multidrop digital system |
| US5517499A (en) * | 1992-05-28 | 1996-05-14 | Telefonaktiebolaget Lm Ericsson | Method and an arrangement for synchronizing two or more communication networks of the time multiplex type |
| US5524107A (en) * | 1992-08-21 | 1996-06-04 | General Datacomm, Inc. | Multiport multidrop digital system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104342A (en) * | 1980-12-20 | 1982-06-29 | Fujitsu Ltd | Frame synchronizing system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781478A (en) * | 1972-07-07 | 1973-12-25 | Bell Telephone Labor Inc | Multiplex communication system |
| GB1474288A (en) * | 1973-08-14 | 1977-05-18 | Siemens Ag | Pcm tdm telecommunications system |
| US3973242A (en) * | 1975-02-27 | 1976-08-03 | Gte Sylvania Incorporated | Digital receiver |
| US4199663A (en) * | 1978-11-06 | 1980-04-22 | The Boeing Company | Autonomous terminal data communications system |
-
1984
- 1984-03-23 JP JP59054477A patent/JPS60199247A/ja active Pending
-
1985
- 1985-03-25 US US06/715,509 patent/US4660195A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104342A (en) * | 1980-12-20 | 1982-06-29 | Fujitsu Ltd | Frame synchronizing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384228A (ja) * | 1986-09-27 | 1988-04-14 | Nec Corp | クロック同期データ伝送方式 |
| JPH04316235A (ja) * | 1991-04-16 | 1992-11-06 | Matsushita Electric Ind Co Ltd | 通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4660195A (en) | 1987-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617566A (en) | Addressable-port, daisy chain telemetry system with self-test capability | |
| US4611336A (en) | Frame synchronization for distributed framing pattern in electronic communication systems | |
| JPS60199247A (ja) | フレ−ムの同期方式 | |
| SU1109073A3 (ru) | Устройство дл контрол синхросигналов | |
| EP0188251B1 (en) | Signal transmission method in a bus-type network | |
| JPS616944A (ja) | フレ−ムの同期方式 | |
| US4618965A (en) | Monitoring of data transfer system having serially distributed data ports | |
| AU639731B2 (en) | A flywheel circuit | |
| US3482035A (en) | Data message handling system | |
| JPS5825654Y2 (ja) | 時分割遠方制御装置 | |
| US4041248A (en) | Tone detection synchronizer | |
| SU1255970A1 (ru) | Дискриминатор логических сигналов | |
| SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
| SU1304029A1 (ru) | Устройство дл сопр жени с пам тью | |
| SU1197116A1 (ru) | Устройство приема двоичных сигналов | |
| SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
| SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
| SU1247853A1 (ru) | Устройство дл синхронизации пам ти | |
| SU1099395A1 (ru) | Приемник команд согласовани скоростей | |
| SU1541678A1 (ru) | Устройство дл тестового контрол блоков пам ти | |
| SU1587557A1 (ru) | Устройство дл приема телеметрической информации | |
| SU1298897A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU1198762A1 (ru) | "уctpoйctbo для bыдeлehия pekуppehthoгo cиhxpocигhaлa c oбhapужehиem oшибok" | |
| SU760050A1 (ru) | Устройство для синхронизации электрических сигналов i | |
| SU1378033A1 (ru) | Устройство контрол импульсов тактовой частоты |