SU1153337A2 - Устройство дл многоканального контрол - Google Patents

Abstract

1.УСТРОЙСТВО ДОЯ МНОГОКАНАЛЬНОГО КОНТРОЛЯ по авт.св.№ 841007, отличающеес  тем, что, с целью повьшени  достоверности контрол , в иего введены блок подтверждени  сигналов отклонени  к элемент ИЛИ.вь сод иперв вход элементаШШ подключены соответственно между входом блок а записи информации и первым выходом первого блока сравнени ,между вторым выходом которого и третьим входом анализатора подключены соответственно первый вход и первый выход блока подтверждени  сигналов отклонени , второй вход и второй выход которого подключены соответственно к втот рому выходу распределител  и второму входу элемента ИЛИ. 2.Устройство по п.1, о т л и ч аю щ е е с   тем, что блок подтверждени  сигналов отклонени  выполнен на триггерах и элементе И,-пр мой выход первого триггера соединен с } -входом второго триггера, пр мой выход которого соединен с объединеншфш D и 5-входами третьего триггера , инверсный выход которого соединен с первым входом элемента И, 1МХОД первого триггера подключен к шине нулевого потенциала, объеди-, ненные С-входы первого и третьего триггеров и второй вход элемента И, W и С-вход второго триггера  вл ютс  соответственно первым и вторым входами блока подтверждени  сигналов отклонений , выход элемента И и объединенные инверсный выход второго триггера и 5-вход первого триггера  вл ютс  соответственно первым и вторым О1 ш гходами блока подтверждени  сигна00 00 О9 лов отклонени .

Description

« Изобретение относитс  к телемеханике и предназначено дл  выполнени  функций многоточечного контрол  датчиков с примерно равной частотой сигналов датчиков.

По основному авт.св.№ 841007 известно устройство, содержащее последовательно соединенные тактовый генерат.ор, распределитель, коммутатор , анализатор, блок пам ти, первый и второй блоки сравнени  и блок запи си информации, выход которого соединен с вторым входом блока пам ти, , вьЕход анализатора соединен Также с вторым входом второго блока сравнени , а второй выход анализатора соединен с первым входом блока выдачи сигналов об отклонении, второй вход которого соединен с выходом блока контрол , на вход которого подключен второй выход распределител , второй выход блока контрол  соединен с вторым входом анализатора, третий вход которого соединен с вторым выходом первого блока сравнени , второй вход которого соединен с третьим входом блока контрол .

В устройстве-прототипе реализован дифференциальный контроль частоты сигналов датчиков друг относительно друга, который существенно улучшает характеристики традиционных устройств, осуществл ющих контроль частоты сигналов датчиков относительно посто нно за:данного значени  частоты J.

Однако в устройстве возможно нарушение контрол  при случайном сбое в блоке пам ти. Например, если при кратковременном пропадании напр жени  питани устройства в блоке пам ти устанавливаетс  значение частоты, относительно которой сигналы датчиков с номинальной частотой воспринимаютс  как аномальные, то формируетс  сигнал отклонени  частоты и осуществл етс  запрет на перезапись в блоке пам ти до срабатывани  блока контрол , который срабатывает один раз на несколько циклов контрол , при этом во внешние цепи выдаетс  ложный сигнал отклонени , что снижает достоверность контрол .

Цель изобретени  - повышение достоверности контрол .

Поставленна  цель достигаетс  тем, что в устройство дл  многоканального контрол  введены блок под53337J

тверждени  сигналов отклонени  и элемент ИЛИ,выход и первый вход элемента ИЛИ подключены соттветственно между входом блока записи информации и первым выходом первого блока сравнени , между вторым выходом которого и третьим входом анализатора подключены соответственно первый вход и первый выход блока подтверждени  сиг0 налов отклонени , второй вход и второй выход которого подключены соответственно к второму выходу распределител  и второму входу элемента ИЛИ,

Кроме того, блок подтверждени 

сигналов отклонени  вьтолнен на триггерах и элементе И, пр мой выход первого триггера соединен с 3)-входом второго триггера , пр мой выход

которого соединен с объединенными D,- и S -входами третьего триггера, инверсный выход которого соединен с первым входом элемента И, П-вход первого триггера подключен кшине нулевого

потенциала, объединенные С-входы первого и третьего триггеров и второй вход элемента И, и С-вход второго триггера  вл ютс  соответстведио первым и вторым входами блока подтверж )

дени  сигналов отклонени , ;выход . элемента И и объединенные инверсный выход второго триггера и 5-вход первого триггера  вл ютс  соответственно первым и вторым выходами блока

подтверждени  сигналов отклонени .

На фиг.1 изображена структурна  схема устройства дл  многоканального контрол ; на фиг.2 - схема блока подтверждени  сигналов отклонени ;

на фиг.З - временна  диаграмма работы блока подтверждени  информации; на фиг.4 - схема анализатора.

Устройство дл  многоканального контрол  (фиг.I) содержит тактовый

генератор 1, распределитель 2, крммутатор 3, анализатор 4, блок 5 выдачи сигналов, первый блок 6 сравнени , второй блок 7 сравнени , блок 8 пам ти, блок 9 записи информации,

блок.10 контрол , блок 11 подтверждени  сигналов отклонени  и элемент ИЛИ 12.

Блок I1 подтверждени  сигналов отклонени  (фиг.2) содержит первый

триггер 13, второй триггер 14, третий

триггер 15 и элемент И 16. На нремен ной диаграмме (фиг.З) обозначены: а импульсы конца обхода с. выхода распределител  2; б - импульсы сигналов отклонени  с выхода первого блока 6;сравнени ; в - сигнал на пр мом выходе первого триггера 13; г - сигнал на пр мом выходе второго тригге .ра 14; д - сигнал на инверсном выходе третьего триггера 15; е - выходны импульсы.

Анализатор 4 (фиг.4) содержит формирователь 17, частотный дискриминатор 18, преобразователь 19 частотакод ,элемент ИЛИ 20, триггер 21 одино1ного отклонени , счетчик 22 группового отклонени , элемент И 23, генераiTop 24 сигналов имитации и триггер 125.

На фиг.3 цифрой обозиачен случай , когда сигналы отклонени  повтор ютс  в соседних циклах, т.е. сигнал действителен; цифрой II - когда сигнал Отклонени  не повтор етс , т.

сигнал  вл етс  ложным.

Устройство работает следук цим образом.

Тактовый генератор 1 задает скорость работы распределител  2, код которого определ ет адрес датчика, , подключенного через коммутатор 3 к входу анализатора 4, который осув ствл ет измерение сигнала датчика, и код измерени  поступает на вход второго блока 7 сравнени , где происходит его сравнение с кодом, записанным в блоке 8 пам ти на предыдущем датчике. Результат сравнени  поступает ifa первый блок 6 сравнени  где происходит еще одно сравнение с жестко заданной уставкой дл  разности . В случае, если разность меньше уставки, т.е,. датчик имеет номи- нальный сигнал, выдаетс  сигнал на блок 9 записи информации дл  выделени  импульса записи в блок 8 пам ти , куда записьшаетс  код анализатор на этом датчике. Если же полученна  разность больше заданной уставки дл  разности, т.е. датчик имеет аномальный сигнал, то на блок 9 записи информации поступает запрет на запись в блок 8 пам ти и в нем ос- таетс  ранее записанное значение, при этом с первого блока 6 сравнени  выдаетс  сигнал на вход блока 11 подтверждени  сигналов отклонени  и запоминаетс  в нем. Последующий импульс конца обхода с распределител  2 вызывает сигнала с выхода блока 11 подтверждени  сигналов отклонени  через элемент ИЛИ 12 на вход блока 9 записи дл  записи в блок 8 пам ти кода сигнала первого датчика, который в этот момент подключен коммутатором 3 на вход анализатора 4 (после импульса конца обхода коммутатор 3 подключает первый датчик к анализатору 4). В следующем цикле контрол  сравнение сигналов датчиков осуществл етс  относительно первого датчика н в случае, если вновь формируетс  сигнал отклонени  с выхода первого блока 6 сравнени , он проходит через блок 11 подтверждени  сигналов отклонени  на вход анализатора 4, который формирует по ним .одиночные и групповые сигналы отклонени .и выдает их на блок 5 выдачи сигналов отклонени  дл  выдачи во внешние цепи; групповые сигналы по г отклонени м формируютс  после двух циклов контрол . Кроме того, в анализаторе 4 имеетс  абсолютный порог по частоте, ниже которого формируетс  сигнал отклонени , даже если с первого блока 6 сравнени  сигнала не поступает. Это сделано дл  того, чтобы,если все датчики начинают уменьшать частоту одновременно, например, при сн тии напр жени  питани , то сигнал с первого блока 6 сравнени  не поступает, ,но сигналы отклонени  в анализаторе 4 формируютс  по абсолютному порогу. Выходной импульс конца обхода с распределител  поступает также на вход блока 10 контрол , которьтй после прихода определенного числа таких импульсов осуществл ет автоматический контроль работоспособности устройства. Дл  этого с выхода блока 10 контрол  на вход анализатора 4 поступают сигналы имитнрующие аномальные сигналы датчиков , и выдаетс  сигнал запрета на вход блока 5 выдачи сигналов отклонени  на выдачу сигналов во внешние цепи. Анализатор 4 по сигналам с блока 10 формирует сигналы отклонени  и после выбора всех сигналов прекращает автоконтроль. При отсутствии контрол  всех сигналов отклонени  блок 5 выдачи сигналов отклонени  выдает во внешние цепи сигнал неисправности работы устройства.

Анализатор 4 работает следующим образом. Сигнал датчика, подключенного на контроль коммутатором 3, поступает на вход формировател  17,

где происходит формирование пр моугольных импульсов посто нной амплитуды из синусоидального сигнала датчика . Сформированный сигнал поступает на вход частотного дискриминато- 5 ра le и на вход преобразовате   19

частота - код. Частотный дискриминатор ittieeT посто нно установлонный порог по частоте, по достижении которого частотой датчика выиаютс  сигна-О лы с выхода частотного дискриминатора 18 через элемент ИЛИ 20 нй вход триггера 21 одиночного отклонени  и

на вход счетчика 22 групповых отклонений . При срабатывании триггер 21 и 15 счетчик 22 вццают сигналы по одному разделенному каналу на вход блока 5 вьщачи сигналов отклонени . С выхода преобразовате   19 частота - код закодированный частотный сигнал вьвдаетс  на вход второго блока 7 сравнени  и на вход блока 8 пам ти. Шпульсный сигнал с выхода блока 10 Контрол  поступает на вход триггера 25 и устанавливает его в состо ние, при ко.тором триггер 25 видает сигнал, запрещающий прохождение сигналов датчиков через формирователь 17 и разрешающий сигнал на генератор 24 сигналов имитации дл  формировани  сигналов, имитирующих с гнааш отклонени , и их на входы частотного дискри минатора 18 и преобразовател  19 частота - код. После набора сигналов отклонени  с выхода Триггер1а 21 одиночного отклонени  и выхода счетчика 22 групгазвых отклонений через элемент И 23 на вход триггера 25 поступает сигнал, возвращающий его в исходное состо ние, при котором он выдает сигнал, разрешающий прохождение си1Р ала датчика через формирователь 17, и сигнал, залрещакиций выдачу сигналов и мтации с генератора 24 сигналов имитахщи. Работа блока 1 подтверждени  сигналов отклонени  иллюстрируетс  временной дидгра о4ой на фиг.З. В исходном состо нии на пр гфк выходах всех триггеров - сигнал I, на счетный С-вхоД второго триггера 14 поступают импульсы а конца обхода с вьБсода распределител . Сигнал б отклонени  с выхода первого блока сравнени  поступает на счетные С-вх6ды первого и третьего триггеров. Пер вый триггер срабатывает, на его пр мом выходе устанавливае тс  нулевой

сигнал в, который, поступа  на D вход второго триггера 14, подготавливает его к срабатыванию. Третий триггер 15 сохран ет исходное состо ние . При приходе следующего импульса а конца обхода на вход второго триггера 14 последний срабатывает и выдает с пр мого выхода нулевой сигнал г, который поступает на Г -вход третьего триггера 15, подготавлива  его к срабатывашш. С инверсного выхода второго триггера 14 при этом вьщаетс  сигнал 1 на установочный

S -вход первого триггера, возвраща  его в исходное состо ние, и на вход элемента ИЛИ 12 дл  передачи на вход блока 9 записи дл  осуществлени  записи в блок 8 пам ти кода первого датчшса. В следук цем дикле контрол  происходит сравнение кодов всех контролируемьк датчиков с кодом пер вого датчика и в случае, если с выхода первого блока 6 сравнени  поступает повторно сигнал б отклонени  (случай I, фиг.З), происходит срабатывание третьего триггера 15, которьй выдает с инверсного выхода сигнал д на вход элемента И 16, который разрешает прохождение сигналов отклонени  на выход элемента: И 16 е и на вход анализатора. Следующим импульсом а конца обхода триггер 14 возвращаетс  в исходное состо ние; и устанавливает триггер 15 также в исходное состо ние по 5-входу. Если подтверждени  сигнала отклонени  с выхода первого блока сравнени  во втором цикле контрол  не поступает (случай П, фиг.З), то срабатывани  третьего триггера не происходит и ложный сигнал отклонени  исключаетс , а cлeдvющим импульсом а конца обхода устанавливаютс  в исходное состо ние триггер 14 и блок П подтверждени  информации. Таким образом, в случае формировани  сигнала отклонени  частоты осуществл етс  проверка этого сигнала в следующем цикле контрол  всех датков , но в качестве опорного значени  записываетс  значение частоты первого датчика, при этом ложный сиггт нал об отклонении частоты в следующем цикле Не подтверждаетс , а истинЩ1й подтверждаетс , чем и достигаетс пов1ышеиие достоверности контрол , Технико-экономическа  эффективность предлага:ёмого технического решени  7 . заключаетс  в сокращении ложных

налов отклонени  частоты, которые вызывают срабатывание системы защиты оборудовани , на котором установлены датчики. Это приводит к сокращению

г

L.n

LMJ

вани , отрицательно сказьгоающихс  на производительности, качестве и ресурсе эксплуатации оборудовани .

СЛ

20

Т:

h -s

НЛП 12

Фаг. 2 сиг- просто , остановок и пусков оборудо И 533378

Claims (2)

1.УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЬНОГО КОНТРОЛЯ по авт.св.№ 841007, отличающееся тем, что, с целью повьшения достоверности контроля, в него введены блок подтверждения сигналов отклонения и элемент ИЛИ, выход и первый вход элемента ИЛИ подключены соответственно между входом блока записи информации и первым выходом первого блока сравнения ,между вторым выходом которого и третьим входом анализатора подключены соответственно первый вход и первый выход блока подтверждения сигналов отклонения, второй вход и второй выход кото рого подключены соответственно к втог рому выходу распределителя и второму входу элемента ИЛИ.

2.Устройство по п.1, отличающееся тем, что блок подтверж.дения сигналов отклонения выполнен на триггерах и элементе И,-прямой j выход первого триггера соединен с D -входом второго триггера, прямой выход которого соединен с объединенными D и 5-входами третьего триггера, инверсный выход которого соединен с первым входом элемента И, D-вход первого триггера подключен к шине нулевого потенциала, объеди-, ценные С-входы первого и третьего триггеров и второй вход элемента И, и С-вход второго триггера являются соответственно первым и вторым входами блока подтверждения сигналов отклонение , выход элемента И и объединенные инверсный выход второго триггера и S-вход первого триггера являются соответственно первым и вторым выходами блока подтверждения сигналов отклонения.

СИ СО СР со м

I )53337