SU1394216A1 - Устройство дл контрол распределител импульсов - Google Patents
Устройство дл контрол распределител импульсов Download PDFInfo
- Publication number
- SU1394216A1 SU1394216A1 SU843770745A SU3770745A SU1394216A1 SU 1394216 A1 SU1394216 A1 SU 1394216A1 SU 843770745 A SU843770745 A SU 843770745A SU 3770745 A SU3770745 A SU 3770745A SU 1394216 A1 SU1394216 A1 SU 1394216A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- switch
- pulses
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и позвол ет повысить достоверность контрол и надежность функционировани . Устройство содержит триггер 1, коммутатор 2, элементы И 4 и 5 и элемент ИЛИ 6. Введение формировател 3 сигналов и образование новых функциональных св зей обеспечивают контроль пропадани любых импульсов как четной , так и нечетной последовательностей . 3 ил.
Description
С К
СО
со
4 1чЭ
О5
Ц3и1.1
Изобретение относитс к цифровой вычислительной технике и может быть использовано в электронных вычислительных машинах и цифровых системах с повышенной достоверностью функционировани .
Цель изобретени - повышение дос- товарности контрол и надежности фунционировани за счет обеспечени KOH трол пропадани любых импульсов как четной, так и нечетной последовательностей , а также за счет упрощени устройства.
На фиг. 1 представлена функцио- нальна схема устройства; на фиг. 2 и 3 - временные диаграммы работы уст ройства дл случаев непересекающихс и частично пересекающихс последовательностей импульсов. . Устройство дл контрол распределени импульсов содержит триггер 1 коммутатор 2, формирователь 3 сигналов , первый 4 и второй 5 элементы И, элемент ИЛИ 6, первый 7 и-второй 8 входы устройства и выход 9 устройства .
Первый вход 7 устройства соединен с пр мым входом первого элемента И 4 и инверсным входом второго элемента И 5, выход которого соединен с первым входом элемента ИЛИ 6. Второй вход 8 устройства соединен с пр мым входом второго элемента И 5 и инверсным входом первого элемента И 4, выход которого соединен с вторым вхо дом элемента ИЛИ 6. Выход коммутатор 2 соединен с выходом 9 устройства. Выход формировател сигналов 3 соединен с третьим входом элемента ИЛИ
Выход элемента ИЛИ 6 соединен с объединенными I, С и К-входами триггера 1, пр мой и инверсный выходы которого соединены соответственно с первым и вторым управл ющими входами коммутатора 2. Выходы первого 4 и второго 5 элементов И соединены соответственно с первым и вторым информационными входами коммутатора 2, выход которого соединен с входом формировател сигналов 3.
Устройство дл контрол распределител импульсов работает следующим образом.
, Входные непересекающиес последовательности 10 и 11 импульсов посту- пают соответственно на первый 7 и второй 8 входы устройства. Затем они суммируютс в последов-ательность 12
,-
Q
j 0 5
«
5
5
0
5
на выходе элемента ИЛИ 6. Поэтому на пр мом выходе триггера 1 образуетс сигнал 13, а на выходе 9 устройства по вл ютс импульсы 14. От этих импульсов 14 запускаетс формирователь 3 сигналов, на выходе которого присутствуют импульсы 15.
В случае пересекающихс импульсных последовательностей 16 и 17 соответственно на первом 7 и втором 8 входах устройства возникают импульсы 18 и 19 соответственно на выходах первого 4 и второго 5 элементов И. Начальное состо ние триггера 1 выбираетс в зависимости от того, на какой из входов устройства первым поступает импульс. Цепи установки триггера 1 в исходное состо ние не показаны .
Если первый импульс 10 поступает на первый вход 7 устройства, то исходное состо ние триггера 1 - нулевое . Импульс, поступивший на вход 7, проходит через первый элемент И 4 и элемент ИЛИ 6 на вход триггера 1 и по его заднему фронту триггер 1 переключаетс в единичное состо ние. Через коммутатор 2 этот импульс не проходит, так как на его первом управл ющем входе будет нулевой сигнал с единичного выхода триггера 1 .
Следующим поступает импульс на второй вход 8 устройства. Он проходит на счетный вход триггера i через второй элемент И 5 и элемент ИЛИ 6 и переключает по своему заднему фронту триггер 1 в нулевое состо ние. На выход коммутатора 2 он также не проходит , так как на втором управл ющем входе последнего будет нулевой потенциал с инверсного выхода триггера 1 .
При отсутствии искажений во. входных последовательност х устройство ра- работает аналогично описанному.
При пропадании импульса в одной из входных последовательностей, например импульса на первом входе 7 устройства (фиг. 2), на вход триггера 1 поступают последовательно два импульса с второго входа 8 устройства. Первый из них устанавливает триггер 1 в нулевое состо ние, а второй импульс проходит через коммутатор 2 на выход 9 устройства, сигнализиру об искажении контролируемых последовательное- тей импульсов. Своим задним фронтом этот импульс переключает триггер 1 в единичное состо ние. После этого
3139
по заднему фронту импульса на выходе 9 формирователь 3 сигналов формирует импульс, который через элемент ИЛИ 6 поступает на вход триггера 1 и воз- j вращает его в нулевое состо ние. Далее устройство функционирует аналогично описанному.
Если происходит пропуск импульсов в последовательности 11, поступающей на второй вход 8 устройства (фиг. 2), то первый импульс, пришедший на вход 7, устанавливает триггер 1 в 1, а второй проходит через открытый коммутатор 2, сигнализиру об искажении входных последовательностей (фиг. 2), По заднему фронту второго импульса триггер переключаетс в О. Импульс, сформированный формирователем 3 сигналов в паузе между входными импуль- сами возвращает триггер 1 в единичное состо ние, подготавлива уст рой-. ство к - следующему такту работы.
В предлагаемом устройстве в сравнении с известными число импульсов, выдаваемых на выходе 9, точно соответствует числу пропущенных импульсов во входных последовательност х. Это позвол ет не только фиксировать факт искажени контролируемых последова- тельностей, но и при необходимости подсчитать число (интенсивность) таких искажений, подключив к выходу 9 устройс тва счетчик.
Claims (1)
- Формула изобретениУстройство дл контрол распределител импульсов, содержащее первый и второй элементы И, элемент ИЛИ, триггер, коммутатор, причем первый вход устройства соединен с пр мым входом первого элемента И и инверсным входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход устройства соединен с пр мым входом второго элемента И и инверсным входом первого элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход коммутатора соединен с выходом устройства , от-л и ч а ю щ е е с тем, что, с целью повышени достоверности контрол и надежности функционировани , введен формирователь сигналов , выход-которого соединен с третьим входом элемента ИЛИ, выход которого соединен с объединенными I, С и К-входами триггера, пр мой и инверсньй выходы которого соединены соответственно с первым и вторым управл ющим входами коммутатора, выходы первого и второго элементов И соединены соответственно с первым и вторым информационными входами коммутатора , выход которого соединен с входом формировател сигналов.(ру«.г .Но -«оCn N. do ,S; -. -o
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843770745A SU1394216A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл контрол распределител импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843770745A SU1394216A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл контрол распределител импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1394216A1 true SU1394216A1 (ru) | 1988-05-07 |
Family
ID=21130691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843770745A SU1394216A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл контрол распределител импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1394216A1 (ru) |
-
1984
- 1984-07-09 SU SU843770745A patent/SU1394216A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 529488, кл. G 06 F 11/00, 1975. Авторское свидетельство СССР 1045373, кл. G 06 F 11/00, Н 03 К 5/19, 04.06.82. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3072855A (en) | Interference removal device with revertive and progressive gating means for setting desired signal pattern | |
SU1394216A1 (ru) | Устройство дл контрол распределител импульсов | |
SU485392A1 (ru) | Цифровой временной дискриминатор | |
SU1422363A1 (ru) | Цифрова регулируема лини задержки | |
SU875625A1 (ru) | Шифратор позиционного кода | |
SU1181128A1 (ru) | Устройство дл получени разностной частоты импульсов | |
SU544121A1 (ru) | Устройство контрол импульсных последовательностей | |
SU1242879A1 (ru) | Устройство приема сигналов времени | |
SU1443154A1 (ru) | Устройство дл контрол импульсов | |
SU1622857A1 (ru) | Устройство дл контрол электронных схем | |
SU1522394A1 (ru) | Селектор импульсов по длительности | |
SU1265971A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1192125A1 (ru) | Устройство дл формировани импульсов | |
SU1485253A1 (ru) | Устройство для контроля цифровых систем | |
SU1012196A1 (ru) | Цифрова след ща система | |
SU372706A1 (ru) | Декадное пересчетное устройство | |
SU1109686A1 (ru) | Устройство дл контрол генератора тактовых импульсов | |
SU509993A1 (ru) | Автоматический переключатель | |
SU457158A1 (ru) | Цифрова регулируема лини задержки | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU421132A1 (ru) | Делитель с переменным коэффициентомделения | |
SU1309286A2 (ru) | Устройство дл контрол импульсов | |
SU1120349A1 (ru) | Функциональный генератор | |
SU1481771A1 (ru) | Устройство дл контрол двух импульсных последовательностей | |
SU752811A1 (ru) | Устройство проверки счетчиков |