SU1741282A2 - Устройство дл приема биимпульсных сигналов - Google Patents

Устройство дл приема биимпульсных сигналов Download PDF

Info

Publication number
SU1741282A2
SU1741282A2 SU904792539A SU4792539A SU1741282A2 SU 1741282 A2 SU1741282 A2 SU 1741282A2 SU 904792539 A SU904792539 A SU 904792539A SU 4792539 A SU4792539 A SU 4792539A SU 1741282 A2 SU1741282 A2 SU 1741282A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
frequency divider
inverter
Prior art date
Application number
SU904792539A
Other languages
English (en)
Inventor
Дмитрий Михайлович Манкевич
Анатолий Яковлевич Слинько
Original Assignee
Калужский научно-исследовательский институт телемеханических устройств
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Калужский научно-исследовательский институт телемеханических устройств filed Critical Калужский научно-исследовательский институт телемеханических устройств
Priority to SU904792539A priority Critical patent/SU1741282A2/ru
Application granted granted Critical
Publication of SU1741282A2 publication Critical patent/SU1741282A2/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Использование: прием биимпульсных сигналов. Сущность изобретени : устройство содержит 1 элемент 2ЙЛИ (1). 1 входной согласующий блок (2), 1 усилитель-ограничитель (3), 2 инвертора (4,12), 1 блок сравнени  (5). 2 делител  чзстоты(6,7), 1 RS-триггер

Description

w
Ё
2
10 00
го
К)
Изобретение относитс  к технике св зи , может быть использовано в аппаратуре передачи данных, в узлах передачи информации телеграфных аппаратов и касаетс  усовершенствовани  устройства по авт св. № 1471315.
Известное устройство содержит входной согласующий блок, усилитель-ограничитель , первый делитель частоты, сдвиговый регистр, выходы которого соединены с первым и вторым входами блока сравнени , инвертор, второй делитель частоты, RS- триггер, элемент ИЛИ-НЕ. выход которого соединен с тактовым входом сдвигового регистра , информационный вход которого соединен с выходом RS-триггера, Р-вход которого соединен с выходом второго делител  частоты, первым входом элемента ИЛИ-НЕ и установочным входом первого делител  частоты, выход которого подключен к S-входу RS-триггера, второму входу делител  частоты, тактовый вход которого обьединен с тактовым входом первого делител  частоты и  вл етс  тактовым входом устройства, выход входного согласующего блока соединен с входом усилител -ограничител , выход которого подключен к управл ющему входу второго делител  частоты и через инвертор - к управл ющему входу первого делител .
Известное устройство обладает более высокой, чем ранее рассмотренное, помехоустойчивостью . Однако оно, как и предыдущее , нечувствительно к обрыву линии св зи.
Цель изобретени  - расширение функциональных возможностей устройства за счет фиксации факта обрыва линии св зи.
Поставленна  цель достигаетс  тем, что в устройство дл  приема биимпульсных сигналов по авт.св. № 1471315 содержащее входной согласующий блок, усилитель-ограничитель , первый делитель частоты, сдвиговый регистр, выходы которого соединены с первым и вторым входами блока сравнени , инвертор, второй делитель частоты. RS- триггер и элемент ИЛИ-НЕ, выход которого соединен с тактовым входом сдвигового регистра , информационный вход которого соединен с выходом RS-триггера R-вход которого соединен с выходом второго делител  частоты, первым входом элемента ИЛИ-НЕ и установочным входом первого делител  частоты, выход которого подключен к S-входу RS-триггера, второму входу элемента ИЛИ-НЕ и установочному входу второго делител  частоты, тактовый вход которого обьединен с тактовым входом первого делител  частоты и  вл етс  тактовым входом устройства, выход входного согласующего блока соединен с входом усилител ограничител , выход которого подключен к1 управл ющему входу второго делител  частоты и через инвертор - к управл ющему входу первого делител  частоты, дополнительно введены два сдвиговых регистра, инвертор и элемент 2ИЛИ.
На чертеже представлена функциональна  схема устройства дл  приема биимпульсных сигналов,
0 Устройство дл  приема биимпульсных сигналов содержит входную шину 1, входной согласующий блок 2, усилитель-ограничитель 3, первый инвертор 4 тактовую шину 5, делители 6 и 7 частоты, RS-триггер 8,
5 элемент ИЛИ-НЕ 9, первый сдвиговый регистр 10, блок 11 сравнени , второй инвертор 12, второй и третий регистры 13 и 14. элемент 2ИЛИ 15.
Сигналы с входной шины через узлы 2 и
0 3 поступают на вход делител  7 частоты и, кроме того, через инвертор 4 на вход делител  6 частоты. Выходы делителей 6 и 7 частоты подключены к установочным входам друг друга, а соответственно к S-
5 и R-входам триггера 8 и элемента 9 Синхронизирующие входы делителей 6 и 7 соединены с тактовой шиной 5. Выход триггера 8 подключен к информационному входу сдвигового регистра 10, тактовый вход которого
0 соединен с выходом элемента 9, а выходы первого и третьего разр дов подключены к входам блока 11, выход которого  вл етс  выходом устройства. Вход второго инвертора 12 подключен к выходу усилител -огра5 ничител  3 и к R-входу второго сдвигового регистра 13, D-вход которого соединен с D-входом третьего сдвигового регистра 14 и  вл етс  датчиком лог. 1, С-входы регистров соединены с тактовым входом устройст0 ва. R-вход третьего регистра 14 подключен к выходу второго инвертора 12, а п-выходы второго 13 и третьего 14 сдвиговых регистров подключены соответственно к входам элемента 2ИЛИ 15, выход 16 которого  вл 5 етс  дополнительным выходом устройства. Устройство работает следующим образом
Поступающий на вход устройства дву- пол рный биимпульсный сигнал по шине 1
0 через согласующий блок 2 поступает на усилитель-ограничитель 3, на выходе которого формируетс  однопол рный биимпульсный сигнал, который подаетс  на управл ющие входы делителей и (через инвертор 4) б час5 тогы. За счет этого входна  информационна  последовательность в пр мом и инверсном виде управл ет работой двух делителей б и 7 частоты, причем когда разрешена работа одного делител  частоты, блокируетс  работа другого, и наоборот По вление выходного импульса на выходе делител  6 частоты обеспечивает сброс делител  7, и наоборот, импульс на выходе делител  7 сбрасывает делитель 6. Таким включением делителей достигаетс  их взаимна  синхронизаци , когда граница посылки одного, например единичного, уровн  определ ет начало посылки другого, соответственно нулевого, уровн . Сигналы с выходов делителей 6 и 7 частоты поступают на входы элемента 2ИЛИ-НЕ 9, на выходе которого формируетс  сигнал,  вл ющийс  тактовым сигналом первого сдвигового регистра 10. На D-вход сдвигового регистра поступает сигнал с выхода RS-тригге- ра 8, который представл ет собой восстановленный , т е очищенный от помех, выходной сигнал передатчика.
Работа первого сдвигового регистра 10 и блока 11 сравнени  основана на свойстве биимпульсного сигнала, которое заключаетс  в том, что если на одно плечо сумматора по модулю два подать исходный биимпуль- сный сигнал,а на другое - этот же сигнал, но задержанный на врем  следовани  двух биимпульсных посылок, то на выходе сумматора будет получен сигнал, соответствующий инверсному значению исходной информации. В св зи с этим блок 11 сравнени  может быть выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с инвертором на выходе, а первый сдвиговый регистр 10 представлен обычным регистром последовательного сдвига первый и третий разр ды которого  вл ютс  его задействованными выходами В случае обрыва линии на выходе усилител -ограничител  3 может возникнуть потенциал 1 или О. Длины регистров п выбираютс  так, что при минимальной частоте сигнала на выходе усилител -ограничител  они не должны успевать заполн тьс  1 до n-го разр да При нормальной работе устройства на выходе элемента 3 присутствует сигнал типа меандр (свойство биимпульсного стыка) при котором длительности единичных и нулевых посылок равны. Единична  посылка, поступающа  с выхода усилител  3, устанавливает в нулевое состо ние второй регистр 13 и снимает установку с третьего
регистра 14, разреша  записывать в него 1. Длины регистров выбраны так, что единица будет записана только по n-m-ro разр да , а на выходе n-х разр дов будет уровень О, который через элемент 2И поступает на индикацию. При смене потенциала с 1 на О на выходе элемента 3 снимаетс  установка с второго регистра 13, и он начинает записывать 1, в это врем 
третий регистр 14 установлен в О. Таким образом, при нормальной работе линии на n-х выходах второго 13 и третьего 14 регистров никогда не по вл етс  уровень 1 и на выходе 16 схемы всегда присутствует О. В
случае обрыва линии св зи и зависани  в канале 1 с третьего регистра 14 снимаетс  установка, и он записывает 1, котора , по вившись на его n-м выходе, через элемент 15, поступает на выход 16. При замыкании
на землю и зависании в канале О снимаетс  установка с второго регистра 13, и 1, возникающа  на его n-м выходе, поступает на выход схемы 16. Таким образом, за счет введени  дополнительных элементов
устройства обеспечена возможность фиксации факта обрыва линии св зи: при нормальной работе на выходе 16 устройства присутствует уровень логического О, при обрыве линии св зи - уровень логической
Г

Claims (1)

  1. Формула изобретени  Устройство дл  приема биимпульсных сигналов по авт.св. № 1471315, отличающ е е с   тем, что, с целью обеспечени  приема сигнала об обрыве линии св зи, введены два дополнительных сдвиговых регистра , инвертор и элемент 2 ИЛИ, к первому и второму входам которого подключены соответственно выходы первого и второго дополнительных сдвиговых регистров, С-входы которых соединены с тактовым входом устройства, причем выход усилител -ограничител  подключен к R-входу первого
    дополнительного сдвигового регистра и к входу инвертора, выход которого соединен с R-входом второго дополнительного сдвигового регистра, а D-входы дополнительных сдвиговых регистров  вл ютс  входами логической 1 устройства.
SU904792539A 1990-02-14 1990-02-14 Устройство дл приема биимпульсных сигналов SU1741282A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904792539A SU1741282A2 (ru) 1990-02-14 1990-02-14 Устройство дл приема биимпульсных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904792539A SU1741282A2 (ru) 1990-02-14 1990-02-14 Устройство дл приема биимпульсных сигналов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1471315 Addition

Publications (1)

Publication Number Publication Date
SU1741282A2 true SU1741282A2 (ru) 1992-06-15

Family

ID=21496797

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904792539A SU1741282A2 (ru) 1990-02-14 1990-02-14 Устройство дл приема биимпульсных сигналов

Country Status (1)

Country Link
SU (1) SU1741282A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР М; 1471315, кл. Н 04 L 17/16. 1987 *

Similar Documents

Publication Publication Date Title
CA1198780A (en) Self-clocking binary receiver
US5313501A (en) Method and apparatus for deskewing digital data
US4208724A (en) System and method for clocking data between a remote unit and a local unit
EP0480596B1 (en) Circuit and method for determining the duration of the time interval between two signals
US4573173A (en) Clock synchronization device in data transmission system
JP3036854B2 (ja) 干渉検出回路
US5365547A (en) 1X asynchronous data sampling clock for plus minus topology applications
US4694291A (en) Device for transmitting a clock signal accompanied by a synchronization signal
SU1741282A2 (ru) Устройство дл приема биимпульсных сигналов
US4289976A (en) Circuit arrangement for the transmission of digital data
US4203003A (en) Frame search control for digital transmission system
GB1212340A (en) Transmission system comprising a transmitter and a receiver for the transmission of information in a prescribed frequency band
US4242754A (en) Clock recovery system for data receiver
US5675271A (en) Extended chip select reset apparatus and method
US5146478A (en) Method and apparatus for receiving a binary digital signal
JPS59103424A (ja) 直列−並列デ−タ変換回路
US4078153A (en) Clock signal and auxiliary signal transmission system
GB1194870A (en) Facsimile System
JP2752654B2 (ja) スクランブル化符号のデータ伝送方式
SU1298943A1 (ru) Приемник биимпульсного сигнала
SU1172060A1 (ru) Устройство дл детектировани сигналов двойной частотной телеграфии
US5268931A (en) Data communication system
SU1471315A1 (ru) Устройство дл приема биимпульсных сигналов
RU1837347C (ru) Устройство дл приема данных
SU1732485A1 (ru) Устройство дл передачи и приема данных в полудуплексном режиме