SU1492480A1 - Устройство дл контрол канала св зи - Google Patents

Устройство дл контрол канала св зи Download PDF

Info

Publication number
SU1492480A1
SU1492480A1 SU874314502A SU4314502A SU1492480A1 SU 1492480 A1 SU1492480 A1 SU 1492480A1 SU 874314502 A SU874314502 A SU 874314502A SU 4314502 A SU4314502 A SU 4314502A SU 1492480 A1 SU1492480 A1 SU 1492480A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
counter
output
clock
Prior art date
Application number
SU874314502A
Other languages
English (en)
Inventor
Владимир Юрьевич Васильев
Роман Иванович Шутин
Original Assignee
Предприятие П/Я А-1772
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1772 filed Critical Предприятие П/Я А-1772
Priority to SU874314502A priority Critical patent/SU1492480A1/ru
Application granted granted Critical
Publication of SU1492480A1 publication Critical patent/SU1492480A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение достоверности контрол . Устройство содержит формирователь 1 временных интервалов, триггеры 2 и 8, счетчик 3, дешифратор 4, инверторы 5 и 6, эл-т ИЛИ 7, входную шину 9, шину 10 логической единицы и тактовые шины 11 и 12. При по влении в каждом временном интервале выборок одной или более ошибок триггер 2 переводит счетчик 3 в режим вычитани . Его содержимое последовательно уменьшаетс , и при обнулении он переводитс  в режим остановки счета. При по влении ошибки в следующем временном интервале выборки эл-т ИЛИ 7 устанавливает в единичное состо ние триггер 8, который формирует сигнал "авари ". Этот сигнал снимаетс  только при обнаружении двух следующих подр д безошибочных временных интервалов выборок по сигналу логического нул  счетчика 3. 2 ил.

Description

ч)
U
I г II
« juiRJia „juinjumnr «juuuL . шишлппл
г)
н
)
п.
СО N9
4
00
Фиг.2
Изобретение относитс  к электросв зи и может быть использовано дл  анализа состо ни  телефонных и телеграфных каналов, подверженных воздействию помех.
Цель изобретени  - повышение достоверности контрол .
На фиг. 1 приведена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - временные диаграммы его работы.
Устройство дл  контрол  канала св зи содержит формирователь 1 вре-- менных интервалов, первый триггер 2, счетчик 3, дешифратор 4, первый 5 и второй 6 инверторы, злемент ЕЛИ 7, второй триггер 8, входную шину 9, шину 10 логической единицы, первую 11 и вторую 12 тактовые шины.
Устройство работает следующим образом .
На входную шину 9 поступает инвер сньй сигнал ошибки, вид которого изображен на фиг. 2а, на фину 10 - сигнал логической единицы, а на тактовые ишны 11 и 12 - соответственно пр мой и инверсный тактовые сигналы (фиг. 2в, б) .
Формирователь 1 временных интервалов вырабатывает две последовательности импульсов (фиг. 2г. д), период каждой из которых Tg равен длительности временного интервала одной выборки .
При безошибочной передаче информации первый триггер 2 находитс  в нулевом состо нии и сигналами, пос- тупакщими на установочные входы счетчика 3, переводит последний в режим сложени . По импульсам переноса (фиг. 2г), поступающим на инверсный вход переноса счетчика 3, его содержимое последовательно увеличиваетс . При заполнении счетчика 3 дешифратор 4 и инвертор 5 формируют сигнал логической единицы, который поступает на первый установочный вход счетчика 3 и переводит его в режим остановки счета.
В случае по влени  в каждом вре- менном интервале выборок одной или более ошибок первый триггер 2 посто нно находитс  в единичном состо нии и сигналами, поступающими на установочные входы счетчика 3, переводит его в режим вьмитани . По импульсам переноса (фиг. 2г), поступающим на инверсный вход переноса счетчика
3, его содержимое последовательно уменьшаетс . При обнулении счетчика 3 Дешифратор 4 и Инвертор 6 формируют сигнал логической единицы, который поступает на второй установочный вход счетчика 3 и переводит его в режим остановки счета. При по влении ошибки в следующем временном
интервале выборки элемент ИЛИ 7 вырабатывает сигнал логического нул , который поступает на второй вход триггера 8 и устанавливает его в единичное состо ние. При этом на выходе
5 второго триггера 8 формируетс  сигнал Авари , который снимаетс  только при обнаружении двух следующих подр д безошибочньк временных интервалов выборок по сигналу логического
0 нул  с второго выхода счетчика 3, поступающего на вход сброса второго триггера 8.
При случайном чередовании временных интервалов вьйорок с ошибками и
5 без ошибок режим работы счетчика 3 и его содержимое мен ютс  в зависимости от наличи  ошибок в выборках: при по влении выборки без ошибок счетчик 3 устанавливаетс  в режим
0 сложени  и по импульсу переноса его содержимое увеличиваетс  на единицу, а при по влении выборки с одной и более ошибками счетчик 3 устанавли- |ваетс  в режим вычитани  и по импульсу переноса его содержимое уме- ньшаетс  на единицу. При увеличении интенсивности потока ошибок содержимое счетчика 3 уменьшаетс , после обнулени  счетчика 3 он переходит в режим остановки счета, и при по влении
0
следующей ошибки второй три ггер 8 формирует сигнал Авари .

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  канала св зи, содержащее первый триггер, счетчик, второй триггер, выход которого  вл етс  выходом устройства дл  контрол  канала св зи, и формироватёль временных интервалов, первый выход которого подключен к входу сброса первого триггера, отличающеес  тем, что, с целью повьш1ени  достоверности контрол ,
    введены дешифратор, первый и второй инверторы и элемент ИЛИ, при этом первый вход элемента ИЛИ,  вл ющийс  сигнальным входом .устройства дл  кон
    трол  канала св зи, единичным, первым и вторым тактовыми входами которого  вл ютс  соответственно вход К и тактовь й вход первого триггера и вход формировател  временных интервалов , соединен с входом I первого триггера, пр мой и инверсный выходы которого подключены соответственно к первому и второму установочным входам счетчика, выходы которого подключены к соответствующим входам дешифратора, первый выход которого через первый инвертор подключен к
    лепвпму установочному входу счетчика, тактовым входом первого триггера.
    10
    второй установочный вход которого cd- единен с выходом второго инвертора, вход которого Соединен с вторым выхо дом дешифратора и вторым входом элемента ИЛИ, выход которого подключен к входу Г второго триггера, входы К, тактовый и сброса которого соединены соответственно с входами К и тактовым первого триггера и вторым выходом счетчика, инверсный вход переноса и тактовый вход которого соединены соответственно с вторым выходой формировател  временных интервалов н
    Фцг.1
SU874314502A 1987-10-06 1987-10-06 Устройство дл контрол канала св зи SU1492480A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874314502A SU1492480A1 (ru) 1987-10-06 1987-10-06 Устройство дл контрол канала св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874314502A SU1492480A1 (ru) 1987-10-06 1987-10-06 Устройство дл контрол канала св зи

Publications (1)

Publication Number Publication Date
SU1492480A1 true SU1492480A1 (ru) 1989-07-07

Family

ID=21331011

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874314502A SU1492480A1 (ru) 1987-10-06 1987-10-06 Устройство дл контрол канала св зи

Country Status (1)

Country Link
SU (1) SU1492480A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 794743, кл. Н 04 В 3/46, 1979. Авторское свидетельство СССР № 569041, кл. Н 04 L 11/08, 1975. *

Similar Documents

Publication Publication Date Title
SU1492480A1 (ru) Устройство дл контрол канала св зи
SU361520A1 (ru) Преобразователь частоты в двоичный код
SU1368973A1 (ru) Однотактный распределитель уровней
SU1062757A1 (ru) Устройство дл передачи и контрол сигналов
SU1272304A1 (ru) Цифровой измеритель одиночных временных интервалов
SU1180953A1 (ru) "уctpoйctbo для пpиema и пepeдaчи иhфopmaции"
SU892413A2 (ru) Измеритель интервалов между серединами импульсов
SU1403375A1 (ru) Широтно-импульсный преобразователь аналоговых сигналов
SU621114A1 (ru) Устройство контрол поэлементной синхронизации
SU822339A1 (ru) Селектор импульсов по длительности
SU993456A1 (ru) Устройство дл синхронизации
SU1420653A1 (ru) Устройство дл синхронизации импульсов
SU1413710A1 (ru) Устройство выделени экстремумов сигнала
SU966869A1 (ru) Формирователь импульсов
SU1649668A1 (ru) Преобразователь бипол рного кода в однопол рный
SU1381571A1 (ru) Устройство дл передачи информации
SU1408384A1 (ru) Двухполупериодный преобразователь фаза-код
SU1264135A1 (ru) Двухканальный врем импульсный преобразователь
SU978134A1 (ru) Устройство дл ввода информации
SU790267A1 (ru) Анализатор временных интервалов
SU995189A1 (ru) Устройство дл дифференциально-фазной защиты электроустановки
SU1381693A1 (ru) Уровнево-интегральный формирователь
SU1292199A1 (ru) Устройство дл приема телеграфных сигналов
SU788417A2 (ru) Устройство дл определени скорости телеграфировани
SU1495985A2 (ru) Устройство дл контрол последовательности чередовани импульсных сигналов