SU1381571A1

SU1381571A1 - Устройство дл передачи информации

Info

Publication number: SU1381571A1
Application number: SU864121603A
Authority: SU
Inventors: Виктор Львович Кириллов; Николай Петрович Попков; Александр Эдуардович Четверня
Priority date: 1986-09-23
Filing date: 1986-09-23
Publication date: 1988-03-15

Abstract

Изобретение относитс к системам контрол и может быть использовано в океанологических исследовани х и сейсмологии дл сбора .многоканальной телеметрической информации и передачи данных с использованием единственной линии св зи. Устройство обладает высокой помехоустойчивостью. Устройство содержит датчики I, блоки 2 коммутации (по одному на каждые два датчика ), блок ключей 5, усилители 6, 9, аналого- цифровой преобразователь 7, кодер 8, счетчик 10, блок II формировани синхроимпульсов , преобразователь 12 кода. Каждый блок 2 коммутации содержит ключи 13-16, триггер 17, синхронизатор 18, компаратор 19 и счетчик 20. Повышение помехоустойчивости устройства достигаетс за счет уменьшени переходной помехи между каналами путем разделени аналоговых выборок защитными временными интервалами, которые при этом используютс дл передачи синхроинфор- .мации. 3 ил. I а С

Description

со

00

сд

/А-3

R

. //гт-/

Изобретение относитс к системе контрол и может быть использовано в океанологических исследовани х и сейсмологии дл сбора многоканальной телеметрической информации и нередачи данных с использованием единственной линии св зи.

Цель изобретени - повышение помехоустойчивости устройства за счет уменьшени переходной помехи между каналами путем разделени аналоговых выборок зашит- ными временными интервалами, которые при этом используютс дл передачи синхро- информации.

На фиг. 1 приведена блок-схема устройства дл передачи информации; на фиг. 2 - блок-схема синхронизатора; на фиг. 3 - временные диаграммы работы устройства.

Устройство дл передачи информации содержит дatчики II...IM (с нечетным индексом - пербые, с четным - вторые), и блоки 2... 2, коммутации, к входам koтopыx подключены по два датчика 1. Первые выходы блоков 2, ...2. коммутации объединены первой информационной шиной 3, а вторые выходы - второй информационной шиной 4. К информационным шинам 3 и 4 подключены последовательно соединенные блок 5 ключей , первый усилитель 6, аналого-цифровой преобразователь (АЦП) 7, кйдер 8 и второй усилитель 9. Второй выход кодера 8 подключен к taктиpyeмoмy входу АЦП 7, К входу счетчика 10 и к первому входу блока ll формировани синхроимпульсов, первый выход которого подключен к третьему входу, а второй выход - к четвертому входу блока 5 ключей, к четырем управл юшим входам которого подключены соответствующие выходы преобразовател 12 кода, вход которого соединен с выходом счетчика 10 и с вторым входом блока 11 формировани синхроимпульсов .

Каждый блок 2 коммутации содержит с первого по четвертый ключи 13-16, триггер 17, синхронизатор 18, компаратор 19 и счетчик 20, первый и второй аыходы которого подключены к управл ющим входам соответственно первого 13 и второго 14 ключей, выходы которых подключены соответственно к первой 3 и второй 4 информационным шинам , входам третьего 15 и четвертого 16 ключей и первому и второму входам синхронизатора 18, выход которого соединен с первым входом триггера и первым входом счетчика 20, второй вход которого соединен с выходом компаратора 19, третьим входом синхронизатора 18 и аторым входом триггера 17, первый и второй выходы которого подключены соответственно к четвертому и п тому входам синхронизатора 18 и управл ющим входам соответственно третьего 15 и четвертого 16 ключей, выходы которых под ключены к входу компаратора 19.

Синхронизатор 18 содержит ключи 21 и 22, блок 23 кадровой синхронизации, триггер 24 и счетчик 25, выход которого подключен к входу триггера 24, второй вход которого подключен к выходу блока 23 кадровой cинxpq изaции, первый вход которого подключей к выходам ключей 21 и 22, управл ющий вход ключа 21 вл етс п тым входом синхронизатора 18, а управл ющий вход ключа 22 вл етс четвертым входом синхронизатора 18 и вторым входом блока 23 кадровой синхронизации, третий вход которого вл етс третьим входом синхронизатора 18, выход которого вл етс четвертым входом блока 23 и выходом триггера 24, второй выход которого подключен к входу счетчика 25, второй вход которого соединен с вторым выходом блока 23 кадровой синхронизации. Входами ключей 21 и 22 вл ютс соответственно первый и второй входы синхронизатора -18.

Устройство дл передачи информации ра ботает следующим образом.

При включении питани (на структурных схемах цепи питани не показаны) функциональные узлы устанавливаютс в исходное состо ние, а на втором выходе кодера по вл ютс тактовые импульсы, формируемые

5 внутренним генератором частоты кодера 8. Акустические или сейсмические волны воспринимаютс Датчиками 1, ...1 и в виде электрических нормализованных сигналов поступают на вход блоков 2, ...2 коммутации . В начальный момент работы устройства КЛ10ЧИ 13 и 14 разомкнуты, а в блоке 5 кJlючи I, IV замкнуты, ключи II, III разомкнуты. Тактовые импульсы с кодера 8 поступают на тактируемый вход АЦП 7, первый вход блока 11 формировани синхрог импульсов и вход счетчика 10. Кольцевой счетчик 10 организует цикл работы устройства . Каждый цикл состоит из служебного и информационного кадров (фиг. За, б) Кадры содержат импульсы синхронизации и временные промежутки, которые в служебном

0 кадре затем заполн ютс служебными байтами (цифровыми словами), а в информационном кадре заполн ютс аналоговыми выборками, которые посредством АЦП 7 преобразуютс в информационные байты (циф5 ровые слова). Циклы разделены импульсом цикловой синхронизации, а служебный кадр отделен от информационного импульсом кадровой синхронизации (фиг. 36). Эти импульсы синхронизации передаютс по одной ни формационной шине (например, по первой

0 информационной щине 3). По другой шине (например, по информационной шине 4) в служебном кадре передаютс импульсы байтовой синхронизации. Информационный кадр в цикле следует сразу за служебным и содержит импульсы байтовой синхронизации , которые передаютс в блоки 2i...2, и аналоговые выборки сигнала от датчиков li...l«. Импульсы байтовой синхронизации и аналоговые выборки в течение информа0

5

ционного кадра чередуютс в информационных шинах 3 и 4 по перекрестному методу (фиг. За, б).

В течение времени, отведённого дл передачи служебного кадра, ключи I, IV бло- ка 5 переключателей замкнуты, а ключи II, III разомкнуты. С выхода блока 11 формировани синхроимпульсов на первую информационную шину 3 поступают импульсы цикловой и кадровой синхронизации. Одновременно с второго выхода блока 11 формировани синхроимпульсов на вторую информационную шину 4 поступают следуюшие один за другим импульсы байтовой синхронизации служебного кадра, число которых

10

вой 3 и второй 4 информационным тинам, осуществл етс сравнение сигналов. При совпадении импульса цикловой синхронизации с первым импульсом байтовой синхронизации служебного кадра формируетс управл ющий сигнал на выходе синхронизатора 18 дл адресного счетчика 20 и триггера 17 (их первые входы), обнул и запреща их работу в течение всего служебного кадра. В таком состо нии ключ 15 замкнут, а ключ 16 разомкнут, так как на их управл ющие входы поступают соответственно пр мой и инверсный сигналы с выходов триггера 17. На вход компаратора 19 через ключ 15 с первой информационной щины 3 поступают

определ етс длительностью служебного кад-15 импульсы байтовой синхронизации служебра . При передаче информационного кадра во врем первого такта ключи I, 111 блока 5 замыкаютс , а ключи II, IV размыкаютс . С первого выхода блока 11 формировани синхроимпульсов через ключ I блока 5 поступает на первую информационную шину 3 первый импульс байтовой синхронизации информационного кадра, а с блока 2 коммутации через вторую информационную шину 4 и ключ III блока 5 на вход усилитеного кадра. На выходе компаратора 19 формируютс импульсы тактовой частоты, поступающие на вторые входы (счетные входы ) адресного счетчика 20 и триггера 17. В конце служебного кадра по совпадению импульса кадровой синхронизации с последним импульсом байтовой синхронизации служебного кадра сигнал с выхода синхронизатора 18 снимает запрет на работу триггера 17 и адресного счетчика 20. На первом

л 6 поступает информационна выборка 25 такте информационного кадра триггер 17

первого датчика 1 (первого канала). Затем из аналоговой выборки в АЦП 7 формируетс информационный байт (цифровое слово), который в кодере 8 преобразуетс в линейный код и через согласующий усилностаетс в предыдущем состо нии, поэтому ключ 15 замкнут, а ключ 16 разомкнут. На выходе компаратора 19 формируетс тактовый импульс, который переключает триггер 17, и, соответственно, измен етс состо 9 передаетс в магистральную линию ние ключей 15 и 16. На втором такте инфортель

св зи. Во врем второго такта ключи I, III блока 5 размыкаютс , а ключи II, IV замыкаютс и на вторую информационную щину 4 поступает второй импульс байтовой синхронизации информационного кадра с второго выхода блока 11 формировани синхроимпульсов через ключ IV, а с блока 2 коммутации через первую информационную шину 3 и ключ II блока 5 на вход усилител 6 поступает втора информационна выборка аналогового сигнала второго датчика 1 , котора преобразуетс аналогично предыдущей выборке.

Затем процесс передачи импульсов байтовой синхронизации информационного кадра и обработки аналоговых выборок повто р етс до окончани цикла, т. е. до оконча ни опроса всех датчиков 1,....

Работой блока 5 управл ет преобразователь 12, четыре управл ющих выхода которого соединены- с соответствующими входами блока 5.

Блоки 2,... коммутации обеспечивают формирование из импульсов байтовой синхронизации тактовой частоты (фиг. Зв), котора управл ет коммутацией датчиков 1, ....„ (каналов) дл формировани ана35

мациоииого кадра на вход компаратора 19 через ключ 16 с информационной щины 4 поступает второй импульс байтовой синхронизации информационного кадра и на выходе компаратора 19 формируетс очередной тактовый импульс, который переключает триггер 17 и ключи 15 и 16 в исходное состо ние. Далее процесс формировани тактовой частоты продолжаетс до начала следующего цикла, т. е. до совпадени импульса цикло40 вой синхронизации с первым импульсом байтовой синхронизации служебного кадра. После этого цикл повтор етс .

Основным узлом, который организует работу блоков 2.,...2.коммутации, вл етс синхронизатор 18. Если ключ 15 блоков 2,...2зд разомкнут, то ключ 21 синхронизатора 18 замкнут, так как на их управл ющие входы подаютс сигналы с разных выходов (пр мой, инверсный) триггера 17. Управл ющие входы ключей 16 и 22 включены анало50 гично. Выход компаратора 19 и пр мой выход триггера 17 соедииены с входами блока 23 кадровой синхронизации через третий и четвертый входы синхронизатора 18, где происходит сравнение сигналов этих входов. При совпадении сигналов блок 23 кадровой

45

логовых выборок с требуемыми длитель- синхронизации формирует импульс, который

ностью и очередностью. Это происходит следующим образом. В синхронизаторе 18, подключенном первым и вторым входами к перустанавливает триггер 24 в иулевое состо ние . Триггер 24 формирует сигнал на выходе синхронизатора 18 и разрешает работу счет

импульсы байтовой синхронизации служебного кадра. На выходе компаратора 19 формируютс импульсы тактовой частоты, поступающие на вторые входы (счетные входы ) адресного счетчика 20 и триггера 17. В конце служебного кадра по совпадению импульса кадровой синхронизации с последним импульсом байтовой синхронизации служебного кадра сигнал с выхода синхронизатора 18 снимает запрет на работу триггера 17 и адресного счетчика 20. На первом

остаетс в предыдущем состо нии, поэтому ключ 15 замкнут, а ключ 16 разомкнут. На выходе компаратора 19 формируетс тактовый импульс, который переключает триггер 17, и, соответственно, измен етс состо ние ключей 15 и 16. На втором такте инфор ние ключей 15 и 16. На втором такте инфор5

мациоииого кадра на вход компаратора 19 через ключ 16 с информационной щины 4 поступает второй импульс байтовой синхронизации информационного кадра и на выходе компаратора 19 формируетс очередной тактовый импульс, который переключает триггер 17 и ключи 15 и 16 в исходное состо ние. Далее процесс формировани тактовой частоты продолжаетс до начала следующего цикла, т. е. до совпадени импульса цикло0 вой синхронизации с первым импульсом байтовой синхронизации служебного кадра. После этого цикл повтор етс .

5

синхронизации формирует импульс, который

устанавливает триггер 24 в иулевое состо ние . Триггер 24 формирует сигнал на выходе синхронизатора 18 и разрешает работу счетчика 25 На счетный вход счетчика 25 поступаю: . сформированные блоком 23 ка. фовой синхронизации из импульсов, поступающих на ее вход с выхода компаратора 19 через третий вход синхронизатора 18. Счетчик 25 имеет предварительную установку в зависимости от числа тактов служебного кадра и по последнему из них формирует импульс, который устанавливает триггер 24 в единичное состо ние. По вившийс уровень на пр мом выходе триггера 24 запрещает дальнейшую работу счетчика 25, а инверсный выход триггера 24 разрешает работу триггера 17 и адресного счетчика 20. В таком состо нии триггер 24 отаетс до прихода следуюш.его импульса цикловой синхронизации , после чего процесс работы синхронизатора 18 повтор етс .

Одновременно адресный счетчик 20 всех блоков 2, ...2.„ коммутации осуществл ет под счет импульсов, которые поступают на его второй (счетный) его вход. Каждый адресный счетчик 20 имеет предварительную установку в зависимости от очерёдности подключени к информационным шинам 3 и 4 соответствующих датчиков 1,.... При совпадении подсчитанных импульсов с предварительной установкой адресного счетчика 20 на его выходах по очередности по вл етс управл ющие сигналы, которые замыкают ключи 13 и 14 на врем выборки аналогового сигнала соответствующего из датчиков 1., ...1„ дл передачи аналоговых выборок по информационным щинам 3 и 4.

Таким образом, по информационным щинам 3 и 4 в промежутках между импульсами байтовой синхронизации информационного кадра передаютс информационные выборки всех каналов От датчиков 1, ...1„, которые на входы усилител 6 объедин ютс в непрерывную последовательность аналоговых выборок без переходных помех.

Claims

Формула изобретени

Устройство дл передачи информации, содержащее датчики, блоки коммутации, первый усилитель, выход которого соединен с первым входом аналого-цифрового преобразовател , выход которого соединен с вхо

0

5

0

5

0

5

дом кодера, первый выход которого подключен к входу второго усилител , выход которого вл етс выходом устройства, второй выход кодера соединен с входом счетчика и с вторым входом аналого-цифрового преобразовател , каждый блок коммутации выполнен из триггера, первого ключа и счетчика, первый выход которого соединен с управл ющим входом первого ключа, выходы первых датчиков подключены к входам первых ключей соответствующих блоков коммутации, отличающеес тем, что, с целью повышени помехоустойчивости устройства, в него введены блок ключей, преобразователь кода и блок формировани синхроимпульсов, каждый блок коммутации снабжен компаратором , ключами и синхронизатором, в каждом блоке коммутации выход первого ключа соединен с первым входом синхронизатора, выход второго ключа подключен к второму входу синхронизатора, выход которого соединен с первыми входами триггера и счетчика, второй выход которого подключен к управл ющему входу второго ключа, выходы первого и второго ключей соединены соответственно через третий и четвертый ключи с входом компаратора, выход которого подключен к второму входу счетчика, к третьему в.ходу синхронизатора и к второму входу триггера, первый выход которого соединен с четвертым входом синхронизатора и с управл ющим входом третьего ключа, второй выход триггера подключен к п тому входу синхронизатора и к управл ющему входу четвертого ключа, выходы вторых датчиков соединены с входами вторых ключей соответствующих блоков коммутации, выходы первого и второго ключей которых подключены соответственно к первому и второму входам блока ключей, выход которого соединен с входом первого усилител , второй выход кодера подключен к первому входу блока формировани синхроимпульсов, первый и второй выходы которого соединены соответственно с третьим и четвертым входами блока ключей, выход счетчика подключен к второму входу блока формировани синхроимпульсов и к входу преобразовател кода, выходы которого соединены с управл ющими входами блока ключей.

ifc/H/rer ou Cf /v o c/Jai/c/i/ ) bcfc/frr i

l/ frtj/76C )(ffaHi/3a fc/ij l/ff offMcft fJc fjffbf6 6f5offfftJ

a

д

s .1ПЯ1шшп ллпл л тпл тг-

«А«7Й7

t/ff op f atfi/o/ / /fj

Цикл

. Sot/mffffffij ctf ifaof i ftfaL/

ue.5