SU1259260A1 - Устройство управлени выборкой команд - Google Patents

Abstract

Устройство дл  выборки команд относитс  к области цифровой вычислительной техники и может быть использовано в качестве блока пам ти команд с предварительной выборкой дл  ЦВМ, к которым предъ вл ютс  по- вьшенные требовани  по быстродействию и энергопотреблению. Целью изобретени   вл етс  упрощение устройства . Устройство содержит счетчик адреса, блок пам ти, группу регистров, группу элементов И, группу триггеров флага пропуска команды и два элемента И. Устройство обеспечивает выполнение следующих функций: прием начального адреса команды; запись информации из оперативной пам ти в первый регистр буфера команд; выдачу по запросу очередной команды из пос- ( леднего регистра буфера команд; пропуск очередной команды по соответствующему сигналу. 1 ил. (Л ю сд ю а:

Description

«1259260

Изобретение относитс  к цифровой

вычислительной технике и может быть использовано в качестве блока предварительной выборки команд ЦВМ, к которым предъ вл ютс  высокие требовани  по быстродействию и ограничени  на аппаратурные затраты (энергопотребление ) .

Целью изобретени   вл етс  упрощение устройства.

На чертеже представлена функцио- нальна  схема предлагаемого устройства .

Устройство содержит счетчик 1 адреса , блок 2 пам ти, группу регистров ,3, элементы И 4 и 5, группу элементов И 6, триггер 7 пропуска команды , группу триггеров 8 флага, входы 9 записи адреса команды, 10 адреса команды, 11 запроса выдачи очередной команды, 12 тактовых импульсов , 13 признака пропуска очередной команды устройства, -выходы 14 кода команды и 15 признака выдачи кода команды устройства.

Регистры 3 группы образуют буфер команд.

Счетчик 1 адреса предназначен дл  формировани  адреса очередной команды .

Триггер 7 предназначен дл  хранени  запроса на пропуск очередной команды (цепи начального сброса триггера 7 не показаны).

Триггеры 8 предназначень дл  хранени  сигналов Свободен-зан т одноименных регистров 3.

Вход 10 устройства предназначен дл  занесени  адреса команды в счетчик 1 команд по синхронизирующему сигналу входа 9 в начале работы и при выполнении команд переходов, сигнал с входа 9, кроме того, приводит- в исходное состо ние (Свободен) триггеры 8.

На вход 11 устройства поступают сигналы запроса очередной команды, на вход 12 поступает последовательность импульсов от генератора, периг од которьЕх равен циклу обращени  к пам ти, на вход 13 поступает из процессора сигнал пропуска очередной команды..

Выход 14 устройства предназначен дл  вьщачи очередной команды, сопровождаемой синхронизируюпщм импульсом на выходе 15.

Устройства работает следующим образом .

В блоке 2 пам ти наход тс  команды , подлежащие выполнению. Устройство приходит в исходное состо ние при подаче на вход 10 адреса начальной команды, сопровождаемого синхронизирующим сигналом с входа 9, в результате чего сбрасываютс  (устанавливаютс  в состо ние Свободен) триггеры 8. Импульс с входа 12 через открытый элемент И 6 считывает команду с блока 2 пам ти по начальному адресу, выставленному на информационных выходах счетчика 1, записывает эту команду в первый регистр 3, переводит одноименный триггер 8 в состо ние Зан т и прибавл ет единицу к содержимому счетчика 1. Сигнал с

пр мого выхода первого триггера 8 через открытый второй элемент И 6 переписывает информацию из первого регистра 3 во второй регистр 3-, сбрасывает первый триггер 8 и -устанавливает в состо ние Зан т второй триггер 8. В результате первый элемент И 6 вновь открываетс , а второй элемент И 6 закрываетс  и т.д. Таким образом, информаци , считанна  с блока 2 пам ти в первый регистр 3, последовательно переписываетс  из регистра в регистр, освобожда  первый регистр 3 дл  записи очередной команды и последовательно заполн  

регистры.

Сигнал запроса с входа 11 устройства через открытый элемент И 4

(предполагаетс  что сигнал Пропуск команды на вход 13 не поступал) поступает на выход 15 устройства, сопровожда  информационный код на выходах 14 устройства. Этот же сигнал сбрасывает п-й триггер 8, в результате чего открываетс  одноименный

элемент И 6, что свидетельствует о готовности п-го регистра 3 записать информацию из (п-1)-го регистра 3 и т.д. Таким образом, при поступлении каждого сигнала запроса на вход

11 устройства и непустом буфере команд происходит считывание очередной команды из п-го регистра 3 группы , о чем свидетельствует по вление сигнала на выходе 15 устройства.

В ЭВМ дл  организации программных переходов часто используютс  команды следующего типа Если выполнено условие , то пропустить следующую команJ1

ду. Дл  обеспечени  такого режима в предложенном устройстве введены триггер 7 и элемент И 5.

Если в какой-либо момент поступает сигнал Пропуск команды на вход 13 устройства, то триггер 7 переводитс  этим сигналом в единичное состо ние , элемент И 4 закрываетс , в результате очередной запросный сигнал на входе 11 не вызывает по вле-; ние сигнала на выходе 15, т.е. очередна  команда на информационных выходах 14 устройства пропущена. Одновременно сигнал с пр мого выхода п-го триггера 8 через открытый элемент И 5 поступает на вход сброса этого же триггера, в результате чего открываетс  одноименный элемент И 6, т.е. в п-й регистр 3 записываетс  следующа  за пропущенной команда. Этот же сигнал сбрасывает триггер 7, т.е. элемент И 4 открываетс , а элемент И 5 закрываетс .

Claims (1)

1. Формула изобретени  25

   Устройство управлени  выборкой команд, содержащее блок пам ти, группу регистров, два элемента И, счетчик адреса и триггер пропуска команды, причём информационный вход, вход записи и выход счетчика адреса подключены соответственно к входу адреса команды устройства, к входу записи адреса команды устройства и к информационному входу блока пам ти , выход которого подключен к информационному входу первого регистра группы выход п-го регистра группы подключен к выходу кода ко- i манды устройства, где п - количество буферизируемых команд, выход первого элемента И подключен к выходу признака выдачи кода команды устройства, пр мой выход триггера пропуска ко- I манды подключен к первому входу второго элемента И, о т.л и ч а ю- щ е е с   тем, что, с целью упроще10

   15

   20

   25

   592604

   ни , оно содержит группу элементов И и группу триггеров флага, причем вход записи адреса команды устройства подключен к первым входам уста- 5 новки в О триггеров флага группы, вход тактовых импульсов устройства подключен к первому входу первого элемента И группы, вых,од которого подключен к синхровходу первого регистра группы, входу прибавлени  единицы счетчика адреса, входу записи-считывани  блока пам ти и к входу установки в 1 первого триггера группы, выход К-го регистра группы подключен к информационному входу (К + 1)-го регистра группы (К 1, п-1), выход Р-го элемента И группы подключен к синхровходу Р-го регистра группы (Р - 2, п), к входу установки в 1 Р-го триггера флага группы и к второму входу установки в О (Р-1)-го триггера флага группы, пр мой и инвер сный выходы К-го триггера флага группы подключены соответственно к первому входу (Ky-l)-ro и к второму входу К-го элементов И группы, инверсный выход п-го триггера флага группы подключен к второму входу п-го элемента И группы, пр мой выход п-го триггера флага группы подключен к первому входу первого элемента И и к второму входу второго элемента И, выход которого подключен к второму входу установки в О п-го триг- гера флага группы и к входу установки в О триггера пропуска команды, вход установки в 1 и инверсный выход которого подключены соответственно к входу признака пропуска очередной команды устройства и к второму входу первого элемента И, вход запроса вндачи очередной команды устройства подключен к третьему входу первого элемента И и к третьему входу установки в О h-го триггера флага группы .

   0

   5

   0

   5

   /3

   11

   /5