SU1591051A1 - Устройство для селекции признаков объектов - Google Patents

Description

Изобретение относится к автоматике, в частности к устройствам для селекции признаков объектов, и может быть использовано при распознавании входных ситуаций различных технологических процессов. Цель изобретения —

Фаг.1

повышение быстродействия устройства. Поставленная цель достигается путем запоминания адреса, последнего просмотренного признака и исключения необходимости повторного "листания страниц", что обеспечивается введением третьего блока 3 памяти, адресные входа которого подключены к соответствующим выходам селектора адреса, элемента И 6, сумматора 9, информационные входы которого подключены к информационным выходам регистра и реверсивного счетчика, дешифратора 5, информационный вход которого соединен с выходом реверсивного счетчика, инвертора, вход которого подключен к выходу дешифратора, а выход соединен с другим входом элемента И 6, четвертого элемента 14 задержки, вход которого подключен к выходу третьего элемента задержки, а выход соединен с установочным входом сумматора Э, 4 ил.

(8

5и ,1591051

>

3

159105!

4

Изобретение относится к автоматике, в частности к устройству для се%

лекции признаков объектов, и может быть использовано при распознавании $ входных ситуаций различных технологических процессов.

Цель изобретения - повышение быстродействия устройства,

На фиг, 1 представлена блок-схема устройства; на фиг, 2 - пример конкретного конструктивного выполнения селектора адреса; на фиг. 3 - пример ко нкретного конструктивного выполне- . ния третьего блока памяти; на фиг,4 - ,5 временная диаграмма работы устройства.

Устройство включает первый 1, второй 2 ι. третий 3 блоки памяти, реверсивный счетчик 4, дешифратор 5, элемент И 6, инвертор 7, регистр 8, сум- 20 матор 9, элемент ИЛИ 10, первый 11, второй 12, третий 13 и четвертый 14 элементы задержки и блок 15 синхронизации.

Первый блок 1 памяти выполнен в ви-25 де постоянного запоминающего устройства, в фиксированных ячейках которого хранятся базовые адреса, с которых начинаются справки по соответствующим предметным областям, Второй 2 блок 30 памяти выполнен по адресной структуре.

Блок 15 синхронизации содержит первую 16, 17» вторую 18, 19, третью 20,

21 группы элементов И, триггеры 2224, группу элементов ИЛИ 25-27, пер- дд вый 28, второй 29 и третий 30 элементы ИЛИ, элементы 31-33 задержки,

.Блок 3 памяти содержит первую 3436 и вторую 37-39 группы элементов И, регистры 40-42 и группу 43 элементов дд ИЛИ.

Показаны также входы 44-46, вход 47 - управляющий вход устройства, выход 48 - первый синхронизирующий выход, выход 49 - второй синхронизирую- 45 щий выход, выход 50 — третий синхронизирующий выход, выходы 51-53 - выходы первой группы и выхода 54—56 второй группы, вход 5.7 блока памяти выход реверсивного счетчика 4 и выход $д 58 — выход третьего блока памяти и вход реверсивного счетчика,

Выход 59 является выходом устройства, .

Устройство работает следующим об- дд разом.

Входа 44—46 блока 15 (фиг. 1 и 2) являются входами устройства и на эти входы поступают сигналы идентификации

объектов, признаки которых хранятся в памяти устройства,

С этой целью последовательность признаков, характеризирующих каждый из заданных объектов, заранее записывается в блок 2 оперативной памяти (цепи записи исходной информации и установки всех узлов в исходное состояние не показаны для упрощения чертежа ) ,

Идентификация любого' из объектов приводит к появлению на одном из входов 44-46 сигнала идентификации,

Допустим, что. такой сигнал появился на ьходе 44 блока 15, откуда он поступает на импульсные входы элементов 16 и 17, Однако открыт по второму потенциальному входу будет только один элемент И 16, поскольку он соединен с нулевым выходом триггера 22, находящегося в исходном (нулевом) состоянии, а элемент И 17 будет заперт низким потенциалом с единичного выхода того же триггера.

Пройдя элемент И 16, импульс идеи— тификации, во-первых, через элементы ИЛИ 26 и 27 поступает на нулевые входа триггеров 23 и 24, подтверждая их нулевое состояние, во-вторых, через элемент ИЛИ 29 он поступает на выход 50, в-третьих, после задержки на элементе 31 он поступает на единичный вход триггера 22, устанавливая его в единичное состояние, и, в-четвертых, он выдается на. выход 51 селектора непосредственно и через элемент ИЛИ 30 на выход 48 (фиг. 2),·

Согласно временной диаграмме импульс идентификации с выхода 50 поступает на синхронизирующие входы элементов И 34-36 и регистров 40-42 блока 3, Однако, поскольку элементы 34—

36 закрыты по потенциальному входу низкими потенциалами с единичных выходов триггеров 22-24 (выход# 54-56 ), то поступление синхроимпульсов на вход 50 не оказывает никакого воздействия на состояние регистров 40-42.

После задержки импульса идентификации на элемента 31 на время, определяемое временем срабатывания регистров 40—42 (фиг., 4 г ), он поступает на единичный вход триггера 22, устанавливая его в единичное состояние, при котором высоким потенциалом открывается элемент И 17 и низким потенциалом закрывается элемента И 16, Кроме того, высокий потенциал с единичного

05

⁵ 159

выхода триггера выдается на выход 54, откуда он поступает на соответствующие входы элементов И 36 и 39 блока , и открывает их по одному входу, '

Кроме того, этот же импульс с выхода 48 (фиг, 4 е) поступает на синхронизирующий вход реверсивного счетчика 4 и на входы соответствующих элементов И 39, подключающих выхода регистра 41 через элементы ИЛИ 43 к информационным входам реверсивного счетчика 4, Однако, поскольку в исходном состоянии все регистры были обнулены, то в реверсивный счетчик 4 по информационным шинам заносится нулевая информация,

И, наконец, с выхода 51 (фиг. 4 е) блока 15 этот же импульс поступает на вход фиксированной ячейки блока 1, где записан базовый адрес массива признаков, характеризирующих объект идентификации.

Этот адрес с выхода блока 1 по информационным шинам парафазным кодом заносится в регистр 8 по синхросигналу с выхода элемента 11 задержки (фиг. 4 ж). Последний с выхода элемента 11 задержки, пройдя элемент ИЛИ 10, поступает на еход второго элемента задержки, где задерживается на время установки кода в регистре 8.

С выхода регистра 8 и реверсивного счетчика 4, в котором в данный момент времени одни нулА, их содержимое поступает на вход сумматора 9, где по синхросигналу с выхода элемента 12 задержки (фиг. 4 з ) формируется окончательный результат, поступающий на адресный вход блока 2' памяти, на вход считывания которого сигнал считывания поступает с выхода элемен.та 13 задержки, задерживающий синхроимпульс на время переходных процессов в сумматоре.

В результате на выход 59 устройства выдается содержимое соответствующей ячейки блока памяти в виде справки о соответствующем признаке, а сам импульс считывания поступает на суммирующий вход реверсивного счетчика и увеличивает его содержимое -на единицу.

Кроме того, этот же импульс после задержки на элементе 44 на время считывания признака поступает на сбросовый вход сумматора и устанавливает его в исходное состояние.

10

,5

20

25

30

35

40

45

50

1 6

Если пользователю понадобился следующий признак этого же объекта, то

на вход 44 вновь подается импульс

идентификации, поступающий на входа

элементов И 16 и 17,

Однако теперь этот ийпульс пройдет через открытый по второму входу элемент И 17 (фиг. 2) и через элемент ИЛИ 28 пройдет на выход 49 селектора, откуда сразу же через элемент ИЛИ 10 поступит на вход элемента 12 задержки и далее на синхронизирующий вход сумматора 9, в котором к содержимому базового адреса добавится содержимое реверсивного счетчика, увеличивая тем самым на единицу очередной адрес считывания и т.п,

Процесс выдачи информации о признаках объекта будет продолжаться аналогичным обраэом до тех пор_г пока на вход 44 поступают импульсы идентификации.

При необходимости возврата к просмотру только что просмотренного признака пользователь нажимает клавишу "Возврат" (не показана), в результате чего на входе 47 появляется импульс, поступающий на импульсный вход элемента И 6 , на другой вход которого поступает высокий потенциал с выхода инвертора 7, подключенного к выходу дешифратора 5.

Дешифратор 5 выдает на свой выхоД высокий потенциал только в том случае, если содержимое реверсивного счетчика 4 равно нулю.

Так как рассматривается случай возврата к ранее просмотренному признаку, то в реверсивном счетчике 4 уже зафиксировано некоторое число просмотренных признаков, В результате этого на выходе дешифратора будет низкий потенциал, а на выходе инвертора 7 высокий.

В результате этого импульс с входа 47, пройдя элемент И б, поступает как вычитающий вход реверсивного счетчика, уменьшая его содержимое на единицу, так и через элемент 12 задержки · на синхронизирующий вход сумматора, обеспечивая формирование адреса на входе блока памяти.

дд’ Импульсом с выхода элемента 13 задержки по адресу, определяемому кодом в сумматоре 9, считывается содержимое соответствующей ячейки блока 2 памяти, а затем импульсом с выхода элемента

7

1591051

8

14 задержки сумматора 9 сбрасывается

• в исходное состояние,

Повторное нажатие клавиши "Возврат" вызывает· просмотр признаков объектов 5 в обратном "листании" до тех пор, по. ка содержимое реверсивного счетчика 4 не станет равным нулю, Этот момент будет зафиксирован дешифратором 5 -вы-, дачей высокого потенциала, который ю после инвертирования инвертором 7 заблокирует элемент И 6 по второму вхо^

. ДУ.

Необходимость классификации другого объекта приведет к появлению сиг- 15 нала на другом входе блока 15, например 45, Этот импульс с- входа 45 прой• дет открытый в исходном состоянии элемент И 18 и через элемент ИЛИ 29 поступает на выход 50 селектора, откуда 20 поступает на синхронизирующие входа элементов 34-36, Поскольку открыты будут потенциалом триггера 22 только элементы И 36, то импульс с входа 50 (фиг, .3) переписывает содержимое ре- ’25 версивного счетчика регистр 41, а импульсом с выхода элемента 32 задержки

и элемента ИЛИ 30 .(выход 48) содержимое регистра 40 череэ элементы И 38 .· и ИЛИ 43 будет переписано в реверсив- 30 ный счетчик 4,

Таким образом, после просмотра необходимого количества признаков при возвращении к просмотру признаков какого-либо из распознаваемых объектов нет необходимости в повторном поиске ("листании") признаков, начиная с первого, Появление сигнала с выбранного входа 44-46 сразу же вызывает последний просмотренный ранее приз- 49 нак, что особенно удобно при сравнительном анадизе признаков различных объектов,'

Другими словами, введение новых узлов и блоков позволило существен- 45

• но в 2-3 раза повысить быстродействие предлагаемого объекта, исключив необ. ходимость в повторном поиске интересующей информации,

50

Claims (1)

1. Формула изобретения

   Устройство для селекции признаков объектов, содержащее первый блок памяти, входа считывания которого соединены с выходами первой группы блока синхронизации, а выход подключен к ин-.

   формационному входу регистра, синхронизирующий вход которого подключен к выходу' первого элемента задержки, вход которого соединен с первым выходом блока синхронизации, выхода которого являются информационными входами устройства, элемент ИЛИ, входа которого подключены к второму выходу блока синхронизации и выходу первого элемента задержки, а выход соединен с входом второго элемента задержки, выход которого подключен к входу третьего элемента задержки, выход которого соединен с входом считывания второго блока памяти, выход которого является выходом устройства, и реверсивный счетчик, суммирующий вход которого соединен с выходом третьего элемента задержки, о т л и ч ающ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит третий блок памяти, адресные входа которого подключены к выходам второй группы блока синхронизации, информационный вход соединен с выходом реверсивного счетчика,· первый синхронизирующий вход третьего блока памяти подключенк первому выходу блока синхронизации, второй синхронизирующий вход соединен с третьим выходом блока синхронизации, а выход третьего блока памяти подключен к информационному входу реверсивного счетчика, синхронизирующий вход которого соединен с первым выходом блока синхронизации, элемент И, один вход которого является управляющим входом устройства, а выход соединен с вычитающим входом реверсивного счетчика и третьим входом элемента ИЛИ, сумматор , информационные входа которого подключены к информационным выходам регистра и реверсивного счетчика, синхронизирующий вход соединен с выходом второго элемента задержки, а выход подключен к адресному входу второго блока памяти, дешифратор, информационный вход которого соединен с выходом реверсивного счетчика, инвертор, вход которого подключен к выходу дешифратора, а выход соединен с другим входом'элемента И, и четвертый элемент задержки, вход которого подключен к выходу третьего элемента задержки, а выход соединен с установочным входом сумматора,

   1591051

   (Риг.г

   ФигЗ

   1591051

   ν>6 Новы- ♦

   V

   Новых, триг.22,_

   . ШГ Новых. , ЭЯИв31\

   Новых? К Рви 51 ι

   ί

   7

   ι

   *?

   Новых № эх. зад К \

   ’|Г,

   ^?2Г

   новых. в^к эл.зад.13\—

   Новых. И оз I—

   г*

   1*<

   1

   новых. 1^. эр.зад.12\

   Новых, т эл.зад.13'

   ФигМ