SU1605268A1 - Устройство дл распознавани образов - Google Patents

Abstract

Изобретение относитс  к технической кибернетике, в частности к устройствам дл  распознани  образцов. Цель изобретени  состоит в повышении быстродействи  устройства. Цель достигаетс  путем исключени  ручных процедур управлени  предъ влением образов, что обеспечиваетс  введением счетчика 6, счетный вход которого подключен к выходу второго элемента И 15, четвертого элемента 20 задержки, сумматор 4, третьего элемента И 16, один вход которого подключен к инверсному выходу триггера 8 управлени , п того элемента 21 задержки, второго элемента ИЛИ 10, входы которого соединены с выходами первого 14 и третьего 16 элементов И, компаратора 7 и дешифратора 3, выходы которого подключены к управл ющим входам соответствующих элементов И группы. 2 ил.

Description

Изобретение относитс  к области автоматики, в частности к устройству дл  распознавани  образов, и может быть использовано при построении автоматизированных систем управлени  .

Цель изобретени  - повышение быстродействи  устройства.

На. фиг,1 представлена блок-схема устройства; на фиг, 2 - временна  диаграмма, по сн юща  его работу.

Устройство (фиг.1) имеет первый 1 и второй 2 регистры, дешифратор 3, сумматор 4, блок 5 пам ти, счетчик 6, компаратор 7, триггер 8 управлени , первый 9 и второй 10 элементы ИЛИ, группу элементов И 11 - 13,первый 14, второй 15 и третий 16 элементы И, первый 17, второй 18, третий 19, четвертый 20 и п тый 21 элементы задержки. Кроме того, показаны информационный 22 и синхронизирующий 23 входы., а также синхронизирзто- щий 24 и информационные 25-27 выходы устройства.

Устройство работает следующим образом .

I

На вход 22 устройства поступает

код идентификатора той предметной области , к которой относитс  распозна- ваемьй объект. Этот код заноситс  в регистр 1 импульсом синхронизации с входа 23.

Код идентификатора предметной области состоит из двух частей: код базового адреса предметной области и код числа признаков, которыми характеризуютс  объекты указанной предметной области.

В исходном состо нии все узлы и элементы сброшены в нулевое состо ние (дл  упрощени  цепи установки в исходное начальное состо ние и органы управлени  начальной установкой не показаны).

С первого информационного выхода регистра 1 код базового адреса предметной о ласти поступает на один информационный вход сумматора 4, на другой вход которого подаетс  код с выхода счетчика 6. Однако последний в данный момент сброшен, поэтому на втором информационном входе сумматора 4 имеетс  код, равньш О.

Синхроимпульс с входа 23 параллельно с записью кода в регистр 1 проходит через элемент ИЛИ 9 на эле

5

0

мент 17 задержки, где задерживаетс  на врем  записи кода в регистр 1, и затем поступает как на вход элемента 18 задержки, так и на синхронизирующий вход сумматора 4, запуска  выполнение операции сложени  кодов базового адреса с выхода регистра 1 и числа просмотренных признаков с выхода счетчика 6. Код с выхода счетчика в данный момент равен 000...0.

В результате выполнени  операции суммировани  на выходе сумматора 4 устанавливаетс  код базового адреса предметной области, к которой относитс  распознаваемый объект. Этот адрес поступает на адресный вход блока 5 пам ти. Последний представл ет собой посто нное ЗУ, в различных зонах пам ти которого записаны дл  каждой из предметньгх областей идентификационные данные о том, какой признак характеризует указанную предметную область и как этот признак визуально отображаетс  при его наблюдении .

Структура кодового слова в  чейках пам ти блока 5 имеет вид: код признака, относ щегос  к данной предметной области, и код визуального .отображени  указанного признака.

Импульсом с выхода элемента 18. задержки, задержанным на врем  выполнени  операции модификации адреса в сумматоре 4, содержимое  чейки с базовым адресом предметной области считываетс  на входе . регистра 2, куда записываетс  импульсом синхронизации с выхода элемента 19 задержки (фиг.2г).

Дешифратор 3 расшифровывает код признака, подлежащего предъ влению оператору, и высоким потенциалом на одном из своих выходов открывает 5 один из элементов И 11-13, выход которого через соответствующий выход устройства подключен к соответствующему табло отображени  (не показано),

5

0

5

0

Другие входы этих же элементов И 11-13 подключены к другому информационному выходу регистра 2, откуда код визуального отображени  указанного признака поступает на соответствующий выход 25-27 устройства. Импульсом с выхода элемента 20 задержки (фиг.2д) код отображаемого признака выдаетс  на выход устройства и отображаетс  на указанном табло.

15

20

С выхода элемента 20 задержки им-., пульс синхронизации поступает на синхровход компаратора 7, провер   выполнение услови  равенства кода с , выхода счетчика 6 и числа признаков. в регистре 1. Поскольку это условие в данный момент не выполн етс  (считан лишь первый признак), то на выходе компаратора 7 никаких сигналов д нет

Следует подчеркнуть также, что импульс с выхода элемента 19 задержки (4иг.2г) проходит через элемент И 15, открытый высоким потенциалом с инверсного выхода триггера 8,наход щегос  в нулевом состо нии, на счётный вход счетчика 6, который зарегистрирует факт вьщачи первого признака оператору.

Импульс синхронизации с выхода элемента 20 задержки задерживаетс  также элементом 21 (фиг.2д) на врем  работы компаратора 7 и срабатывани  триггера 8 и поступает на входы эле- 25 ментов И 14 и 16,

Так как триггер 8 остаетс  в исходном состо нии, то высоким потенциалом с инверсного выхода триггера 8 открыт элемент И 16, импульс синхро- 30 низации пройд  через него, сбрасывает в О регистр 2, а через элемент ИЛИ 9 и элемент 17 задержки вновь поступает на синхронизирующий вход сумматора 4, который к базовому адресу добавл ет единицу из счетчика и формирует таким образом новый адрес считывани  следующего признака из данной предметной области, который выдан на выход описанным образом.

Процесс считывани  и предъ влени  оператору признаков, характеризующих данную предметную область, продолжаетс  до тех пор, пока компаратор 7 не зафиксирует равенство кодов в 45 счетчике 6 и регистре 1.

Этот момент по сигналу компаратора 7 зафиксирован триггером 8,который устанавливаетс  в единичное состо ние и высоким потенциалом с пр - 50 мого выхода открывает элемент И 14, а низким потенциалом с инверсного выхода запирает элементы И 15 и 16, блокиру  входы счетчика 6 и элемен- та ИЛИ 9.55

Теперь задержанный на врем  срабатывани  компаратора 7 и триггера В импульс с выхода элемента 21 проходит через элемент И 14 на выход 24 в

35

40

качестве сигнала окончани  выдачи всех признаков данной предметной зоны , а также поступает непосредственно на входы сброса счетчика 6, регистра 1, сумматора 4 и через элемент ИЛИ 10 на сбросовый вход регистра 2, возвраща  устройство в исходное состо ние .

Оператор, наблюда  предъ вл емые ему признаки, 1щентифицирует признаки распознаваемого объекта и тем самым осуществл ет классификацию распознаваемого объекта.

5

0

5

0

5

0 5

5

0

1Таким образом, введение новых узлов и элементов позволило существенно повысить быстродействие устройства , исключив необходимость выполнени  каких-либо ручных процедур по поиску и идентификации признаков,характеризующих предъ вленный дл  распознавани  объект.

Claims (1)

1. Формула изобретени 

   Устройство дл  распознавани  образов , содержащее первый регистр, информационный и синхронизирующий входы которого  вл ютс  информационным и синхронизирующим входами устройства , второй регистр, информационный вход которого соединен с информационным выходом блока пам ти, а первый информационный выход подключен к одним входам элемен-цов И группы, первый элемент ИЛИ, один вход которого соединен с синхронизирующим входом устройства, а выход подключен к входу первого элемента задержки, выход которого соединен с входом второго элемента задержки, выход которого подключен к вкоду считывани  блока пам ти и к входу третьего элемента задержки, выход которого соединен с синхронизирующим входом второго регистра, триггер управлени , пр мой выход которого подключен к одному входу первого элемента И, выход которого  вл етс  синхронизирующим выходом устройства,второй элемент И, входы которого соединены с выходом третьего элемента задерж- ки.и инверсным выходом триггера управлени , тем, что,

   действи  устройства, оно содержит счетчик, счетный вход которого подключен к выходу второго элемента

   отличающеес  с целью повышени  быстроИ , а сбросовый вход соединен с выходом первого элемента И, четвертый элемент задержки, вход которого подключен к выходу третьего элемента задержки, а выход соединен с другими входами элементов И группы, выходы которых  вл ютс  информационными выходами устройства, сумматор, один информационный вход которого соединен с первым информационным выходом первого регистра, другой информационный вход подключен к информационному выходу счетчика, синхронизирующий вход сумматора соединен с выходом первого элемента задержки, сбросовый вход подключен к выходу первого элемента И, а информационный выход соединен с адресным входом блока пам ти , третий .элемент И, один вход которого подключен к инверсному выходу триггера управлени , а выход соединен с другим входом первого элемента . ИЛИ, п тый элемент задержки, вход которого соединен с выходом

   четвертого элемента задержки, а выход подключен к другим входам первого и третьего элементов И, второй элемент

   ИЛИ, входы которого соединены с выходами первого и третьего элементов И, а выход подключен к сбросовому входу второго регистра, компаратор, один информационный вход которого

   соединен с вторым информационным выходом первого регистра, другой ин- форма;ционный вход подключен к информационному выходу счетчика,синхронизирующий вход компаратора соеди- ней с выходом четвертого элемента

   задержки, а выход подключен к единичному входу триггера управлени ,нулевой вход которого соединен с выходом первого элемента И, и дешифратор, инФормационный вход которого соединен с вторым информационным выходом второго регистра, а выходы подключены к управл ющим входам соответствующих элементов И группы.