RU1803915C - Устройство дл умножени частоты - Google Patents

Устройство дл умножени частоты

Info

Publication number
RU1803915C
RU1803915C SU914918698A SU4918698A RU1803915C RU 1803915 C RU1803915 C RU 1803915C SU 914918698 A SU914918698 A SU 914918698A SU 4918698 A SU4918698 A SU 4918698A RU 1803915 C RU1803915 C RU 1803915C
Authority
RU
Russia
Prior art keywords
input
output
frequency divider
clock
counter
Prior art date
Application number
SU914918698A
Other languages
English (en)
Inventor
Олег Борисович Скворцов
Павел Степанович Кожевников
Original Assignee
Научно-Производственный Филиал "Дельфин-Диагностика" Совместного Предприятия "Дельфин-Диагностика"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Производственный Филиал "Дельфин-Диагностика" Совместного Предприятия "Дельфин-Диагностика" filed Critical Научно-Производственный Филиал "Дельфин-Диагностика" Совместного Предприятия "Дельфин-Диагностика"
Priority to SU914918698A priority Critical patent/RU1803915C/ru
Application granted granted Critical
Publication of RU1803915C publication Critical patent/RU1803915C/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств и след щих умножителей частоты в системах автоматического управлени . Целью изобретени   вл етс  повышение достоверности функционировани  устройства дл  умножени  частоты. Устройство содержит генератор 1 тактовых импульсов , регистр 2, два триггера 3, 4, три

Description

элемента И-НЕ 5, б, 7, счетчик 8, управл в-12 и шину 13 потенциала логической едимый делитель 9 частоты, делитель 10 часто-ницы, соединенные между собой функциоты , информационный вход 11, элемент НЕнально. 1 ил.
Изобретение относитс  к области вычислительной техники и может быть использовано при построении специализированных вычислительных устройств и след щих умножителей частоты в системах автоматическо- го управлени .
Целью изобретени   вл етс  повышение достоверности функционировани  устройства дл  умножени  частоты.
На чертеже представлена функциональ- на  схема устройства дл  умножени  часто- ты.
Устройство содержит генератор 1 тактовых импульсов, регистр 2, первый и второй триггеры 3, 4, первый, второй и третий эле- менты И-НЕ.5, 6, 7, счетчик 8, управл емый делитель 9 частоты, делитель 10 частоты, информационный вход 11, элемент НЕ 12 и шину 13 потенциала логической единицы, соединенные между собой функционально.
Устройство дл  умножени  частоты работает следующим образом. Входные импульсы подаютс  на вход 11 устройства и по переднему фронту тактового импульса в первый триггер 3 записываетс  единица, ко- тора  по вл етс  на его пр мом выходе. Генератор 1 тактовых импульсов формирует импульсы, которые поступают на тактовый вход второго триггера 4 и на элемент НЕ 12. По переднему фронту тактового импульса переключаетс  второй триггер 4, по вление единичного сигнала на пр мом входе которого по переднему фронту обеспечивает запись кода из счетчика 8 в регистр 2. Приход следующего счетного импульса с выхода элемента НЕ 12 обеспечивает срабатывание элемента И-НЕ 5, выходной сигнал которого разрешает сброс триггеров 3 и 4, а перед этим, после записи кода в регистр 2 происходит сброс счетчика 8 и делител  10 частоты, что означает начало нового цикла работы. Длительность цикла определ етс  периодом входных импульсов. Таким образом обеспечиваетс  достоверное функционирование устройства. Если частота тактовых импульсов Л, а период входного сигнала (врем  между передними фронтами входного сигнала) ТВх, то за это врем  в счетчике 8 будет сформирован код М:
TBXf
-,где
2L - коэффициент делени  частоты тактовых импульсов делителем частоты. Этот код переписываетс  в регистр 2, выходной код которого определ ет коэффициент делени  частоты тактовых импульсов управл емым делителем 9 частоты. По вление нулевого сигнала на выходе переноса этого счетчика обеспечивает переключение элементов И- НЕ 6 и 7, выходной сигнал которых используетс  в качестве выходного сигнала всего устройства и обеспечивает формирование сигнала записи в этот счетчик кода из регистра 2. По вление очередного нулевого тактового импульса с выхода инвертора 12 приведет к возврату элемента И-НЕ 6 в исходное состо ние. Таким образом,частоты выходного сигнала будет равна ТБЫХ
-гт 2 fex при произвольном значении
частоты входных сигналов и частоты тактового генератора 1.
Таким образом обеспечиваетс  достоверность работы устройства дл  умножени  частоты на код при изменени х частоты входного сигнала или флуктуаци х тактового генератора, поскольку исключаетс  возможность сбо  в работе из-за совпадени  времени прихода входного сигнала, по которому происходит запись информации в регистр с переходным процессом в счетчиках.

Claims (1)

  1. Формула изобретени 
    Устройство дл  умножени  частоты, содержащее генератор тактовых импульсов, делитель частоты, счетчик, регистр, управл емый делитель частоты и первый и второй триггеры, причем пр мой выход первого триггера соединен с информационным входом второго триггера, тактовый вход которого соединен с выходом генератора тактовых импульсов, разр дные выходы счетчика соединены соответственно с информационными входами регистра, разр дные выходы которого соединены соответственно с установочными входами управл емого делител  частоты, обличающеес  тем, что, с целью повышени  достоверности функционировани , в него введены первый, второй и третий элементы И-НЕ и элемент НЕ, причем информационный вход устройства соединен с тактовым входом первого триггера, информационный вход которого соединен с шиной потенциала логической единицы, а
    выход первого элемента И-НЕ соединен с Входами установки в О первого и второго триггеров, делител  частоты и счетчика, первый вход первого элемента И-НЕ соединен с пр мым выходом второго триггера и тактовым входом регистра, второй вход первого элемента И-НЕ соединен с тактовыми входами делител  частоты и управл емого Целител  частоты, счетным входом счетчика , первым входом второго элемента И-НЕ И выходом элемента НЕ, вход которого сое0
    динен с выходом генератора тактовых импульсов , выход делител  частоты соединен с входом разрешени  счета счетчика, выход второго элемента И-НЕ соединен с входом разрешени  перезаписи управл емого делител  частоты и .первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом управл емого делител  частоты , а выход третьего элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и  вл етс  выходом устройства.
SU914918698A 1991-01-31 1991-01-31 Устройство дл умножени частоты RU1803915C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU914918698A RU1803915C (ru) 1991-01-31 1991-01-31 Устройство дл умножени частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU914918698A RU1803915C (ru) 1991-01-31 1991-01-31 Устройство дл умножени частоты

Publications (1)

Publication Number Publication Date
RU1803915C true RU1803915C (ru) 1993-03-23

Family

ID=21564779

Family Applications (1)

Application Number Title Priority Date Filing Date
SU914918698A RU1803915C (ru) 1991-01-31 1991-01-31 Устройство дл умножени частоты

Country Status (1)

Country Link
RU (1) RU1803915C (ru)

Similar Documents

Publication Publication Date Title
RU1803915C (ru) Устройство дл умножени частоты
US3935475A (en) Two-phase MOS synchronizer
RU1797114C (ru) Устройство дл умножени частоты
RU1797115C (ru) Устройство дл умножени частоты
SU613402A1 (ru) Запоминающее устройство
SU997240A1 (ru) Устройство задержки
SU1202045A1 (ru) Устройство задержки
SU1451680A1 (ru) Контролируемое арифметическое устройство
SU1206780A1 (ru) Устройство дл умножени частоты на код
SU1471189A2 (ru) Устройство дл вычислени разности квадратов двух чисел
SU1177805A1 (ru) Распределитель импульсов
SU1256182A1 (ru) Умножитель частоты следовани импульсов
RU2042261C1 (ru) Умножитель частоты
SU1591012A1 (ru) Цифровой умножитель частоты
SU805411A1 (ru) Регистр на тиристорных логическихэлЕМЕНТАХ
SU1472901A1 (ru) Устройство дл вычислени функций
RU1798901C (ru) Однотактный умножитель частоты
SU1193668A1 (ru) Устройство дл умножени
SU1656512A1 (ru) Генератор рекуррентной последовательности с самоконтролем
SU1737727A1 (ru) Управл емый делитель частоты с дробным коэффициентом делени
RU1521226C (ru) Устройство задержки импульсов
SU1145339A1 (ru) Устройство дл умножени частоты на код (его варианты)
SU1661966A1 (ru) Цифрова регулируема лини задержки
SU1059559A1 (ru) Устройство дл ввода информации с дискретных датчиков
SU1462423A1 (ru) Буферное запоминающее устройство