SU1485240A1 - Устройство расширения адресного пространства - Google Patents

Устройство расширения адресного пространства Download PDF

Info

Publication number
SU1485240A1
SU1485240A1 SU874321308A SU4321308A SU1485240A1 SU 1485240 A1 SU1485240 A1 SU 1485240A1 SU 874321308 A SU874321308 A SU 874321308A SU 4321308 A SU4321308 A SU 4321308A SU 1485240 A1 SU1485240 A1 SU 1485240A1
Authority
SU
USSR - Soviet Union
Prior art keywords
code
input
converter
output
inputs
Prior art date
Application number
SU874321308A
Other languages
English (en)
Inventor
Ilya E Asriev
Vladimir P Skvortsov
Original Assignee
Elektromekhaniki Fil Vnii
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elektromekhaniki Fil Vnii filed Critical Elektromekhaniki Fil Vnii
Priority to SU874321308A priority Critical patent/SU1485240A1/ru
Application granted granted Critical
Publication of SU1485240A1 publication Critical patent/SU1485240A1/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

Изобретение относится к вычис2
лительной технике и может быть использовано для адресации памяти при ограниченной разрядной сетке. Целью изобретения является повышение быстродействия. Устройство содержит регистр 1, преобразователь 2 кодов', элемент И 3, вход 4 признака кода команды, вход 5 признака обращения к памяти, информационный вход 6 устройства, выход 7 кода команды устройства, выходы 8, 9 преобразователя кодов, адресный выход 10 устройства. Поставленная цель достигается путем аппаратной реализации расширенной адресации. 1 ил.
3
1485240
4
Изобретение относится к вычислительной технике и Может быть использовано при построении микроЭВМ, систем сбора и обработки информации на базе микропроцессоров.
Целью изобретения является повышение быстродействия.
На чертеже представлена функциональная схема устройства.
Устройство содержит регистр 1, преобразователь 2 кодов, элемент И 3, входы 4 признака кода команды и 5 признака обращения к памяти, информационный вход 6, выход 7 кода команды, , выходы 8 и 9 преобразователя кодов, адресный выход 10.
Сигналы с входов 4-6 поступают от микропроцессора, с которым взаимодействует данное устройство. Выход 7 устройства подключен к входу кода операции микропроцессора.
Преобразователь 2 кодов осуществляет преобразования, определяемые соотношениями
Ζ при Х=1, ΜΙ=1,
Υ = X при Х^А, М1 = 1 ,
.X при М1=0,.
Е = Р;
'1 при Х=А, М1 = 1, ·
0 при Х^А, М1=.1,
0 при М1=0,
где X - код, поступающий с входа 6 устройства;
код, поступающий на выход 7 устройства;
сигнал, поступающий с входа 4 устройства;
ϋ и Е “ коды на выходах 8 и 9 преобразователя 2;
условный номер неиспользуемого кода операции; неиспользуемый код операции; код пустой операции.'
М1 Устройство работает следующим об.· разом.
Неиспользуемый код операции (КОП) микропроцессора содержится в программе и несет информацию о состоянии дополнительных адресных линий. Вся информация, поступающая в микропроцессор, проходит'через преобразователь 2. В момент поступления на вход преобразователя 2 сигнала с входа 4 устройства преобразователь кодов распознает неиспользуемый КОП и дешифрирует его, извлекая информацию о состоянии дополнительных адресных линий, и одновременно выдает на информационные входы микропроцессора код пустой операции. Это преобразование кода является необходимым, так как поступление на информационные входы микропроцессора неиспользуемого кода в цикле выборки команды может привести к нарушению нормального хода выполнения программы, в то время как поступление кода пустой операции не изменяет состояние внутренних регистров микропроцессора (за исключением счетчика команд) и, следовательно, не нарушает нормального
15 хода выполнения программы. Информация о состоянии дополнительных ад-, ресных линий поступает с выходов преобразователя 2 на информационный вход регистра 1. Сигнал разрешения
2о записи в регистр поступает на динамический инверсный тактовый вход регистра 1 с выхода элемента И 3, на входы которого поступают сигналы с входов 4 и 5 устройства и сигнал·, с
25 выхода преобразователя 2, идентифицирующий обнаружение кода неиспользуемой операции.
Таким образом, информация о состоянии дополнительных адресных линий
20 содержится в программе,, но извлечение этой информации и переключение состояния дополнительных линий производится аппаратно с минимальным использованием процессорного времени.
35

Claims (1)

  1. Формула изобретения
    Устройство расширения адресного пространства, содержащее регистр, отличающееся тем, что,
    40 с целью повышения быстродействия, в него введены преобразователь кодов и элемент И, причем преобразователь кодов осуществляет преобразования, определяемые соотношениями при Х=А, М1=1, при Х^А, М1=1, при М1=0,
    р;
    при Х=А, ΜΙ=1, при Х^А, М1=Г, при М1=0,
    Ζ X X Е = Ί 0 0
    50
    /де X - код, поступающий на первый вход преобразователя кодов;
    Υ - код, поступающий на первый выход преобразователя кодов;
    М1 - код, поступающий на второй вход преобразователя кодов;
    5
    1485240
    ϋ и Е - коды, поступающие на второй .
    и третий выходы преобразовав теля кодов;
    Р - условный номер неиспользуемого кода операции;
    А - неиспользуемый код операции; 2 - код пустой операции,
    причем первый и второй входы преобразователя кодов подключены соответственно к информационному входу и входу признака кода команды устройства, первый, второй и третий выходы преобразователя кодов подключены соответственно к выходу кода команды устройства, первому входу элемента И
    5 и информационному входу регистра, выход и синхровход которого подключены. соответственно к адресному выходу устройства и к выходу элемента И, второй и третий входы которого подключены соответственно к входам признака кода команды и признака обращения к памяти устройства.
SU874321308A 1987-10-27 1987-10-27 Устройство расширения адресного пространства SU1485240A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874321308A SU1485240A1 (ru) 1987-10-27 1987-10-27 Устройство расширения адресного пространства

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874321308A SU1485240A1 (ru) 1987-10-27 1987-10-27 Устройство расширения адресного пространства

Publications (1)

Publication Number Publication Date
SU1485240A1 true SU1485240A1 (ru) 1989-06-07

Family

ID=21333604

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874321308A SU1485240A1 (ru) 1987-10-27 1987-10-27 Устройство расширения адресного пространства

Country Status (1)

Country Link
SU (1) SU1485240A1 (ru)

Similar Documents

Publication Publication Date Title
EP0313097B1 (en) Microcomputer system including master processor and slave processor
US5347636A (en) Data processor which efficiently accesses main memory and input/output devices
RU2137182C1 (ru) Выполнение инструкции обработки данных
US5537582A (en) Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry
US5163145A (en) Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference
KR940002087B1 (ko) 프로그램 가능한 인터럽트 제어기
US4047245A (en) Indirect memory addressing
SU1485240A1 (ru) Устройство расширения адресного пространства
EP0279953B1 (en) Computer system having mixed macrocode and microcode instruction execution
JPH03201031A (ja) 情報処理装置
KR940009377B1 (ko) 정보처리 장치
SU613402A1 (ru) Запоминающее устройство
SU1341636A1 (ru) Устройство дл прерывани программ
SU1290285A1 (ru) Устройство дл управлени энергопотреблением микропроцессорной системы
SU1697083A2 (ru) Устройство обмена данными
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
EP0138045A2 (en) Apparatus and method for synchronization of peripheral devices via bus cycle alteration in a microprocessor implemented data processing system
SU1267415A1 (ru) Микропрограммное устройство управлени
JP2754594B2 (ja) シングルチップマイクロコンピュータ
SU1365091A1 (ru) Микропрограммный процессор
SU1195364A1 (ru) Микропроцессор
SU1716528A1 (ru) Вычислительное устройство с совмещением операций
RU2042189C1 (ru) Микропрограммное устройство управления
JPS59111557A (ja) アドレス変換装置
SU1636847A2 (ru) Устройство обмена данными