JPS59111557A - アドレス変換装置 - Google Patents

アドレス変換装置

Info

Publication number
JPS59111557A
JPS59111557A JP22239882A JP22239882A JPS59111557A JP S59111557 A JPS59111557 A JP S59111557A JP 22239882 A JP22239882 A JP 22239882A JP 22239882 A JP22239882 A JP 22239882A JP S59111557 A JPS59111557 A JP S59111557A
Authority
JP
Japan
Prior art keywords
address
mapping device
output
value
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22239882A
Other languages
English (en)
Inventor
Yutaka Takano
豊 高野
Hiroko Ono
裕子 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22239882A priority Critical patent/JPS59111557A/ja
Publication of JPS59111557A publication Critical patent/JPS59111557A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンビーータ装置におけるアドレス変
換装置に関するものである。
従来例の構成とその問題点 従来、限られた主記憶内に必要に応じてプログラムを動
的に配置し、かつ、主記憶の使用効率を生成する論理ア
ドレスを、何らかのハードウェア手段により物理アドレ
スに変換するためにマツピング装置を用いる。マツピン
グ装置はCPUの論理アドレスを入力アドレスとして対
応する番地のデータを出力する一種の記憶装置と考える
ことができる。
マツピング装置が出力する物理アドレスを主記憶上のア
ドレスとして使用することにより、論理アドレスと主記
憶上のアドレスとの対応がトラれ、したがってマンピン
グ装置が記憶している内容を変更するならば、論理アド
レスと主記憶上のアドレスとの対応が変化して、同一の
論理アドレスで異なった主記憶上のアドレスを参照する
ことが可能になり、主記憶上へのプログラムの配置に大
きな自由をもたらすことができる。したがって、主記憶
の空き領域を有効に使用し多数のプログラムを並行して
処理する各めのマルチプログラミングシステムの発達に
大きな役割を果たして来たことは衆知の事実である。
通常、コンビュータンステム内のプログラムは問題の処
理を行なう処理プログラムと、処理プログラムを効率良
く実行するための制御プログラムから構成される。制御
プログラムは、コンピュータシステムの限られたハード
ウェア資源を最も効率良く処理プログラムに割り当てる
様機能し、又処理プログラムは、問題処理に専念するた
ちに、コンピュータシステムのノ・−ドウエア資源に係
わる事項は制御プログラムにサービスを要求する形をと
る。
したがって、1個のコンビュ−タンステム内では、微視
的に見るならば、制御プログラムと処理プログラムとが
交互に動作しながら処理が進行して行く。すなわち、制
御プログラムと処理プログラムとが、切り換わシなから
処理が進行する。
ところで、マツピング装置を有するコンピータシステム
においては、制御プログラムと処理グログシムの切り換
わる時点で当然マツピング装置の内容の入れ換え作業が
発生する。通常この問題に対処するために、CPUの動
作モードという概念を導入しモードによって使用するマ
ツピング装置を切り換えるという手段がとられる。以下
、制御プログラムが動作するモードをシステムモード。
処理プログラムが動作するモードをユーザモードと呼ぶ
ことにする。ユーザモードからシステムモードへの切り
換えは、内部割込み等のノ・−ドウエア手段によって実
現される。処理プログラムが内部割込みによって制御プ
ログラムにサービスを要求すると、CPUのモードがシ
ステムモードに切り換わると同時に、マ・ノピング装置
もシステムモード用のものに71−下ウエア手段によっ
て自動的に切り換えられる。当然外部割込みによっても
この切換えは発生する。システムモードからユーザモー
ドへの復帰は、復帰用の特定の命令の実行によってなさ
れる。CPUが特定の命令を実行すると、CPUのモー
ドがシステムモードからユーザモードに切り換わると同
時に、マ・ノピング装置もユーザモード用のものにノ\
−ドウエア手段によって自動的に切り換えられる。
CPUがシステムモードに変わった時点では、マツピン
ク装置もシステム用のものに切り換わっていなければな
らないことは明白である。すなわち、マツピング装置の
切り換えは、CPUのモードの変化をもたらす割込みの
発生や、特定の命令の実行によってノ・−ドウエア手段
によって自動的になされなければならず、プログラムに
よる切り換え手段では実現不可能である。したがって、
マツピング装置を用いるコンピュータシステムにおいて
は、最低限システムモード用とユーザモード用の2・個
のマツピング装置と、CPUのモードの変化に応じてマ
ツピング装置を切り換える・・−ドウエア資源と力i必
要である。
以上のハードウェア手段は、コンピュータシステムの設
計時から1つの機能としてもり込まれる性質のもので、
近年、急激な発展をとげているマイクロコンピュータに
おいても、その実現のために外部に対してCPUのモー
ドを表示する機能を有するものが見られる様になった。
上記機能を有していれば、外部回路でマツピンク装置を
実現することが可能である。マイクロコンビーータは通
常1個の閉じたLSI素子として実現されるもので、も
しCPUモードの表示機能を有していない場合、外部か
らその内部のモードを知る手段はない。したがって、C
PUモードの表示機能が有るかないかで、その応用範囲
を厳然と分けてしまうことになる。しかしながら、捷だ
大多数のマイクロコンビーータは、CPUモードの表示
機能を持っておらず、したがってマツピング装置の切り
換えは不可能で、マルチプログラミングシステムに適用
するためには、致命的な欠点となっている。
このことが、マイクロコンピュータのより高度な応用へ
の道をはばんでいると言っても過言ではない。
発明の目的 本発明は上記の問題点を解消するもので本来外部に対し
てCPUのモードを表示する機能のないマイクロコンピ
ュータにおいても適用可能なアド7・ − レス変換装置を提供することを目的とする。
発明の構成 本発明は拡張アドレス線に出力される特定の値を検出す
る一致検出回路と、一致検出回路の出力をCP ’Uか
ら出力される論理アドレスに加えて人力アドレスとする
マツピング装置とから構成されたアドレス変換装置であ
り、外部にCP’Uのモードを表示する機能を持たない
マイクロコンビーータにおいて、システムモードとユー
ザモードの切り換え時点に、マツピング装置も自動的に
切り換えることを可能にするものである。
実施例の説明 第1図は本発明によるアドレス変換装置の1実施例を示
す模式的な図である。CP U 175−ら出プコされ
る論理アドレス線2の一部は、マツピング装置3にアド
レス情報として入力されてマツピング装置内の1つの記
憶素子を選択し1.その記憶素子から読み出された内容
が出力される出力線4は、上記論理アドレス線2の残り
の部分とともに物理アドレスを構成する。、CPU1か
ら出力される拡M昭59−111557 (3) 張アドレス線6は、一致検出回路6に入力される。
一致検出回路6は、あらかじめセットされているプリセ
ットデータ了と上記拡張アドレス−5からのアドレスの
値とを比較し、もし一致すれば一致検出信号線8に一致
検出信号を出力する。上記フ。
リセットデータ7は、スイッチあるいはレジスタ等のハ
ードウェア手段により一致検出回路6に与えることがで
きる。上記一致検出信号線8は、マツピング装置3へ、
1ビツトのアドレス線としてアドレスの最上位ビットに
追加して入力される。
したがってマツピング装置内に設置可能な記憶素子は、
一致検出信号がとる1゛′、”0”の値によって2グル
ープに分けらレル。
なお、一致検出回路6は、拡張アドレス線6上の値が”
○”の時のみ一致検出信号線8に′1°′の値を出力し
、他の場合にはすべて” o ”の値を出力する様プリ
セットデータ7が与えられているものとする。
さて、本実施例によるコンピュータシステムで実行され
るプログラムは、第2図に示す様に配装置912、 する。以下、第2図に従ってプログラムの配置の様子全
説明する。コンピュータシステムが有する全論理アドレ
ス空間10は、拡張アドレスの値によって複数個のセグ
メント11.12,13.・・・・・・・・・に分けら
れる。第2図中に全部のセグメントは示していない。拡
張アドレスの値がO゛のセグメント11vcは、制御プ
ログラムが配置される。
拡張アドレスの値が“1°“のセグメント12から論理
アドレス空間の最後までは処理プログラムの配置に使用
される。従って、制御プログラムが実行されている場合
は、拡張アドレスの値゛O”が拡張アドレス線6に出力
され、処理プログラム実行時には、その処理プログラム
が配置されている屯 セグメントの拡張アドレスの値θ拡張アドレス線6に出
力される。したがってCPU1に対して、割込みが発生
しCPU1がセグメント11内のフ。
ログラムの実行を開始すると、拡張アドレス線には値″
o ”が出力され、他のセグメント内のプログラムを実
行している場合は0”以外の値75;出力される。
101(−〕 以上の様に構成され8本実施例のアト・・変換装置につ
いて以下にその動作を説明する。
コンピュータシステムがセグメント12内の処理プログ
ラムを実行している場合、拡張アドレス線6にはf直゛
1゛が出力さハており、したがって、一致検出信号線8
には値”0°°が出力されている。
この時、マツピング装置3内の記憶素子は、アドレスの
最上位ビットの値が”0゛の部分が選択されて使用され
る。セグメント12内の処理プログラムがセグメント1
1内の制御プログラムのサービスを必要としその要求の
ための割込みを発生するとセグメント11内の制御プロ
グラムの実行が始まり、拡張アドレス線6には値”o 
”が出力される。したがって、一致検出信号線8には値
“1°。
が出力され、マツピング装置3内の記憶素子はアドレス
の最上位ビットの値が”1”の部分が選択されて使用さ
れる。制御プログラムが実行を終了して特定の命令でセ
グメント12内の処理プログラムに復帰すると、拡張ア
ドレス線5には値゛1”が出力され、したがって一致検
出信号線8には値“o ”が出力さね、て、マツピング
装置3内の記憶素子は、再びアドレスの最上位ビットの
値が°°0゛の部分が選択される様になる。他のセグメ
ント13内の処理プロクラムが実行さねている場合も、
上記と同様の動作がなさ力る。tなわち、以上の説明か
られかる様に、本発明の実施例によれば、拡張アドレス
の特定の値を検出したことを示す信号線を、マツピング
装置に入力されるアドレス情報の1ビツトに加えること
により、マツピング装置の記憶素子数を2倍に増加させ
ることができ、又、制御プログラムと処理プログラムと
が切り換わると、拡張アドレスの値によってマツピング
装置の使用部分も自動的に切り換えて、あたかもマツピ
ング装置が2台あるかの様に使用することが可能である
なお本発明によるアドレス変換装置に使用できる拡張ア
ドレスのビット数は1ビツト以上、何ビットであっても
よい。
又、実施例では拡張アドレスのある特定の値を検出する
ために、あらかじめプリセットデータが与えられる様に
説明したが、もし検dせtべき値が一定不変のものに限
定できるならばリセットデータは必要でなく、一致検出
回路もゲートIC等で構成でき、非常に簡略化すること
かり能である。
さらに本発明が目的とする応用分野とは多少異なるが、
旧来の16ビツトのアドレスしか持たないマイクロコン
ピュータに、本発明によるアドレス変換装置を使用する
ことも可能である。その場合、CPUが出力する論理ア
ドレスの上位ビットを、本発明における拡張アドレスと
同等にみなせば良い。
又、本発明にかける論理空間へのプログラムの配置は第
2図の例に限定するものではない。
発明の効果 本発明のアドレス変換装置は、マイクロコンビーータか
ら拡張アドレス線に出力される特定の値を検出する一致
検出回路と、一致検出回路の出力を入力アドレスの1ビ
ツトに追加したマツピング装置とを設けることにより、
本来、外部に対してCPUのモードを表示する機能を持
たないマイク3 0コンピユータにおいても、CPUモードに応じて、自
動的にマツピング装置を切り換えることを可能にする。
これは、マイクロコンビーータの応用範囲を拡大するも
のであり、実用的効果は極めて大きい。
【図面の簡単な説明】
第1図は本発明の一実施例におけるアドレス変換装置の
ブロック図、第2図は本実施例によるアドレス変換装置
を使用するコンビーータシステムでのプログラム配置を
示す図である。 1・・・・・・C,PU、3・・・・・マツピング装置
、6・・・山一致検出回路。 代理人の氏名 弁理士 中 尾 敏 男 はが1名@1

Claims (1)

    【特許請求の範囲】
  1. 拡張アドレス出力を有するマイクロコンピー−タと、上
    記拡張アドレス出力に接続され、拡張アドレス出力が特
    定の値になったことを検出すると一致検出信号を出力す
    る一致検出回路と、上記一致検出信号を上記マイクロコ
    ンピーータから出力される論理アドレスと共にアドレス
    入力とし、対応する記憶素子の内容を物理アドレスとし
    て出力するマツピング装置とを具備するアドレス変換装
    置。
JP22239882A 1982-12-17 1982-12-17 アドレス変換装置 Pending JPS59111557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22239882A JPS59111557A (ja) 1982-12-17 1982-12-17 アドレス変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22239882A JPS59111557A (ja) 1982-12-17 1982-12-17 アドレス変換装置

Publications (1)

Publication Number Publication Date
JPS59111557A true JPS59111557A (ja) 1984-06-27

Family

ID=16781744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22239882A Pending JPS59111557A (ja) 1982-12-17 1982-12-17 アドレス変換装置

Country Status (1)

Country Link
JP (1) JPS59111557A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290536A (ja) * 1985-06-18 1986-12-20 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション マイクロプロセツサ
US4873521A (en) * 1986-09-25 1989-10-10 Siemens Aktiengesellschaft Address administration unit of a multi-processor central control unit of a communications switching system
JPH0728635A (ja) * 1993-07-09 1995-01-31 Nec Corp Cpuアドレス制御回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290536A (ja) * 1985-06-18 1986-12-20 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション マイクロプロセツサ
JPH0584929B2 (ja) * 1985-06-18 1993-12-03 Ibm
US4873521A (en) * 1986-09-25 1989-10-10 Siemens Aktiengesellschaft Address administration unit of a multi-processor central control unit of a communications switching system
JPH0728635A (ja) * 1993-07-09 1995-01-31 Nec Corp Cpuアドレス制御回路

Similar Documents

Publication Publication Date Title
US4843541A (en) Logical resource partitioning of a data processing system
US5455909A (en) Microprocessor with operation capture facility
US4347565A (en) Address control system for software simulation
JP2590267B2 (ja) 仮想計算機における表示制御方式
US4334269A (en) Data processing system having an integrated stack and register machine architecture
EP0213843A2 (en) Digital processor control
JPH0612527B2 (ja) 割込み処理装置
JPH0326414B2 (ja)
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
JPH0430053B2 (ja)
JPS5911943B2 (ja) デ−タ処理装置の為のトラツプ機構
JP3910573B2 (ja) 連続したメモリ・アドレスを提供する方法、システムおよびコンピュータ・ソフトウェア
Myers et al. Microprocessor technology trends
JP3773470B2 (ja) データ処理装置内でのコプロセッサ命令の取り扱い
JPH0232659B2 (ja)
US4991083A (en) Method and system for extending address space for vector processing
US4434465A (en) Shared microinstruction states in control ROM addressing for a microcoded single chip microcomputer
Cragon The elements of single-chip microcomputer architecture
US5842012A (en) Efficient soft reset in a personal computer
JPS6257044A (ja) データ処理装置
JPS59111557A (ja) アドレス変換装置
JPH0564375B2 (ja)
JPS6097440A (ja) 仮想多重プロセツサ装置
JP2535086B2 (ja) リング削減ロジック装置
JPS62120542A (ja) 情報処理装置