JPS61290536A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般的には、マイクロプロセッサの改良に関す
るものであり、よシ詳細にはマイクロプロセッサの作動
モードを切シ換えて、マイクロプロセッサをよシ有効に
使用することを可能とする装置および方法に関するもの
である。

〔従来技術〕

マイクロプロセッサとは、単一チップの半導体または少
数個のチップのいずれかの上に１コンピユータ・システ
ムの中央演算処理装置を物理的に具現化したものと定義
される〔新ペンギン電子工学辞典（Ｎｅｗ　Ｐｅｎｇｕ
ｉｎ　　Ｄｉｃｔｉｏｎａｒｙ　　ｏｆＥｌｅｃｔｒｏ
ｎｉｅｓ　）　１９８３年〕。マイクロプロセッサは通
常、算術演算および論理装置、制御装装置ならびにメモ
リ装置で構成されている。マイクロプロセッサの特徴は
、速度、ワード長、アーキテクチャおよび命令セットに
あシ、命令セットは固定長のものであっても、マイクロ
プログラムの本のであってもかまわない。これらの特徴
を組み合わせることによって、プロセッサの性能が決定
される。

はとんどのマイクロプロセッサの命令セットは固定臭の
ものである。マイクロプログラム式のプロセッサはマイ
クロコードないしファームウェアを収めた制御記憶装置
を有しておシ、このマイクロコードがプロセッサの命令
セットを画定する。

このようなプロセッサを単一のチップ上に実施してもか
まわないし、あるいはビットスライス・エレメントで構
成してもかまわない。

プロセッサのアーキテクチャが、どのようなレジスタ、
スタックおよび入出力機構が利用できるかを決定し、し
かもプロセッサの原始データ・タイプを画定し、かつア
ドレスをレジスタから取シ出す方法を画定する。データ
・タイプは命令セットが処理できる基本的なエンティテ
ィであシ、典型的な場合には、ビット、ニブル（４ビツ
ト）、バイト（８ビツト）、ワード（１６ビツト）、な
らびに最新のマイクロプロセッサにおいては、ダブルワ
ードを包含している。ワードは通常、プロセッサの内部
データ・バス内の多数のビットと定義されるものであっ
て、常に１６ビツトであるとは限らない。命令は一般に
、算術論理、制御の流れ、およびデータの移動（スタッ
ク、レジスタ、メモリ、および入出力ボートの間の）を
含んでいる。

最初のマイクロプロセッサ、４チツプ拳セツトのインテ
ル４００４が現れたのは、１９７１年であった。

計算器は単純なセットの命令をハードウェアで実施する
ことができるが、複雑な頴序の命令を読取専用メモ＋７
（ＲＯＭ）Ｋ記憶させることが可能である。４チツプの
セットはＣＰＵ％ＲＯＭ％　ＲＡＭおよびシフト・レジ
スタ・チップからなっている。インテル４００４は４ビ
ツトのデータ・バスを有してお、？、４．５にバイトの
メモリをアドレスでき、かつ４５の命令を有している。

同社の８ビツトの類似製品、インテル８００８が発表さ
れたのは１９７４年であシ、これを改良した派生物。

ザイログｚ−８０の発表は１９７６年であった。

現在のマイクロプロセッサ忙は、ザイログｚ８０００％
モトロ・−，１７６８０００、インテル８０８６、ナシ
ョナル・セミコンダクタ１６０００．ならびに旧型のテ
キサスφインストルメント９９００およびディジタル・
エクイツブ・コーポレーションのＬＳＩ−１１などがあ
る。これらＱチップはすべて、１６ビツト幅の外部デー
タ・バスを使用している。６２ビツトの外部データ・バ
スを使用した、性能がさらに高いマイクロプロセッサが
現れ始めている。

ｒｌＢＭ研究卵発誌（ｒ　ＢＭ　Ｊｏｕｒｎａｌ　　ｏ
ｆＲｅｓｅａｒｃｈ　ａｎｄ　Ｄｅｖｅｌｏｐｍｅｎｔ
）　Ｊ第２９巻第２号、１９８５年２月、所載のロバー
ト・Ｃ・メタ／レイ（Ｒｏｂ＠ｒｔ　Ｃ，５ｔａｎｌｅ
ｙ　）の「マイクロプロセッサ概論（Ｍｉｃｒｏｐｒｏ
ｃｅｓｓｏｒｉｎ　　ｂｒｉｅｆ　）Ｊという題名の記
事は、マイクロプロセッサの過去、現在、未来の概略を
記述したものであシ、これらの構造および操作にキーと
なる要素を説明している。

一連のマイクロプロセッサの開発によって発生゛してき
た問題のひとつは、それ以前の世代との互換性を維持し
、以前の機械で動作するように開発されたプログラムが
以降のプロセッサでも動作し、同時に新しいプログラム
が拡張された機能、たとえばよシ大容量のメモリを利用
できるようにするということである。

この問題の一例が、ＩＢＭパーソナル・コンピュータ（
ＩＢＭ　　ＰＣ）および互換機で見られる。

（ＩＢＭは登録商標である）。当初のＩＢＭ　　ＰＣは
インテル８０８８を使用しておシ、ランダム働アクセス
・メモリ（ＲＡＭ）の容量は６４０にバイトであった。

ＩＢＭ　　ＰＣの新型機、ＩＢＭｐＣ／ＡＴはよ）強力
なインテル８０２８６マイクロプロセツサを使用してお
シ、最大１４．６ＭバイトのＲＡＭを実装可能である。

８０２８６は８０８８と同じ命令セットと若干の拡張機
能を有しており、しかも２つの操作モード、すなわち「
実」モードと「保護」モードとを有している。これらの
モードはレジスタの内容からアドレスを取）出す方法を
画定するものである。

実モードにおいて、アドレスは８０８８で使われている
のとまったく同じ態様で取シ出され、その結果８０８８
用に書かれたプログラムは実モードの８０２８６上で作
動可能であるが、増設メモリにアクセスすることはでき
ない。

保護モードにおいては、アドレスを取ル出すのに別な方
法を使用してお勺、この方法によって機械のすべてのメ
モリにアクセスすることが可能であるが、残念なことに
、保護モードのこのプロセッサで作動するように４！に
設計されていないプログラムは作動不能である。

ここで留意しておきたいのは、マイクロプロセッサのア
ドレッシング機能を増大させる他の方法が考案されてい
るということである。たとえば、ｐｃウィーク（ＰＣＷ
ｅｅｋ）１９８５年４月３０・８号によれば、インテル
とロータスとはＩＢＮＰＣで、「バンク切換」を利用し
た最大４Ｍバイトのメモリのある特別なメモリ・カード
を利用できるようにしておシ、またロータスは増設メモ
リを活用する特別バージョンのソフトウェアを提供して
いる。この方法の利点は、この方法を既存のＰＣで使用
できることであるが、プログラムを変更して増設メモリ
を活用できるようｋする必要もあるように思われる。

もちろん、プログラムを変更して、プログラムが保護モ
ードで作動するようにする仁とも可能であって、多くの
プログラムがそのように変更されよう。しかしながら１
人気のある適用業務プログラムがまだ変更されていない
のであるから、コンピュータ令システムは変更されたプ
ログラムを作動できるのと同様に、これらのプログラム
を作動できなければならない。換言すれば、システムは
モードの切換ができなければならない。

８０２８６は実モードから保護モードへ切）換えるため
の命令を備えているが、元へ切夛換える命令は備えてい
ない。

したがって、保護モードから実モードへ切シ換えるｋは
、８０２８６をリセットする８０２８６外部の回路が必
要である。

マイクロプロセッサのリセットは、そのリセット人力に
パルスを印加することによって行われる。

マイクロプロセッサはその内部レジスタ全部をクリアし
、命令を固定アドレスから取シ出しはじめる。このアド
レスは通常、コンピュータ・システムの読取専用メモリ
であり、電源投入ルーチンの最初の命令を含んでおり、
この命令はコン、ビニータ・システムのプロセッサその
他の部分の基本動作をチェックする。コンピュータの電
源を初めて入れると、すべての電力レベルが安定してか
ら、外部回路がマイクロプロセッサに対するリセット・
パルスを発生する。リセット後、８０２８６は実モード
で実行を開始する。

ＩＢＭ　　ＰＣ／ＡＴはモードの切換にリセットを使用
し、次のものを具現している。

ａ、プログラムからのリセット・パルスをトリガする回
路 す、　　リセットがモードの切換を行うだめのものであ
ることを登録し、ある程度のテストを行った後、プロセ
ッサがチェックを続け、その後システムの初期設定する
か、あるいはモードの切換を完了するかを決定できるよ
うｋする回路 Ｃ９リセット後ただちに制御を猜得し、次のことを行う
ＲＯＭ内の経路指定 １、　マイクロプロセッサの基本テストを行う２　モー
ド切換レジスタ（ｂ）をテストする。

セットｇれていない場合、正規の′Ｍ、源投大投入手順
続するか、あるいは ３、Ｒ，ＡＭ内のモードスイッチ・ルーチンのアドレス
を決定する。

４、　モードスイッチ・ルーチンへ分岐する。

（上記のステップはかなりの時間を取るものであシ、モ
ードを切り換える場合には不必要であるから、ステップ
１と２の項序を逆にすることによって、このルーチンを
改善することも示唆されている。これは最近のコンピュ
ータ・システムでは拙劣な方法であると考えられている
が、これはステップ１で診断チェックを発生させること
になるエラーが、ステップ２の結果を無効なものｋしか
ねないからである。） 〔発明が解決しようとする問題点〕 本発明の目的は、マイクロプロセッサのモード切換の問
題の解決策であって、ＩＢＭ　　ＰＣ／ＡＴで実施され
ている上述の解決策よシも高速な方法を提供することで
ある。

速度の増加は電源投入ルーチンを実行する必要性をなく
することによって達成されるものであシ、これはリマツ
パという付加的なハードウェア回路によって達成される
。モード切換登録回路が、本発明に設けられる。

〔問題点を解決するための手段〕

本発明によれば、プロセッサ装置、読取専用メモリ、制
御バスによって接続されたランダム・アクセス・メモリ
および入出力装置、データ・パスならびにアドレス・パ
スを包含しており、シかもメそり位置アドレスを生成す
るための、少なくとも第一モードおよび第二モードの作
動を有しているマイクロプロセッサが提供され、該プロ
セッサはプロセッサ装置とアドレス・パスの間に接続さ
れたりマツパ装置と、入出力装置によって制御されて、
リマツパがプロセッサによって生成されるアドレス・ワ
ードを選択的に変更することを可能とする手段をも包含
していることを特徴とするものである。

本発明を完全に理解するため、本発明の好ましい実施例
を、添付図面を参照して説明する。

〔実施例・〕

図面を詳細に参照すると、典型的なマイクロプロセッサ
のＣＰＵチップは、第１図に示すように、数個の独立し
た論理部で構成されている。制御ＲＯＭ（読取専用メモ
リ）１は命令をひとつずつ復号し、ＣＰＵチップのリセ
ット操作を指示する。

タイミングおよび順序論理装置２は各操作を、その適正
な順序で歩進させる。ＡＬＵ（演算論理装置）３はこれ
が供給するオペランドで、基本的な演算論理操作を行う
。通常、さまざまな大きさのレジスタがＣＰＵチップ自
体の上に配置されている。アドレス・ポインタ４，５．
６の幅はシステムが処理するように設計されているメモ
リの大きさや、アドレスされるメモリがＣＰＵにあるか
、あるいはその外部にあるかｋは無関係である。データ
を記憶し、転送するためのデータ・レジスタ７．８％　
９．１０があるが、これらのレジスタのうち少なくとも
ひとつは通常、特殊な作業、用レジスタであシ、アキュ
ミュレータ１０と呼ばれる。

アキュミュレータ１０はＣＰＨのデータを主体とした活
動のほとんどに関与する。（ＡＬＵの作動のｉｔとんど
の結果はアキュミュレータに送られ、その内容は極めて
頻繁に１オペランドのひとつとして使用される。）これ
らの要素のすべてを接続して込るのは、データ・パス１
１であって、この幅はマイクロプロセッサのワード・サ
イズによって決定される。ＣＰＵチップの壇界に双方向
バッファ１２が付いているデータ争バスは、局部シス７
−Ａ・データ・パスになシ、かつシステム内のすべての
データ関連要素を接続する情報バスとじて機能する。

活動アドレス・ポインタ・レジスタの内容は一般に、別
個のパス１４を通ってＣＰＵチップの墳界へ送られ、こ
こでアドレス・バッファ１３を通って、局部システム・
パスになる。１６ビツトのアドレス拳バスによって、６
５．５３６８類（６４にと称されることがしばしばある
）の独立したメモリ位置をアドレスすることが可能とな
シ、また２０ビツトのパスによって、１００万ないし１
Ｍのメモリ位置にアドレスすることが可能となる。

２４ビツトのアドレスは１６Ｍの組み合わせを与える。

ＣＰＵパッケージのピンの数を少なくするために、マイ
クロプロセッサの中にはアドレス・パスとデータ・パス
の幾つかの部分を、これらがＣＰＵを出るところで多重
化しているものもある。

これはＣＰＵのビンを少なくするものであるが、特別な
ハードウェアを追加し、個々のアドレス・パスおよびデ
ータ・パスを作成して、システムの他の部分の要求を漬
たすことを必要とする。しかしながら、局部アドレスお
よびデータ・パスな再度バッファしてから、多数のメモ
リおよび周辺チップに分配しなければならず、かつ多重
分離とパックァリングの両方を同一の装置で行わなけれ
ばならないから、これは大型システムではあまシ重要な
ことではない。（ＣＰＵから出るアドレス・バスは単向
性のものだけであるが、データ・バスは双方向性であシ
、両方向でバッファしなければならない。） 、第２図は読取専用メモリ（ＲＯＭ）２１、ランダム・
アクセス・メモリ（ＲＡＭ）２２．およびセットになっ
た入出力制御装置２３に接続された、第１図のプロセッ
サ（２０）を示すものである。

プロセッサのデータ・バッファ１２はデーターバス２５
を介して接続されておシ、制御バス２６はＲＯＭ％　Ｒ
ＡＭおよび入出力装置を、制御およびタイミング装置２
へ接続し、かつアドレス・バッファ３はバス７７を介し
て、アドレス・リマツパ装置２４（第３図）へ接続され
、次いでバス２８を介して接続されている。リセット・
ライン２９は入出力装置２３をプロセッサへ接続してお
シ、セット・ライン３０は入出力装置をアドレス・リマ
ツパへ接続している。

本発明の好ましい実施例において、ＲＯＭ２１は９３６
に−ＩＭおよび１５．９５６Ｍ−１６Ｍの範囲にあるア
ドレスに応答する。ＲＡＭは０−６４０におよびＩＭ−
１５ＨのＩＲ囲にあるアドレスに応答する。ＲＯＭは電
源投入ルーチンを包含してお、ｊり、ＲＡＭはモード切
換ルーチンを包含している。

アドレス・リマツパ装置の詳細を１＄３図に示す。

アドレス・バス２７は２４本のビット・ライン（ＡＯ−
２３）を有しておシ、その内Ａ２０は２つの入力マルチ
プレクサ・チップ３２へ接続されている。チップ３２の
第２の入力は、入出力従属処理チップからもたらされる
。マイクロプロセッサ・チップ２０もチップ３２からの
入力を、リセット・ライン２９上で受は取る。

マイクロプロセッサが作動を開始すべきことを示す入力
信号を、マイクロプロセッサが受信した場合、マイクロ
プロセッサの最初の活動は、電源投入自己テスト・ルー
チン（ＰＯ８Ｔ）のある電源投入アドレスへ行くことで
ある。電源投入アドレスは１６進で、ＦＦＦＦＦＯ（２
４ビツト）と表される。

第３図に示したリマツパによって、プロセッサが次のよ
うに、モード切換のためにＰＯ８Ｔルーチンを迂回する
ことが可能となる。モード切換ルーチンはＲＡＭ２２内
のアドレスｇ　Ｆ　Ｆ　Ｆ、Ｆ　Ｑに格納されているが
、これはＦＦＦ’ＦＦ０（ＰＯ８Ｔのアドレス）とは異
なる最上位の４ビツトのひとつである。

リマツパが入出力装置からの「選択」入力の値「１」Ｋ
よって付勢されると、ライン２０に現れるあらゆる値は
、ｒＯＪＫ変換されてから、コンピュータ・システムの
他の部分へ送られる。

入出力装置がライン（２９）にリセットを発生すると、
再始動アドレスがモード切換ルーチンのアドレスである
ＥＦＦ’ＦＦＯに変換される。

モード切換ルーチンは以下の作動を行う。

ａ）割込みをマスクする ｂ）　ｒｌＡ連ｆるプロセッサの情報、たとえばモード
の切換が完了したときに分岐させなければならないひと
つまたはそれ以上のルーチンのアドレス、新しいモード
で指名されなければならないタスクを示すタスク識別子
を、ＲＡＭＫ格納するＣ）リマツパ（ｐ）を付勢する ｄ）　リセット（ｒ）を付勢する ｅ）リマツパを解除する ｆ）保管したＲＡＭ情報をプロセッサにロードする ｇ）割込みを可能にする 上述のリマツパの好ましい実施例は極めて簡単なもので
あるが、機械のアドレスの半分を再マツプするものであ
る。しかしながら、変更するアドレスがもつと少ない、
もつと複雑なリマツパを考案できることは明らかである
。特に、始動ルーチンの最初の命令のアドレスのみを変
更するりマツパが理想的なものであるが、もつと多くの
回路が必要となろう。

上述のモード切換ルーチンはあらゆるスイッチのリマツ
パを作動させ、解除する。好ましい実施例はこれを行う
ものではなく、最初の始動後リマツパを恒久的に活動状
態にしておくものである。

【図面の簡単な説明】

第１図は、マイクロプロセッサの中央演算処理装置（Ｃ
ＰＵ）チップのブロック図である。 第２図は１本発明を用いたマイクロプロセッサ・システ
ムの単純化したブロック図である。 第３図は、リマツパの好ましい実施例の図面である。 出願人インタ→−７ａｆｔｖ−ｖ林−φ〆・ζルーフＢ
７復代理人　弁理士　　合　　　１）　　　　　　潔第
１図

Claims (1)

【特許請求の範囲】
1. プロセッサ装置、読取専用メモリ、制御バスによつて接
   続されたランダム・アクセス・メモリおよび入出力装置
   、データ・バスならびにアドレス・バスを包含しており
   、しかもメモリ位置アドレスを生成するための、少なく
   とも第一モードおよび第二モードの作動を有しているマ
   イクロプロセッサにおいて、該プロセッサがプロセッサ
   装置とアドレス・バスの間に接続されたリマツパ装置と
   、入出力装置によつて制御されて、リマツパがプロセッ
   サによつて生成されるアドレス・ワードを選択的に変更
   することを可能とする手段を有していることを特徴とす
   る、マイクロプロセッサ。