JPH07271711A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH07271711A JPH07271711A JP6057414A JP5741494A JPH07271711A JP H07271711 A JPH07271711 A JP H07271711A JP 6057414 A JP6057414 A JP 6057414A JP 5741494 A JP5741494 A JP 5741494A JP H07271711 A JPH07271711 A JP H07271711A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address space
- built
- expansion
- environment setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】オプションカードのＩ／Ｏアドレス空間の設定
値によらず、そのオプションカードを含むシステム全体
の動作を保証できるようにする。 【構成】システムボード上のデバイスの内で、システム
タイマ１９やリアルタイムクロック２０といったシステ
ム動作に不可欠なデバイスを除く他の全てのデバイス、
つまりＩ／Ｏデバイス２４，２５、については環境設定
／変更可能に構成されている。それらＩ／Ｏデバイス２
４，２５に割り当てるＩ／Ｏアドレス空間、割り込みレ
ベルなどのハードウェア資源とオプションカード３２，
３３が要求するハードウェア資源との重複が発生した
時、Ｉ／Ｏデバイス２４，２５に割り当てられるハード
ウェア資源は自動的に変更される。従って、オプション
カード３２，３３のＩ／Ｏアドレス空間などの設定値に
よらずに、常に内蔵デバイスとオプションボードを正常
に動作させることができる。
値によらず、そのオプションカードを含むシステム全体
の動作を保証できるようにする。 【構成】システムボード上のデバイスの内で、システム
タイマ１９やリアルタイムクロック２０といったシステ
ム動作に不可欠なデバイスを除く他の全てのデバイス、
つまりＩ／Ｏデバイス２４，２５、については環境設定
／変更可能に構成されている。それらＩ／Ｏデバイス２
４，２５に割り当てるＩ／Ｏアドレス空間、割り込みレ
ベルなどのハードウェア資源とオプションカード３２，
３３が要求するハードウェア資源との重複が発生した
時、Ｉ／Ｏデバイス２４，２５に割り当てられるハード
ウェア資源は自動的に変更される。従って、オプション
カード３２，３３のＩ／Ｏアドレス空間などの設定値に
よらずに、常に内蔵デバイスとオプションボードを正常
に動作させることができる。
Description
【０００１】
【産業上の利用分野】この発明はコンピュータシステム
に関し、特にオプションカードなどの拡張デバイスが接
続可能な拡張コネクタを持つコンピュータシステムに関
する。
に関し、特にオプションカードなどの拡張デバイスが接
続可能な拡張コネクタを持つコンピュータシステムに関
する。
【０００２】
【従来の技術】近年、携行が容易でバッテリにより動作
可能なラップトップタイプまたはノートブックタイプの
ポータブルコンピュータが種々開発されている。この種
のポータブルコンピュータに於いては、オプションカー
ドなどの拡張デバイスを必要に応じて接続するための拡
張コネクタが設けられている。オプションカードとして
は、ＩＳＡ仕様のいわゆるＩＳＡカードなどが業界標準
カードとして良く知られている。
可能なラップトップタイプまたはノートブックタイプの
ポータブルコンピュータが種々開発されている。この種
のポータブルコンピュータに於いては、オプションカー
ドなどの拡張デバイスを必要に応じて接続するための拡
張コネクタが設けられている。オプションカードとして
は、ＩＳＡ仕様のいわゆるＩＳＡカードなどが業界標準
カードとして良く知られている。
【０００３】この種のオプションカードにおいては、そ
のカード毎にそれを使用するのに必要なハードウェア資
源（Ｉ／Ｏアドレス空間、割り込みレベルなど）が規定
されている。また、オプションカードのほとんどは、ユ
ーザによって操作可能なジャンパまたはディップスイッ
チを有しており、それらジャンパまたはディップスイッ
チの設定に応じてＩ／Ｏアドレス空間および割り込みレ
ベルが変更できるように構成されている。これらジャン
パまたはディップスイッチの操作によってオプションカ
ードのＩ／Ｏアドレス空間および割り込みレベルの値
を、他のＩ／Ｏデバイスによって使用されてないＩ／Ｏ
アドレス空間および割り込みレベルに設定すれば、その
オプションカードを正常に使用することができる。
のカード毎にそれを使用するのに必要なハードウェア資
源（Ｉ／Ｏアドレス空間、割り込みレベルなど）が規定
されている。また、オプションカードのほとんどは、ユ
ーザによって操作可能なジャンパまたはディップスイッ
チを有しており、それらジャンパまたはディップスイッ
チの設定に応じてＩ／Ｏアドレス空間および割り込みレ
ベルが変更できるように構成されている。これらジャン
パまたはディップスイッチの操作によってオプションカ
ードのＩ／Ｏアドレス空間および割り込みレベルの値
を、他のＩ／Ｏデバイスによって使用されてないＩ／Ｏ
アドレス空間および割り込みレベルに設定すれば、その
オプションカードを正常に使用することができる。
【０００４】しかしながら、ジャンパまたはディプスイ
ッチの設定操作を正しく行うためには、ポータブルコン
ピュータ内蔵の各種周辺ＬＳＩコントローラなどの全て
のＩ／Ｏデバイス、および拡張コネクタに既に接続され
ている他のオプションカードがどのＩ／Ｏアドレス空間
を使用しているかなどを調べなければならず、その作業
はユーザにとっては非常に困難である。
ッチの設定操作を正しく行うためには、ポータブルコン
ピュータ内蔵の各種周辺ＬＳＩコントローラなどの全て
のＩ／Ｏデバイス、および拡張コネクタに既に接続され
ている他のオプションカードがどのＩ／Ｏアドレス空間
を使用しているかなどを調べなければならず、その作業
はユーザにとっては非常に困難である。
【０００５】もし、ジャンパまたはディプスイッチの設
定誤りによってオプションカードのＩ／Ｏアドレス空間
がポータブルコンピュータ内蔵のＩ／Ｏデバイスや他の
オプションカードによって既に使用されているＩ／Ｏア
ドレス空間と重複してしまうと、ポータブルコンピュー
タの誤動作が引き起こされる。
定誤りによってオプションカードのＩ／Ｏアドレス空間
がポータブルコンピュータ内蔵のＩ／Ｏデバイスや他の
オプションカードによって既に使用されているＩ／Ｏア
ドレス空間と重複してしまうと、ポータブルコンピュー
タの誤動作が引き起こされる。
【０００６】すなわち、オプションカードと他のＩ／Ｏ
デバイスとのＩ／Ｏアドレス空間が重複している状態で
Ｉ／Ｏアクセスを実行すると、Ｉ／Ｏアドレス空間が重
複しているそれら２つのデバイスからのリードデータが
データバス上で衝突するというデータバスコンテンショ
ンが発生する。これにより、リードデータの内容が破壊
されて正常なＩ／Ｏアクセスが実行できなくなる。この
場合、そのオプションカードを正常に動作させることが
できないばかりか、場合によっては、ユーザがシステム
の電源をオンしてもコンピュータシステムがハングアッ
プしてしまい、オペレーティングシステムを正常に起動
できないという事態が引き起こされる。
デバイスとのＩ／Ｏアドレス空間が重複している状態で
Ｉ／Ｏアクセスを実行すると、Ｉ／Ｏアドレス空間が重
複しているそれら２つのデバイスからのリードデータが
データバス上で衝突するというデータバスコンテンショ
ンが発生する。これにより、リードデータの内容が破壊
されて正常なＩ／Ｏアクセスが実行できなくなる。この
場合、そのオプションカードを正常に動作させることが
できないばかりか、場合によっては、ユーザがシステム
の電源をオンしてもコンピュータシステムがハングアッ
プしてしまい、オペレーティングシステムを正常に起動
できないという事態が引き起こされる。
【０００７】また、オプションカードと他のＩ／Ｏデバ
イスとの割り込みレベルが重なっている場合にも、ＣＰ
Ｕがそれらデバイスのどちらから割り込み要求が発生さ
れたか区別できなくにり、オプションカードを正常に動
作させることができなくなる。
イスとの割り込みレベルが重なっている場合にも、ＣＰ
Ｕがそれらデバイスのどちらから割り込み要求が発生さ
れたか区別できなくにり、オプションカードを正常に動
作させることができなくなる。
【０００８】
【発明が解決しようとする課題】従来のコンピュータシ
ステムでは、ユーザがジャンパまたはディプスイッチを
用いてオプションカードなどの拡張デバイスのＩ／Ｏア
ドレス空間などを正しく設定する必要があり、もしその
設定誤りによってオプションカードとポータブルコンピ
ュータ内蔵のＩ／ＯデバイスのＩ／Ｏアドレス空間が重
なると、コンピュータシステムの動作に支障が来され、
場合によってはコンピュータシステムがハングアップし
てしまいオペレーティングシステムを正常に起動できな
いという事態が生じる欠点があった。
ステムでは、ユーザがジャンパまたはディプスイッチを
用いてオプションカードなどの拡張デバイスのＩ／Ｏア
ドレス空間などを正しく設定する必要があり、もしその
設定誤りによってオプションカードとポータブルコンピ
ュータ内蔵のＩ／ＯデバイスのＩ／Ｏアドレス空間が重
なると、コンピュータシステムの動作に支障が来され、
場合によってはコンピュータシステムがハングアップし
てしまいオペレーティングシステムを正常に起動できな
いという事態が生じる欠点があった。
【０００９】この発明はこのような点に鑑みてなされた
ものであり、ユーザによるジャンパなどの設定誤りによ
ってオプションカードのＩ／Ｏアドレス空間がポータブ
ルコンピュータ内蔵のＩ／ＯデバイスのＩ／Ｏアドレス
空間と重複する値に設定された場合でもそのオプション
カードを含むシステム全体の動作を保証できるように
し、オプションカードのＩ／Ｏアドレス空間の設定値に
よらずに常に正常に動作することが可能なコンピュータ
システムを提供することを目的とする。
ものであり、ユーザによるジャンパなどの設定誤りによ
ってオプションカードのＩ／Ｏアドレス空間がポータブ
ルコンピュータ内蔵のＩ／ＯデバイスのＩ／Ｏアドレス
空間と重複する値に設定された場合でもそのオプション
カードを含むシステム全体の動作を保証できるように
し、オプションカードのＩ／Ｏアドレス空間の設定値に
よらずに常に正常に動作することが可能なコンピュータ
システムを提供することを目的とする。
【００１０】
【課題を解決するための手段および作用】この発明によ
るコンピュータシステムは、ＣＰＵと、このＣＰＵに電
気的に接続されたシステムバスと、このシステムバスに
接続され、割り当てられるＩ／Ｏアドレス空間が変更可
能に構成された内蔵Ｉ／Ｏデバイスと、前記システムバ
スに電気的に接続された拡張コネクタと、この拡張コネ
クタに着脱自在に接続される拡張デバイスであって、前
記拡張コネクタを介して前記システムバス上のＩ／Ｏア
ドレスを受信およびデコードし、そのＩ／Ｏアドレスが
前記拡張デバイスが要求する所定のＩ／Ｏアドレス空間
に属す時に動作する拡張デバイスと、システムの電源投
入に応答して、前記内蔵Ｉ／Ｏデバイスの動作環境を設
定する環境設定手段とを具備し、この環境設定手段に
は、前記内蔵Ｉ／Ｏデバイスに予め割り当てられた第１
のＩ／Ｏアドレス空間に属すＩ／Ｏアドレスを前記シス
テムバス上に出力し、前記システムバスを介して前記内
蔵Ｉ／Ｏデバイスのアクセスを実行する手段と、前記内
蔵Ｉ／Ｏデバイスのアクセスが正常に実行されたか否か
に従って、前記内蔵Ｉ／Ｏデバイスに割り当てられる前
記第１のＩ／Ｏアドレス空間と前記拡張デバイスの要求
するＩ／Ｏアドレス空間とが重複しているか否かを決定
する手段と、前記Ｉ／Ｏアドレス空間が重複しているこ
とが決定された時、前記内蔵Ｉ／ＯデバイスのＩ／Ｏア
ドレス空間を前記第１のＩ／Ｏアドレス空間からそれと
は異なる第２のＩ／Ｏアドレス空間に変更する手段とを
具備することを特徴とする。
るコンピュータシステムは、ＣＰＵと、このＣＰＵに電
気的に接続されたシステムバスと、このシステムバスに
接続され、割り当てられるＩ／Ｏアドレス空間が変更可
能に構成された内蔵Ｉ／Ｏデバイスと、前記システムバ
スに電気的に接続された拡張コネクタと、この拡張コネ
クタに着脱自在に接続される拡張デバイスであって、前
記拡張コネクタを介して前記システムバス上のＩ／Ｏア
ドレスを受信およびデコードし、そのＩ／Ｏアドレスが
前記拡張デバイスが要求する所定のＩ／Ｏアドレス空間
に属す時に動作する拡張デバイスと、システムの電源投
入に応答して、前記内蔵Ｉ／Ｏデバイスの動作環境を設
定する環境設定手段とを具備し、この環境設定手段に
は、前記内蔵Ｉ／Ｏデバイスに予め割り当てられた第１
のＩ／Ｏアドレス空間に属すＩ／Ｏアドレスを前記シス
テムバス上に出力し、前記システムバスを介して前記内
蔵Ｉ／Ｏデバイスのアクセスを実行する手段と、前記内
蔵Ｉ／Ｏデバイスのアクセスが正常に実行されたか否か
に従って、前記内蔵Ｉ／Ｏデバイスに割り当てられる前
記第１のＩ／Ｏアドレス空間と前記拡張デバイスの要求
するＩ／Ｏアドレス空間とが重複しているか否かを決定
する手段と、前記Ｉ／Ｏアドレス空間が重複しているこ
とが決定された時、前記内蔵Ｉ／ＯデバイスのＩ／Ｏア
ドレス空間を前記第１のＩ／Ｏアドレス空間からそれと
は異なる第２のＩ／Ｏアドレス空間に変更する手段とを
具備することを特徴とする。
【００１１】このコンピュータシステムにおいては、シ
ステムの電源投入時に内蔵Ｉ／Ｏデバイスの環境設定処
理が行われる。この環境設定処理においては、まず、内
蔵Ｉ／Ｏデバイスには第１のＩ／Ｏアドレス空間が割り
当てられる。この第１のＩ／Ｏアドレス空間の値は、例
えば、内蔵Ｉ／ＯデバイスのデフォルトのＩ／Ｏアドレ
ス空間として予め予約されたものである。そして、その
第１のＩ／Ｏアドレス空間に属すＩ／Ｏアドレスを用い
て、内蔵Ｉ／Ｏデバイスのアクセスが実行される。
ステムの電源投入時に内蔵Ｉ／Ｏデバイスの環境設定処
理が行われる。この環境設定処理においては、まず、内
蔵Ｉ／Ｏデバイスには第１のＩ／Ｏアドレス空間が割り
当てられる。この第１のＩ／Ｏアドレス空間の値は、例
えば、内蔵Ｉ／ＯデバイスのデフォルトのＩ／Ｏアドレ
ス空間として予め予約されたものである。そして、その
第１のＩ／Ｏアドレス空間に属すＩ／Ｏアドレスを用い
て、内蔵Ｉ／Ｏデバイスのアクセスが実行される。
【００１２】もし、拡張コネクタに接続されたオプショ
ンカードなどの拡張デバイスが要求するＩ／Ｏアドレス
空間が第１のＩ／Ｏアドレス空間と一致しているなら
ば、内蔵Ｉ／Ｏデバイスに対するアクセス要求は拡張デ
バイスでも受け付けられる。このため、内蔵Ｉ／Ｏデバ
イスのアクセスと拡張デバイスのアクセスとが競合して
しまい、内蔵Ｉ／Ｏデバイスに対するアクセスは正常に
実行できない。一方、拡張デバイスが要求するＩ／Ｏア
ドレス空間が第１のＩ／Ｏアドレス空間と異なれば、内
蔵Ｉ／Ｏデバイスに対するアクセスは正常に実行され
る。従って、内蔵Ｉ／Ｏデバイスに対するアクセスが正
常に実行されたか否かに従って、内蔵Ｉ／Ｏデバイスと
拡張デバイスのＩ／Ｏアドレス空間が重複しているか否
かを決定することができる。
ンカードなどの拡張デバイスが要求するＩ／Ｏアドレス
空間が第１のＩ／Ｏアドレス空間と一致しているなら
ば、内蔵Ｉ／Ｏデバイスに対するアクセス要求は拡張デ
バイスでも受け付けられる。このため、内蔵Ｉ／Ｏデバ
イスのアクセスと拡張デバイスのアクセスとが競合して
しまい、内蔵Ｉ／Ｏデバイスに対するアクセスは正常に
実行できない。一方、拡張デバイスが要求するＩ／Ｏア
ドレス空間が第１のＩ／Ｏアドレス空間と異なれば、内
蔵Ｉ／Ｏデバイスに対するアクセスは正常に実行され
る。従って、内蔵Ｉ／Ｏデバイスに対するアクセスが正
常に実行されたか否かに従って、内蔵Ｉ／Ｏデバイスと
拡張デバイスのＩ／Ｏアドレス空間が重複しているか否
かを決定することができる。
【００１３】Ｉ／Ｏアドレス空間が重複していることが
決定された時、内蔵Ｉ／Ｏデバイスにマッピングされる
アドレス空間は、第１のＩ／Ｏアドレス空間からそれと
は異なる第２のＩ／Ｏアドレス空間に自動的に変更され
る。これにより、拡張デバイスの要求するＩ／Ｏアドレ
ス空間がどのような値に設定されていても、その拡張デ
バイスのＩ／Ｏアドレス空間が内蔵Ｉ／Ｏデバイスと重
なることを防止できる。
決定された時、内蔵Ｉ／Ｏデバイスにマッピングされる
アドレス空間は、第１のＩ／Ｏアドレス空間からそれと
は異なる第２のＩ／Ｏアドレス空間に自動的に変更され
る。これにより、拡張デバイスの要求するＩ／Ｏアドレ
ス空間がどのような値に設定されていても、その拡張デ
バイスのＩ／Ｏアドレス空間が内蔵Ｉ／Ｏデバイスと重
なることを防止できる。
【００１４】内蔵Ｉ／Ｏデバイスに対するアクセスが正
常に実行されたか否かの判定処理においては、内蔵Ｉ／
Ｏデバイスのステータスレジスタからステータスデータ
をリ−ドするためのリードアクセスを行うことが好まし
い。内蔵Ｉ／Ｏデバイスと拡張デバイスのＩ／Ｏアドレ
ス空間が重複していれば、リ−ドアクセスにおいてデー
タバスコンテンションが発生する。一方、それらのＩ／
Ｏアドレス空間が重複していなければ、所望の値のステ
ータスデータを内蔵Ｉ／Ｏデバイスから読み取ることが
できる。また、ライトデータとそのライトデータの格納
位置から読み出されたリードデータの比較を行ういわゆ
るライト・リード・コンペアによって行うことによって
も、内蔵Ｉ／Ｏデバイスに対するアクセスが正常に実行
されたか否かの判定を行うことができる。このようにす
れば、ライトアクセスとリードアクセスの双方をチェッ
クできるので、Ｉ／Ｏアドレス空間が重複するか否かを
さらに確実に判定することができる。
常に実行されたか否かの判定処理においては、内蔵Ｉ／
Ｏデバイスのステータスレジスタからステータスデータ
をリ−ドするためのリードアクセスを行うことが好まし
い。内蔵Ｉ／Ｏデバイスと拡張デバイスのＩ／Ｏアドレ
ス空間が重複していれば、リ−ドアクセスにおいてデー
タバスコンテンションが発生する。一方、それらのＩ／
Ｏアドレス空間が重複していなければ、所望の値のステ
ータスデータを内蔵Ｉ／Ｏデバイスから読み取ることが
できる。また、ライトデータとそのライトデータの格納
位置から読み出されたリードデータの比較を行ういわゆ
るライト・リード・コンペアによって行うことによって
も、内蔵Ｉ／Ｏデバイスに対するアクセスが正常に実行
されたか否かの判定を行うことができる。このようにす
れば、ライトアクセスとリードアクセスの双方をチェッ
クできるので、Ｉ／Ｏアドレス空間が重複するか否かを
さらに確実に判定することができる。
【００１５】また、この発明のコンピュータシステムで
は、内蔵Ｉ／Ｏデバイスに対するアクセス実行時にシス
テムがハングアップした場合に対処するために、システ
ム電源がユーザによって再投入された時にＩ／Ｏアドレ
スの重複によるハングアップ後の電源再投入であるか否
かが調べられ、そのハングアップ後の電源再投入であれ
ば、内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間が第１の
Ｉ／Ｏアドレス空間から第２のＩ／Ｏアドレス空間に自
動的に変更される。したがって、Ｉ／Ｏアドレスの重複
によってハングアップが発生した場合でも、システム電
源を再投入してシステムをリスタ−トしさえすれば、以
降は正常な動作が保証される。
は、内蔵Ｉ／Ｏデバイスに対するアクセス実行時にシス
テムがハングアップした場合に対処するために、システ
ム電源がユーザによって再投入された時にＩ／Ｏアドレ
スの重複によるハングアップ後の電源再投入であるか否
かが調べられ、そのハングアップ後の電源再投入であれ
ば、内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間が第１の
Ｉ／Ｏアドレス空間から第２のＩ／Ｏアドレス空間に自
動的に変更される。したがって、Ｉ／Ｏアドレスの重複
によってハングアップが発生した場合でも、システム電
源を再投入してシステムをリスタ−トしさえすれば、以
降は正常な動作が保証される。
【００１６】さらに、この発明のコンピュータシステム
においては、内蔵Ｉ／ＯデバイスがマッピングされるＩ
／Ｏアドレス空間の変更が、プログラマブルな第１レジ
スタと、アドレスデコーダを含むハードウェアによって
実現されている。
においては、内蔵Ｉ／ＯデバイスがマッピングされるＩ
／Ｏアドレス空間の変更が、プログラマブルな第１レジ
スタと、アドレスデコーダを含むハードウェアによって
実現されている。
【００１７】第１レジスタには、第１のＩ／Ｏデバイス
をマッピングするＩ／Ｏアドレス空間を示す値がセット
される。アドレスデコーダは、ＣＰＵからのＩ／Ｏアド
レスをデコードし、そのＩ／Ｏアドレスが第１レジスタ
にセットされた値によって指定されるアドレス空間に属
す時に内蔵Ｉ／Ｏデバイスをイネーブルにする。このた
め、第１レジスタにセットされた値を変更することだけ
で、内蔵Ｉ／Ｏデバイスを容易に任意のＩ／Ｏアドレス
空間にマッピングできる。
をマッピングするＩ／Ｏアドレス空間を示す値がセット
される。アドレスデコーダは、ＣＰＵからのＩ／Ｏアド
レスをデコードし、そのＩ／Ｏアドレスが第１レジスタ
にセットされた値によって指定されるアドレス空間に属
す時に内蔵Ｉ／Ｏデバイスをイネーブルにする。このた
め、第１レジスタにセットされた値を変更することだけ
で、内蔵Ｉ／Ｏデバイスを容易に任意のＩ／Ｏアドレス
空間にマッピングできる。
【００１８】またさらに、この発明のコンピュータシス
テムは、Ｉ／Ｏアドレス空間の重複が決定された時、内
蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間だけでなく、割
り込みレベルを変更することを特徴とする。この割り込
みレベルの変更は、割り込みコントローラと、プログラ
マブルな第２レジスタと、内蔵Ｉ／Ｏデバイスからの割
り込み要求信号を受信した時、第２のレジスタにセット
された割り込みレベルに対応する割り込みコントローラ
の割り込み入力端子に割り込み要求信号を供給する手段
によって実現できる。
テムは、Ｉ／Ｏアドレス空間の重複が決定された時、内
蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間だけでなく、割
り込みレベルを変更することを特徴とする。この割り込
みレベルの変更は、割り込みコントローラと、プログラ
マブルな第２レジスタと、内蔵Ｉ／Ｏデバイスからの割
り込み要求信号を受信した時、第２のレジスタにセット
された割り込みレベルに対応する割り込みコントローラ
の割り込み入力端子に割り込み要求信号を供給する手段
によって実現できる。
【００１９】また、この発明のコンピュータシステム
は、ＣＰＵと、このＣＰＵに電気的に接続されたシステ
ムバスと、このシステムバスに接続され、マッピングさ
れるアドレス空間がそれぞれ変更可能に構成された複数
の内蔵Ｉ／Ｏデバイスと、前記システムバスに電気的に
接続された拡張コネクタと、この拡張コネクタに着脱自
在に接続される拡張デバイスであって、前記拡張コネク
タを介して前記システムバス上のＩ／Ｏアドレスを受信
およびデコードし、そのＩ／Ｏアドレスが前記拡張デバ
イスが要求する所定のＩ／Ｏアドレス空間に属す時に動
作する拡張デバイストと、前記複数の内蔵Ｉ／Ｏデバイ
スに互いに異なるＩ／Ｏアドレス空間がマッピングされ
るようにそれら内蔵Ｉ／Ｏデバイス毎に予め規定された
アドレス空間を示すアドレス情報を格納するアドレス管
理テーブルと、前記複数の内蔵Ｉ／ＯデバイスのＩ／Ｏ
アドレス空間それぞれが前記拡張デバイスの要求するＩ
／Ｏアドレス空間と重複しているか否かを内蔵Ｉ／Ｏデ
バイス毎に検出し、その検出結果に応じて前記複数の内
蔵Ｉ／Ｏデバイスの動作環境を設定する環境設定手段で
あって、前記複数の内蔵Ｉ／Ｏデバイスの環境設定処理
の実行中を示すフラグを不揮発性記憶装置にセットする
手段と、前記複数の内蔵Ｉ／Ｏデバイスを順番に環境設
定対象として選択し、その環境設定対象の内蔵Ｉ／Ｏデ
バイスを示すデバイスＩＤを前記不揮発性記憶装置にセ
ットする手段と、前記アドレス情報によって指定される
前記環境設定対象の内蔵Ｉ／ＯデバイスのＩ／Ｏアドレ
ス空間に属すＩ／Ｏアドレスを前記システムバス上に出
力し、前記システムバスを介して前記環境設定対象の内
蔵Ｉ／Ｏデバイスのアクセスを実行する手段と、前記環
境設定対象の内蔵Ｉ／Ｏデバイスのアクセスが正常に実
行されたか否かに従って、前記内蔵Ｉ／Ｏデバイスにマ
ッピングされている前記Ｉ／Ｏアドレス空間と前記拡張
デバイスの要求するＩ／Ｏアドレス空間とが重複してい
るか否かを決定する手段と、前記Ｉ／Ｏアドレス空間が
重複していることが決定された時、前記アドレス情報を
更新して前記環境設定対象の内蔵Ｉ／Ｏデバイスに対応
するＩ／Ｏアドレス空間を変更する手段と、前記複数の
内蔵Ｉ／Ｏデバイス全てのＩ／Ｏアドレス空間の重複の
有無の検出処理の完了に応答して、前記フラグをリセッ
トする手段とを含む、環境設定手段と、システムの電源
投入に応答して、前記不揮発性記憶装置を参照して前記
フラグがセットされているか否かを決定する手段と、前
記フラグがセットされていることの決定に応答して、前
記不揮発性記憶装置に格納されているデバイスＩＤによ
って指定される内蔵Ｉ／Ｏデバイスに対応する前記アド
レス情報を更新し、前記デバイスＩＤによって指定され
る内蔵Ｉ／ＯデバイスにマッピングされるＩ／Ｏアドレ
ス空間を変更する手段と、前記フラグがリセットされて
いることの決定に応答して、前記環境設定手段に環境設
定処理を実行させる手段とを具備することを特徴とす
る。
は、ＣＰＵと、このＣＰＵに電気的に接続されたシステ
ムバスと、このシステムバスに接続され、マッピングさ
れるアドレス空間がそれぞれ変更可能に構成された複数
の内蔵Ｉ／Ｏデバイスと、前記システムバスに電気的に
接続された拡張コネクタと、この拡張コネクタに着脱自
在に接続される拡張デバイスであって、前記拡張コネク
タを介して前記システムバス上のＩ／Ｏアドレスを受信
およびデコードし、そのＩ／Ｏアドレスが前記拡張デバ
イスが要求する所定のＩ／Ｏアドレス空間に属す時に動
作する拡張デバイストと、前記複数の内蔵Ｉ／Ｏデバイ
スに互いに異なるＩ／Ｏアドレス空間がマッピングされ
るようにそれら内蔵Ｉ／Ｏデバイス毎に予め規定された
アドレス空間を示すアドレス情報を格納するアドレス管
理テーブルと、前記複数の内蔵Ｉ／ＯデバイスのＩ／Ｏ
アドレス空間それぞれが前記拡張デバイスの要求するＩ
／Ｏアドレス空間と重複しているか否かを内蔵Ｉ／Ｏデ
バイス毎に検出し、その検出結果に応じて前記複数の内
蔵Ｉ／Ｏデバイスの動作環境を設定する環境設定手段で
あって、前記複数の内蔵Ｉ／Ｏデバイスの環境設定処理
の実行中を示すフラグを不揮発性記憶装置にセットする
手段と、前記複数の内蔵Ｉ／Ｏデバイスを順番に環境設
定対象として選択し、その環境設定対象の内蔵Ｉ／Ｏデ
バイスを示すデバイスＩＤを前記不揮発性記憶装置にセ
ットする手段と、前記アドレス情報によって指定される
前記環境設定対象の内蔵Ｉ／ＯデバイスのＩ／Ｏアドレ
ス空間に属すＩ／Ｏアドレスを前記システムバス上に出
力し、前記システムバスを介して前記環境設定対象の内
蔵Ｉ／Ｏデバイスのアクセスを実行する手段と、前記環
境設定対象の内蔵Ｉ／Ｏデバイスのアクセスが正常に実
行されたか否かに従って、前記内蔵Ｉ／Ｏデバイスにマ
ッピングされている前記Ｉ／Ｏアドレス空間と前記拡張
デバイスの要求するＩ／Ｏアドレス空間とが重複してい
るか否かを決定する手段と、前記Ｉ／Ｏアドレス空間が
重複していることが決定された時、前記アドレス情報を
更新して前記環境設定対象の内蔵Ｉ／Ｏデバイスに対応
するＩ／Ｏアドレス空間を変更する手段と、前記複数の
内蔵Ｉ／Ｏデバイス全てのＩ／Ｏアドレス空間の重複の
有無の検出処理の完了に応答して、前記フラグをリセッ
トする手段とを含む、環境設定手段と、システムの電源
投入に応答して、前記不揮発性記憶装置を参照して前記
フラグがセットされているか否かを決定する手段と、前
記フラグがセットされていることの決定に応答して、前
記不揮発性記憶装置に格納されているデバイスＩＤによ
って指定される内蔵Ｉ／Ｏデバイスに対応する前記アド
レス情報を更新し、前記デバイスＩＤによって指定され
る内蔵Ｉ／ＯデバイスにマッピングされるＩ／Ｏアドレ
ス空間を変更する手段と、前記フラグがリセットされて
いることの決定に応答して、前記環境設定手段に環境設
定処理を実行させる手段とを具備することを特徴とす
る。
【００２０】このコンピュータシステムにおいては、Ｉ
／Ｏアドレス空間が変更可能な内蔵Ｉ／Ｏデバイスが複
数個システム内に存在しており、システムの電源投入に
応答して、それら内蔵Ｉ／Ｏデバイスの環境設定処理が
順番に実行される。この場合、例えば環境設定処理の開
始に先立って、環境設定処理の実行中を示すフラグがバ
ックアップされたメモリのような不揮発性記憶装置にセ
ットされる。環境設定処理では、環境設定対象の内蔵Ｉ
／Ｏデバイスと拡張デバイスとのＩ／Ｏアドレス空間の
重複の有無をチェックするために、環境設定対象の内蔵
Ｉ／Ｏデバイスに対するアクセスが実行される。このア
クセスが正常に実行されれば、環境設定対象の内蔵Ｉ／
ＯデバイスのＩ／Ｏアドレス空間は変更されずデフォル
ト値のまま維持される。一方、アクセスが正常に実行さ
れなかった場合には、環境設定対象の内蔵Ｉ／Ｏデバイ
スのＩ／Ｏアドレス空間が変更される。そして、全ての
内蔵Ｉ／Ｏデバイスに対する環境設定が完了すると、前
述のフラグがリセットされる。
／Ｏアドレス空間が変更可能な内蔵Ｉ／Ｏデバイスが複
数個システム内に存在しており、システムの電源投入に
応答して、それら内蔵Ｉ／Ｏデバイスの環境設定処理が
順番に実行される。この場合、例えば環境設定処理の開
始に先立って、環境設定処理の実行中を示すフラグがバ
ックアップされたメモリのような不揮発性記憶装置にセ
ットされる。環境設定処理では、環境設定対象の内蔵Ｉ
／Ｏデバイスと拡張デバイスとのＩ／Ｏアドレス空間の
重複の有無をチェックするために、環境設定対象の内蔵
Ｉ／Ｏデバイスに対するアクセスが実行される。このア
クセスが正常に実行されれば、環境設定対象の内蔵Ｉ／
ＯデバイスのＩ／Ｏアドレス空間は変更されずデフォル
ト値のまま維持される。一方、アクセスが正常に実行さ
れなかった場合には、環境設定対象の内蔵Ｉ／Ｏデバイ
スのＩ／Ｏアドレス空間が変更される。そして、全ての
内蔵Ｉ／Ｏデバイスに対する環境設定が完了すると、前
述のフラグがリセットされる。
【００２１】したがって、拡張デバイスのＩ／Ｏアドレ
ス空間がどの内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間
と重複している場合でも、拡張デバイスおよび全ての内
蔵Ｉ／Ｏデバイスを互いに異なるＩ／Ｏアドレス空間に
マッピングできる。さらに、Ｉ／Ｏアドレスの重複によ
りハングアップした場合には、システムリスタート後に
デバイスＩＤが参照され、どの内蔵Ｉ／Ｏデバイスが原
因でハングアップが発生したかが自動的に決定される。
そして、その原因となった内蔵Ｉ／Ｏデバイスがマッピ
ングされるＩ／Ｏアドレス空間が変更される。このた
め、Ｉ／Ｏアドレス空間の重複によるハングアップが発
生した場合でも、システムリスタ−トさえすれば、以降
は正常な動作が保証される。
ス空間がどの内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間
と重複している場合でも、拡張デバイスおよび全ての内
蔵Ｉ／Ｏデバイスを互いに異なるＩ／Ｏアドレス空間に
マッピングできる。さらに、Ｉ／Ｏアドレスの重複によ
りハングアップした場合には、システムリスタート後に
デバイスＩＤが参照され、どの内蔵Ｉ／Ｏデバイスが原
因でハングアップが発生したかが自動的に決定される。
そして、その原因となった内蔵Ｉ／Ｏデバイスがマッピ
ングされるＩ／Ｏアドレス空間が変更される。このた
め、Ｉ／Ｏアドレス空間の重複によるハングアップが発
生した場合でも、システムリスタ−トさえすれば、以降
は正常な動作が保証される。
【００２２】また、この発明のコンピュータシステム
は、Ｉ／Ｏアドレス空間の重複が決定された時、内蔵Ｉ
／Ｏデバイスを動作禁止、つまりディスエーブルにした
状態でオペレーティングシステムを起動する手段を含む
ことを特徴とする。このコンピュータシステムでは、内
蔵Ｉ／Ｏデバイスがディスエーブルの状態でシステム質
上げが実行されるので、内蔵Ｉ／Ｏデバイスと拡張デバ
イスのＩ／Ｏアドレス空間が重なっていても、オペレー
ティングシステムを正常に起動することができる。この
場合、内蔵Ｉ／Ｏデバイスの環境設定は、オペレーティ
ングシステムの環境設定機能、アプリケーションプログ
ラムの提供する環境設定機能、またはＢＩＯＳの環境設
定機能などを利用して行うことができる。
は、Ｉ／Ｏアドレス空間の重複が決定された時、内蔵Ｉ
／Ｏデバイスを動作禁止、つまりディスエーブルにした
状態でオペレーティングシステムを起動する手段を含む
ことを特徴とする。このコンピュータシステムでは、内
蔵Ｉ／Ｏデバイスがディスエーブルの状態でシステム質
上げが実行されるので、内蔵Ｉ／Ｏデバイスと拡張デバ
イスのＩ／Ｏアドレス空間が重なっていても、オペレー
ティングシステムを正常に起動することができる。この
場合、内蔵Ｉ／Ｏデバイスの環境設定は、オペレーティ
ングシステムの環境設定機能、アプリケーションプログ
ラムの提供する環境設定機能、またはＢＩＯＳの環境設
定機能などを利用して行うことができる。
【００２３】さらに、この発明のコンピュータシステム
は、拡張デバイスが拡張コネクタに接続されたことを検
出するデバイス検出装置を有し、システムの電源投入時
にデバイス検出装置からの検出信号が拡張デバイスの接
続を示す時、内蔵Ｉ／Ｏデバイスを動作禁止にしたまま
オペレーティングシステムを起動することを特徴とす
る。この場合、オペレーティングシステムが起動された
後に、そのオペレーティングシステムに設けられた環境
設定機能などを利用して内蔵Ｉ／Ｏデバイスの環境設定
処理が行われる。
は、拡張デバイスが拡張コネクタに接続されたことを検
出するデバイス検出装置を有し、システムの電源投入時
にデバイス検出装置からの検出信号が拡張デバイスの接
続を示す時、内蔵Ｉ／Ｏデバイスを動作禁止にしたまま
オペレーティングシステムを起動することを特徴とす
る。この場合、オペレーティングシステムが起動された
後に、そのオペレーティングシステムに設けられた環境
設定機能などを利用して内蔵Ｉ／Ｏデバイスの環境設定
処理が行われる。
【００２４】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１には、この発明の一実施例に係わるコンピ
ュータシステムの構成が示されている。このコンピュー
タシステムは、ラップトップタイプまたはノートブック
タイプのポータブルコンピュータ本体１と、そのポータ
ブルコンピュータ本体１に取り外し可能に接続される拡
張ユニット２から構成される。
明する。図１には、この発明の一実施例に係わるコンピ
ュータシステムの構成が示されている。このコンピュー
タシステムは、ラップトップタイプまたはノートブック
タイプのポータブルコンピュータ本体１と、そのポータ
ブルコンピュータ本体１に取り外し可能に接続される拡
張ユニット２から構成される。
【００２５】ポータブルコンピュータ本体１のシステム
ボード上には、ＣＰＵ１１、システムコントローラ１
２、メインメモリ１３が設けられている。ＣＰＵ１１お
よびメインメモリ１３は、３２ビット幅のデータバスを
含むＣＰＵローカルバス１４に接続されている。このＣ
ＰＵローカルバス１４は、システムコントローラ１２を
介して１６ビット幅のデータバスを含むＩＳＡ仕様のシ
ステムバス１５に接続されている。
ボード上には、ＣＰＵ１１、システムコントローラ１
２、メインメモリ１３が設けられている。ＣＰＵ１１お
よびメインメモリ１３は、３２ビット幅のデータバスを
含むＣＰＵローカルバス１４に接続されている。このＣ
ＰＵローカルバス１４は、システムコントローラ１２を
介して１６ビット幅のデータバスを含むＩＳＡ仕様のシ
ステムバス１５に接続されている。
【００２６】また、このシステムボード上には、ＢＩＯ
Ｓ ＲＯＭ１６と、システム構成に不可欠な各種周辺Ｌ
ＳＩ、すなわち、割込みコントローラ（ＰＩＣ）１７、
ＤＭＡコントローラ（ＤＭＡＣ）１８、システムタイマ
（ＰＩＴ）１９、リアルタイムクロック（ＲＴＣ）２
０、キーボードコントローラ（ＫＢＣ）２１、ハードデ
ィスクコントローラ（ＨＤＣ）２２、およびフロッピー
ディスクコントローラ（ＦＤＣ）２３が設けられてい
る。これら周辺ＬＳＩは、予め決められたＩ／Ｏアドレ
ス空間に固定的にマッピングされている。また、それら
周辺ＬＳＩそれぞれの割り込みレベルも固定的に規定さ
れている。
Ｓ ＲＯＭ１６と、システム構成に不可欠な各種周辺Ｌ
ＳＩ、すなわち、割込みコントローラ（ＰＩＣ）１７、
ＤＭＡコントローラ（ＤＭＡＣ）１８、システムタイマ
（ＰＩＴ）１９、リアルタイムクロック（ＲＴＣ）２
０、キーボードコントローラ（ＫＢＣ）２１、ハードデ
ィスクコントローラ（ＨＤＣ）２２、およびフロッピー
ディスクコントローラ（ＦＤＣ）２３が設けられてい
る。これら周辺ＬＳＩは、予め決められたＩ／Ｏアドレ
ス空間に固定的にマッピングされている。また、それら
周辺ＬＳＩそれぞれの割り込みレベルも固定的に規定さ
れている。
【００２７】さらに、システムボード上には、第１およ
び第２の２つのＩ／Ｏデバイス２４，２５が設けられて
いる。これらＩ／Ｏデバイス２４，２５は、システムバ
ス１５に接続されている。Ｉ／Ｏデバイス２４，２５も
ＣＰＵ１１の周辺ＬＳＩの１つであるが、前述のシステ
ムタイマ１９やリアルタイムクロック２０などのシステ
ム構成に不可欠なデバイスではなく、例えば、ＢＩＯＳ
ＲＯＭ１６に格納されているシステムＢＩＯＳのセッ
トアップ機能などを利用して、ユーザが必要に応じて使
用することができるデバイスである。
び第２の２つのＩ／Ｏデバイス２４，２５が設けられて
いる。これらＩ／Ｏデバイス２４，２５は、システムバ
ス１５に接続されている。Ｉ／Ｏデバイス２４，２５も
ＣＰＵ１１の周辺ＬＳＩの１つであるが、前述のシステ
ムタイマ１９やリアルタイムクロック２０などのシステ
ム構成に不可欠なデバイスではなく、例えば、ＢＩＯＳ
ＲＯＭ１６に格納されているシステムＢＩＯＳのセッ
トアップ機能などを利用して、ユーザが必要に応じて使
用することができるデバイスである。
【００２８】セットアップ機能によって設定されたシス
テム構成は、ＢＩＯＳセットアップ情報としてリアルタ
イムクロック２０のＣＭＯＳメモリ２０ａに格納され
る。このＣＭＯＳメモリ２０ａは、バッテリバックアッ
プされたＣＭＯＳ構成のＳＲＡＭである。ＣＭＯＳメモ
リ２０ａには、ＢＩＯＳセットアップ情報が他、そのセ
ットアップ情報に従ってセットアップルーチンの実行中
を示す環境設定フラグ（Ｆ）などがの各種フラグもセッ
トされる。ＢＩＯＳセットアップ情報の一例を図２に示
す。
テム構成は、ＢＩＯＳセットアップ情報としてリアルタ
イムクロック２０のＣＭＯＳメモリ２０ａに格納され
る。このＣＭＯＳメモリ２０ａは、バッテリバックアッ
プされたＣＭＯＳ構成のＳＲＡＭである。ＣＭＯＳメモ
リ２０ａには、ＢＩＯＳセットアップ情報が他、そのセ
ットアップ情報に従ってセットアップルーチンの実行中
を示す環境設定フラグ（Ｆ）などがの各種フラグもセッ
トされる。ＢＩＯＳセットアップ情報の一例を図２に示
す。
【００２９】ここでは、システムＢＩＯＳによって環境
設定可能なデバイスとして、２つのシリアルポート（シ
リアルポート１，シリアルポート２）、プリンタポート
１、外部フロッピーディスクインターフェースが例示さ
れている。ＢＩＯＳセットアップ情報は、これらハード
ウェアデバイス毎に、デフォルトのＩ／Ｏアドレス、割
り込みレベル（ＩＲＱ番号）、そのデバイスを使用する
か否か（イネーブルＥＮ／ディスエーブルＤＩＳ）を示
す情報を保持する。これら情報は、ユーザが所定のキー
入力操作によってセットアップルーチンを読み出し、そ
のセットアップルーチンのメニュー画面上で設定するこ
とができる。
設定可能なデバイスとして、２つのシリアルポート（シ
リアルポート１，シリアルポート２）、プリンタポート
１、外部フロッピーディスクインターフェースが例示さ
れている。ＢＩＯＳセットアップ情報は、これらハード
ウェアデバイス毎に、デフォルトのＩ／Ｏアドレス、割
り込みレベル（ＩＲＱ番号）、そのデバイスを使用する
か否か（イネーブルＥＮ／ディスエーブルＤＩＳ）を示
す情報を保持する。これら情報は、ユーザが所定のキー
入力操作によってセットアップルーチンを読み出し、そ
のセットアップルーチンのメニュー画面上で設定するこ
とができる。
【００３０】このように、Ｉ／Ｏデバイス２４，２５
は、シリアルポートやプリンタポートに接続される外部
周辺装置を制御するコントローラ等として利用されるも
のである。
は、シリアルポートやプリンタポートに接続される外部
周辺装置を制御するコントローラ等として利用されるも
のである。
【００３１】ここで、シリアルポートは、ポータブルコ
ンピュータ本体１に各種ＲＳ２３２Ｃ機器、モデム、シ
リアルマウスなどの外部周辺装置を接続するために利用
され、またプリンタポートはパラレルポートであり、ポ
ータブルコンピュータ本体１にプリンタや外部フロッピ
ーディスクなどの周辺装置を接続するために利用され
る。また、シリアルポートやパラレルポートだけでな
く、システム構成に不可欠なデバイス以外の他の各種周
辺装置、例えば、音源カードなどのゲートポートを制御
するためのコントローラ、拡張ディスプレイコントロー
ラ、ＳＣＳＩインターフェースコントローラなど、の各
種周辺装置制御のためのコントローラなどを、Ｉ／Ｏデ
バイス２４，２５としてポータブルコンピュータ１に内
蔵することも可能である。また、Ｉ／Ｏデバイス２４，
２５は、例えば内蔵モデム装置のような周辺装置そのも
のであっても良い。
ンピュータ本体１に各種ＲＳ２３２Ｃ機器、モデム、シ
リアルマウスなどの外部周辺装置を接続するために利用
され、またプリンタポートはパラレルポートであり、ポ
ータブルコンピュータ本体１にプリンタや外部フロッピ
ーディスクなどの周辺装置を接続するために利用され
る。また、シリアルポートやパラレルポートだけでな
く、システム構成に不可欠なデバイス以外の他の各種周
辺装置、例えば、音源カードなどのゲートポートを制御
するためのコントローラ、拡張ディスプレイコントロー
ラ、ＳＣＳＩインターフェースコントローラなど、の各
種周辺装置制御のためのコントローラなどを、Ｉ／Ｏデ
バイス２４，２５としてポータブルコンピュータ１に内
蔵することも可能である。また、Ｉ／Ｏデバイス２４，
２５は、例えば内蔵モデム装置のような周辺装置そのも
のであっても良い。
【００３２】Ｉ／Ｏデバイス２４，２５の各々はデフォ
ルトのＩ／Ｏアドレス空間にマッピングされているが、
そのＩ／Ｏアドレス空間の値はソフトウェア的に変更可
能に構成されている。Ｉ／Ｏアドレス空間の変更は、後
述するオプションカードが使用するＩ／Ｏアドレス空間
とそれらＩ／Ｏデバイス２４，２５が使用するＩ／Ｏア
ドレス空間の重複が検出されたときに自動的に実行され
る。さらに、Ｉ／Ｏデバイス２４，２５の割り込みレベ
ルも、デフォルト値からそれとは異なる別の値にソフト
ゥエア的に変更可能である。これらＩ／Ｏデバイス２
４，２５のＩ／Ｏアドレス空間および割り込みレベルの
自動変更は、ＢＩＯＳ ＲＯＭ１６のシステムＢＩＯＳ
が、システムコントローラ１２に設けられたハードウェ
アロジックを利用することによって実行される。
ルトのＩ／Ｏアドレス空間にマッピングされているが、
そのＩ／Ｏアドレス空間の値はソフトウェア的に変更可
能に構成されている。Ｉ／Ｏアドレス空間の変更は、後
述するオプションカードが使用するＩ／Ｏアドレス空間
とそれらＩ／Ｏデバイス２４，２５が使用するＩ／Ｏア
ドレス空間の重複が検出されたときに自動的に実行され
る。さらに、Ｉ／Ｏデバイス２４，２５の割り込みレベ
ルも、デフォルト値からそれとは異なる別の値にソフト
ゥエア的に変更可能である。これらＩ／Ｏデバイス２
４，２５のＩ／Ｏアドレス空間および割り込みレベルの
自動変更は、ＢＩＯＳ ＲＯＭ１６のシステムＢＩＯＳ
が、システムコントローラ１２に設けられたハードウェ
アロジックを利用することによって実行される。
【００３３】さらに、ポータブルコンピュータ本体１に
は、拡張コネクタ２６が設けられている。この拡張コネ
クタ２６は、システムバス１５に接続されている。拡張
コネクタ２６には、ポータブルコンピュータ本体１の機
能拡張のために利用される拡張ユニット２が取り外し可
能に接続される。
は、拡張コネクタ２６が設けられている。この拡張コネ
クタ２６は、システムバス１５に接続されている。拡張
コネクタ２６には、ポータブルコンピュータ本体１の機
能拡張のために利用される拡張ユニット２が取り外し可
能に接続される。
【００３４】拡張ユニット２には、コネクタ２７、拡張
コネクタ２８，２９を含む拡張スロット、およびカード
検出用のフォトセンサ３０，３１が設けられている。コ
ネクタ２７は、ポータブルコンピュータ本体１の拡張コ
ネクタ２６と接続可能な形状およびピン配置を持つ。拡
張ユニット２の拡張コネクタ２８，２９の各々には、各
種の拡張デバイスが取り外し可能に接続される。拡張デ
バイスとしては、モデムカード、音源カード、グラフィ
クスアダプタカード、ＳＣＳＩインターフェースカー
ド、マルチＩ／ＯカードなどのＩＳＡ仕様の各種オプシ
ョンカードや、ＰＣＭＣＩＡ仕様のＩＣカードなどが含
まれる。以下、拡張デバイスとして、ＩＳＡ仕様のオプ
ションカードを使用する場合を例にとって説明する。
コネクタ２８，２９を含む拡張スロット、およびカード
検出用のフォトセンサ３０，３１が設けられている。コ
ネクタ２７は、ポータブルコンピュータ本体１の拡張コ
ネクタ２６と接続可能な形状およびピン配置を持つ。拡
張ユニット２の拡張コネクタ２８，２９の各々には、各
種の拡張デバイスが取り外し可能に接続される。拡張デ
バイスとしては、モデムカード、音源カード、グラフィ
クスアダプタカード、ＳＣＳＩインターフェースカー
ド、マルチＩ／ＯカードなどのＩＳＡ仕様の各種オプシ
ョンカードや、ＰＣＭＣＩＡ仕様のＩＣカードなどが含
まれる。以下、拡張デバイスとして、ＩＳＡ仕様のオプ
ションカードを使用する場合を例にとって説明する。
【００３５】ＩＳＡ仕様のオプションカードは、そのカ
ード毎にそれを使用するのに必要なハードウェア資源
（Ｉ／Ｏアドレス空間、割り込みレベルなど）が規定さ
れている。また、そのＩＳＡ仕様のオプションカードの
ほとんどは、ユーザによって操作可能なジャンパまたは
ディップスイッチを有しており、それらジャンパまたは
ディップスイッチの設定に応じてＩ／Ｏアドレス空間お
よび割り込みレベルが変更できるように構成されてい
る。
ード毎にそれを使用するのに必要なハードウェア資源
（Ｉ／Ｏアドレス空間、割り込みレベルなど）が規定さ
れている。また、そのＩＳＡ仕様のオプションカードの
ほとんどは、ユーザによって操作可能なジャンパまたは
ディップスイッチを有しており、それらジャンパまたは
ディップスイッチの設定に応じてＩ／Ｏアドレス空間お
よび割り込みレベルが変更できるように構成されてい
る。
【００３６】拡張ユニット２がコンピュータ本体１に接
続された状態では、拡張コネクタ２８，２９内のコネク
タは、内部バス３２、コネクタ２７，２６を介して、コ
ンピュータ本体のシステムバス１５に接続される。
続された状態では、拡張コネクタ２８，２９内のコネク
タは、内部バス３２、コネクタ２７，２６を介して、コ
ンピュータ本体のシステムバス１５に接続される。
【００３７】フォトセンサ３０は、オプションカード３
２が拡張コネクタ２８に接続されているか否かを検出す
るカード検出装置であり、拡張スロットのカード挿入経
路内に設けられている。このフォトセンサ３０は、図示
のように、２つの突出部を有し、それら突出部の対向面
には発光素子および受光素子が設けられている。オプシ
ョンカード３２が拡張コネクタ２８に接続されると、２
つの突出部間つまり発光素子と受光素子との間にオプシ
ョンカード３２が挿入されることによって光の透過が遮
断される。この時、フォトセンサ３０は、オプションカ
ード３２が拡張スロットに装着されたことを示すカード
検出信号ＤＴＥ１を発生する。このカード検出信号ＤＴ
Ｅ１は、コネクタ２７，２６を介してシステムコントロ
ーラ１２に送られ、これによってシステムコントローラ
１２内の所定のステータスレジスタにカード装着を示す
フラグがセットされる。
２が拡張コネクタ２８に接続されているか否かを検出す
るカード検出装置であり、拡張スロットのカード挿入経
路内に設けられている。このフォトセンサ３０は、図示
のように、２つの突出部を有し、それら突出部の対向面
には発光素子および受光素子が設けられている。オプシ
ョンカード３２が拡張コネクタ２８に接続されると、２
つの突出部間つまり発光素子と受光素子との間にオプシ
ョンカード３２が挿入されることによって光の透過が遮
断される。この時、フォトセンサ３０は、オプションカ
ード３２が拡張スロットに装着されたことを示すカード
検出信号ＤＴＥ１を発生する。このカード検出信号ＤＴ
Ｅ１は、コネクタ２７，２６を介してシステムコントロ
ーラ１２に送られ、これによってシステムコントローラ
１２内の所定のステータスレジスタにカード装着を示す
フラグがセットされる。
【００３８】フォトセンサ３１もフォトセンサ３０と同
様のものであり、２つの突出部間の間にオプションカー
ド３３が挿入されることによって光の透過が遮断された
時、オプションカード３３が装着されたことを示すカー
ド検出信号ＤＴＥ２を発生する。なお、フォトセンサ３
０，３１としては、前述のような透過型のものでなく、
反射型のものを使用することもできる。
様のものであり、２つの突出部間の間にオプションカー
ド３３が挿入されることによって光の透過が遮断された
時、オプションカード３３が装着されたことを示すカー
ド検出信号ＤＴＥ２を発生する。なお、フォトセンサ３
０，３１としては、前述のような透過型のものでなく、
反射型のものを使用することもできる。
【００３９】カード検出装置としてはこの実施例のよう
にフォトセンサ（透過型または反射型）を用いるのが検
出精度などの信頼性、耐久性、スペース効率などの点で
最も好ましいが、例えば、カードの装着をマイクロスイ
ッチによって機械的に検出したり、拡張コネクタの特定
ピンの電圧変化を検出することによってカードの装着を
検出することもできる。
にフォトセンサ（透過型または反射型）を用いるのが検
出精度などの信頼性、耐久性、スペース効率などの点で
最も好ましいが、例えば、カードの装着をマイクロスイ
ッチによって機械的に検出したり、拡張コネクタの特定
ピンの電圧変化を検出することによってカードの装着を
検出することもできる。
【００４０】オプションカード３２，３３は、システム
からのＩ／Ｏアドレスを受信およびデコードして、その
Ｉ／Ｏアドレスの値が自身の要求するＩ／Ｏアドレスで
あるか否かを決定するアドレスデコーダを含んでおり、
自身の要求するＩ／Ｏアドレスである時に動作する。
からのＩ／Ｏアドレスを受信およびデコードして、その
Ｉ／Ｏアドレスの値が自身の要求するＩ／Ｏアドレスで
あるか否かを決定するアドレスデコーダを含んでおり、
自身の要求するＩ／Ｏアドレスである時に動作する。
【００４１】次に、Ｉ／Ｏデバイス２４，２５のＩ／Ｏ
アドレス空間および割り込みレベルを変更するためのハ
ードウェア構成を説明する。このハードウェアは、シス
テムコントローラ１２に設けられている。
アドレス空間および割り込みレベルを変更するためのハ
ードウェア構成を説明する。このハードウェアは、シス
テムコントローラ１２に設けられている。
【００４２】すなわち、システムコントローラ１２は、
ＣＰＵ１１からの指示に応じてメモリやＩ／Ｏを制御す
るためのものであり、ここには、バス変換回路１２１、
Ｉ／Ｏアドレス変更回路１２２、およびデバイス割り込
みレベル変更回路１２３が設けられている。バス変換回
路１２１は、ＣＰＵローカルバス１４とシステムバス１
５との間におけるデータおよびアドレスのインターフェ
ースであり、データバスやアドレスバス幅の変換などを
行う。
ＣＰＵ１１からの指示に応じてメモリやＩ／Ｏを制御す
るためのものであり、ここには、バス変換回路１２１、
Ｉ／Ｏアドレス変更回路１２２、およびデバイス割り込
みレベル変更回路１２３が設けられている。バス変換回
路１２１は、ＣＰＵローカルバス１４とシステムバス１
５との間におけるデータおよびアドレスのインターフェ
ースであり、データバスやアドレスバス幅の変換などを
行う。
【００４３】Ｉ／Ｏアドレス変更回路１２２は、前述の
Ｉ／Ｏデバイス２４，２５のＩ／Ｏアドレス空間を可変
設定するためのアドレスデコーダである。このＩ／Ｏア
ドレス変更回路１２２の具体的なハードウェア構成の一
例を図３に示す。
Ｉ／Ｏデバイス２４，２５のＩ／Ｏアドレス空間を可変
設定するためのアドレスデコーダである。このＩ／Ｏア
ドレス変更回路１２２の具体的なハードウェア構成の一
例を図３に示す。
【００４４】図３に示されているように、Ｉ／Ｏアドレ
ス変更回路１２２は、アドレスデコーダ２０１、チップ
セレクト信号発生回路２０２，２０３を備えている。チ
ップセレクト信号発生回路２０２は、チップセレクト信
号ＣＳ−Ａを発生する。チップセレクト信号ＣＳ−Ａ
は、Ｉ／Ｏデバイス２４にイネーブル信号として供給さ
れる。同様にチップセレクト信号発生回路２０３は、チ
ップセレクト信号ＣＳ−Ｂを発生する。チップセレクト
信号ＣＳ−Ｂは、Ｉ／Ｏデバイス２５にイネーブル信号
として供給される。
ス変更回路１２２は、アドレスデコーダ２０１、チップ
セレクト信号発生回路２０２，２０３を備えている。チ
ップセレクト信号発生回路２０２は、チップセレクト信
号ＣＳ−Ａを発生する。チップセレクト信号ＣＳ−Ａ
は、Ｉ／Ｏデバイス２４にイネーブル信号として供給さ
れる。同様にチップセレクト信号発生回路２０３は、チ
ップセレクト信号ＣＳ−Ｂを発生する。チップセレクト
信号ＣＳ−Ｂは、Ｉ／Ｏデバイス２５にイネーブル信号
として供給される。
【００４５】チップセレクト信号発生回路２０２は、レ
ジスタ２０４と、プログラマブルアドレスデコーダ２０
５から構成されている。レジスタ２０４はソフトウェア
的に書き換え可能なＩ／Ｏレジスタであり、システムバ
ス１５のデータバスに接続されている。このレジスタ２
０４には、Ｉ／Ｏデバイス２４がマッピングされるべき
Ｉ／Ｏアドレス範囲を示す値がＣＰＵ１１によってセッ
トされる。このレジスタ２０４にセットされた値は、プ
ログラマブルアドレスデコーダ２０５に送られる。プロ
グラマブルアドレスデコーダ２０５はレジスタ２０４に
セットされた値によってデコード条件が変更可能なデコ
ーダであり、ＣＰＵ１１からのＩ／Ｏアドレスがレジス
タ２０４の値によって指定されるＩ／Ｏアドレス範囲に
属す時にチップセレクト信号ＣＳ−Ａを発生する。さら
に、レジスタ２０４には、チップセレクト信号ＣＳ−Ａ
の発生を許可／禁止するためのイネーブル／ディスエー
ブルビットもＣＰＵ１１によってセットされる。ディス
エーブルビットがセットされた時はプログラマブルアド
レスデコーダ２０５の動作が動作禁止（ディスエーブ
ル）され、これによってチップセレクト信号ＣＳ−Ａの
発生が禁止される。
ジスタ２０４と、プログラマブルアドレスデコーダ２０
５から構成されている。レジスタ２０４はソフトウェア
的に書き換え可能なＩ／Ｏレジスタであり、システムバ
ス１５のデータバスに接続されている。このレジスタ２
０４には、Ｉ／Ｏデバイス２４がマッピングされるべき
Ｉ／Ｏアドレス範囲を示す値がＣＰＵ１１によってセッ
トされる。このレジスタ２０４にセットされた値は、プ
ログラマブルアドレスデコーダ２０５に送られる。プロ
グラマブルアドレスデコーダ２０５はレジスタ２０４に
セットされた値によってデコード条件が変更可能なデコ
ーダであり、ＣＰＵ１１からのＩ／Ｏアドレスがレジス
タ２０４の値によって指定されるＩ／Ｏアドレス範囲に
属す時にチップセレクト信号ＣＳ−Ａを発生する。さら
に、レジスタ２０４には、チップセレクト信号ＣＳ−Ａ
の発生を許可／禁止するためのイネーブル／ディスエー
ブルビットもＣＰＵ１１によってセットされる。ディス
エーブルビットがセットされた時はプログラマブルアド
レスデコーダ２０５の動作が動作禁止（ディスエーブ
ル）され、これによってチップセレクト信号ＣＳ−Ａの
発生が禁止される。
【００４６】チップセレクト信号発生回路２０３もチッ
プセレクト信号発生回路２０２と同様に構成されてお
り、レジスタ２０６と、プログラマブルアドレスデコー
ダ２０７から構成されている。レジスタ２０６はソフト
ウェア的に書き換え可能なＩ／Ｏレジスタであり、シス
テムバス１５のデータバスに接続されている。このレジ
スタ２０６には、Ｉ／Ｏデバイス２５がマッピングされ
るべきＩ／Ｏアドレス範囲を示す値がセットされる。こ
のレジスタ２０６にセットされた値は、プログラマブル
アドレスデコーダ２０７に送られる。プログラマブルア
ドレスデコーダ２０７はレジスタ２０６にセットされた
値によってデコード条件が変更可能なデコーダであり、
ＣＰＵ１１からのＩ／Ｏアドレスがレジスタ２０６の値
によって指定されるＩ／Ｏアドレス範囲に属す時にチッ
プセレクト信号ＣＳ−Ｂを発生する。さらに、レジスタ
２０６には、チップセレクト信号ＣＳ−Ｂの発生を許可
／禁止するためのイネーブル／ディスエーブルビットも
ＣＰＵ１１によってセットされる。ディスエーブルビッ
トがセットされた時はプログラマブルアドレスデコーダ
２０７の動作がディスエーブルされ、これによってチッ
プセレクト信号ＣＳ−Ｂの発生が禁止される。
プセレクト信号発生回路２０２と同様に構成されてお
り、レジスタ２０６と、プログラマブルアドレスデコー
ダ２０７から構成されている。レジスタ２０６はソフト
ウェア的に書き換え可能なＩ／Ｏレジスタであり、シス
テムバス１５のデータバスに接続されている。このレジ
スタ２０６には、Ｉ／Ｏデバイス２５がマッピングされ
るべきＩ／Ｏアドレス範囲を示す値がセットされる。こ
のレジスタ２０６にセットされた値は、プログラマブル
アドレスデコーダ２０７に送られる。プログラマブルア
ドレスデコーダ２０７はレジスタ２０６にセットされた
値によってデコード条件が変更可能なデコーダであり、
ＣＰＵ１１からのＩ／Ｏアドレスがレジスタ２０６の値
によって指定されるＩ／Ｏアドレス範囲に属す時にチッ
プセレクト信号ＣＳ−Ｂを発生する。さらに、レジスタ
２０６には、チップセレクト信号ＣＳ−Ｂの発生を許可
／禁止するためのイネーブル／ディスエーブルビットも
ＣＰＵ１１によってセットされる。ディスエーブルビッ
トがセットされた時はプログラマブルアドレスデコーダ
２０７の動作がディスエーブルされ、これによってチッ
プセレクト信号ＣＳ−Ｂの発生が禁止される。
【００４７】アドレスデコーダ２０１は、システムバス
１５を介してＣＰＵ１１からＩＯリード／ライト信号
（ＩＯ Ｒ／Ｗ）が供給された時、システムバス１５上
のアドレス（Ｉ／Ｏアドレス）をデコードする。Ｉ／Ｏ
アドレスがレジスタ２０４を指定する時、アドレスデコ
ーダ２０１はレジスタ２０４をリード／ライト対象のＩ
／Ｏポートとして選択する。同様に、Ｉ／Ｏアドレスが
レジスタ２０６を指定する時には、レジスタ２０６がリ
ード／ライト対象のＩ／Ｏポートとして選択される。
１５を介してＣＰＵ１１からＩＯリード／ライト信号
（ＩＯ Ｒ／Ｗ）が供給された時、システムバス１５上
のアドレス（Ｉ／Ｏアドレス）をデコードする。Ｉ／Ｏ
アドレスがレジスタ２０４を指定する時、アドレスデコ
ーダ２０１はレジスタ２０４をリード／ライト対象のＩ
／Ｏポートとして選択する。同様に、Ｉ／Ｏアドレスが
レジスタ２０６を指定する時には、レジスタ２０６がリ
ード／ライト対象のＩ／Ｏポートとして選択される。
【００４８】このように構成されたＩ／Ｏアドレス変更
回路１２２においては、レジスタ２０４にセットする値
を変更することにより、チップセレクト信号ＣＳ−Ａの
発生に必要なＩ／Ｏアドレス範囲を任意に変更できる。
同様に、レジスタ２０６にセットする値を変更すること
により、チップセレクト信号ＣＳ−Ｂの発生に必要なＩ
／Ｏアドレス範囲も任意に変更できる。プログラマブル
デコーダ２０５，２０７は、それぞれＩ／Ｏアドレスの
上位ビット部とレジスタ２０４，２０６の値を比較し、
一致した時にのみチップセレクト信号ＣＳ−Ａ，ＣＳ−
Ｂを発生するように構成された一致／不一致検出回路に
よって実現することができる。
回路１２２においては、レジスタ２０４にセットする値
を変更することにより、チップセレクト信号ＣＳ−Ａの
発生に必要なＩ／Ｏアドレス範囲を任意に変更できる。
同様に、レジスタ２０６にセットする値を変更すること
により、チップセレクト信号ＣＳ−Ｂの発生に必要なＩ
／Ｏアドレス範囲も任意に変更できる。プログラマブル
デコーダ２０５，２０７は、それぞれＩ／Ｏアドレスの
上位ビット部とレジスタ２０４，２０６の値を比較し、
一致した時にのみチップセレクト信号ＣＳ−Ａ，ＣＳ−
Ｂを発生するように構成された一致／不一致検出回路に
よって実現することができる。
【００４９】図４には、プログラマブルデコーダ２０５
の具体的構成の一例が示されている。プログラマブルデ
コーダ２０５は、図示のように、ＥＸＯＲゲートなどを
含む一致／不一致検出回路３０１〜３０８と、ＡＮＤ回
路３０９から構成されている。１デバイス当たりのＩ／
Ｏアドレス空間が８バイトの場合、Ｉ／Ｏアドレスの下
位３ビットＡ２−０はデコードされず、Ａ１０−３のデ
コードだけが行われる。Ｉ／Ｏデバイス２４のＩ／Ｏア
ドレス空間が２Ｆ８Ｈ〜２ＦＦＨの場合、レジスタ２０
４にはアドレス２Ｆ８Ｈを示す８ビットデータ“０１０
１１１１１”がセットされる。この場合、レジスタ２０
４のイネーブル／ディスエーブルフラグがイネーブルス
テートであり、且つシステムバス上のＩ／Ｏアドレスの
Ａ１０−３が“０１０１１１１１”であるならば、ＡＮ
Ｄ回路３０９からチップセレクト信号ＣＳ−Ａが発生さ
れる。
の具体的構成の一例が示されている。プログラマブルデ
コーダ２０５は、図示のように、ＥＸＯＲゲートなどを
含む一致／不一致検出回路３０１〜３０８と、ＡＮＤ回
路３０９から構成されている。１デバイス当たりのＩ／
Ｏアドレス空間が８バイトの場合、Ｉ／Ｏアドレスの下
位３ビットＡ２−０はデコードされず、Ａ１０−３のデ
コードだけが行われる。Ｉ／Ｏデバイス２４のＩ／Ｏア
ドレス空間が２Ｆ８Ｈ〜２ＦＦＨの場合、レジスタ２０
４にはアドレス２Ｆ８Ｈを示す８ビットデータ“０１０
１１１１１”がセットされる。この場合、レジスタ２０
４のイネーブル／ディスエーブルフラグがイネーブルス
テートであり、且つシステムバス上のＩ／Ｏアドレスの
Ａ１０−３が“０１０１１１１１”であるならば、ＡＮ
Ｄ回路３０９からチップセレクト信号ＣＳ−Ａが発生さ
れる。
【００５０】また、プログラマブルデコーダ２０６も同
様の回路構成によって実現することができる。図５に
は、図１のシステムにおけるＩ／Ｏアドレスマップの一
例が示されている。
様の回路構成によって実現することができる。図５に
は、図１のシステムにおけるＩ／Ｏアドレスマップの一
例が示されている。
【００５１】このＩ／Ｏアドレスマップから分かるよう
に、Ｉ／Ｏアドレス０００Ｈから１ＦＦＦＨのアドレス
空間は割り込みコントローラ１７やシステムタイマ１９
のようにシステム構成に不可欠なデバイスのために予約
されており、このアドレス空間は、Ｉ／Ｏデバイス２
４，２５やオプションカードは使用することはできな
い。したがって、Ｉ／Ｏデバイス２４，２５やオプショ
ンボードが使用できるのは、アドレス２００Ｈ以降のア
ドレス空間である。
に、Ｉ／Ｏアドレス０００Ｈから１ＦＦＦＨのアドレス
空間は割り込みコントローラ１７やシステムタイマ１９
のようにシステム構成に不可欠なデバイスのために予約
されており、このアドレス空間は、Ｉ／Ｏデバイス２
４，２５やオプションカードは使用することはできな
い。したがって、Ｉ／Ｏデバイス２４，２５やオプショ
ンボードが使用できるのは、アドレス２００Ｈ以降のア
ドレス空間である。
【００５２】例えば、第１のＩ／Ｏデバイス２４がシリ
アルポート２に接続されるモデムなどの周辺装置を制御
するためのコントローラである場合を想定すると、Ｉ／
Ｏデバイス２４にはアドレス２Ｆ８Ｈ〜２ＦＦＨのＩ／
Ｏアドレス空間がデフォルト値として割り当てられてい
る。これは、図２で説明したように、シリアルポート２
のデフォルトのＩ／Ｏアドレス空間は２Ｆ８Ｈ〜２ＦＦ
Ｈだからである。この場合、レジスタ２０４には、図４
で示したように、Ｉ／Ｏデバイス２４のＩ／Ｏアドレス
空間のベースアドレスである２Ｆ８Ｈを示す値がセット
される。
アルポート２に接続されるモデムなどの周辺装置を制御
するためのコントローラである場合を想定すると、Ｉ／
Ｏデバイス２４にはアドレス２Ｆ８Ｈ〜２ＦＦＨのＩ／
Ｏアドレス空間がデフォルト値として割り当てられてい
る。これは、図２で説明したように、シリアルポート２
のデフォルトのＩ／Ｏアドレス空間は２Ｆ８Ｈ〜２ＦＦ
Ｈだからである。この場合、レジスタ２０４には、図４
で示したように、Ｉ／Ｏデバイス２４のＩ／Ｏアドレス
空間のベースアドレスである２Ｆ８Ｈを示す値がセット
される。
【００５３】もし、拡張コネクタ２８に装着されたカー
ド３２のＩ／Ｏアドレス空間がそのジャンパ設定などに
よって２Ｆ８Ｈ〜２ＦＦＨに設定される場合には、ＣＭ
ＯＳメモリ２０ａのセットアップ情報およびレジスタ２
０４の値が書き替えられ、Ｉ／Ｏデバイス２４のＩ／Ｏ
アドレス空間が別のＩ／Ｏアドレス空間に変更される。
例えば、シリアルポート１用のアドレス空間３Ｆ８Ｈ〜
３ＦＦＨに変更する場合には、レジスタ２０４には、そ
の変更先Ｉ／Ｏアドレス空間のベースアドレスである３
Ｆ８Ｈを示す値がセットされる。シリアルポート１が使
用中であれば、Ｉ／Ｏデバイス２４のＩ／Ｏアドレス空
間はさらに他のＩ／Ｏアドレス空間に変更される。Ｉ／
Ｏアドレス空間の変更先は、他のデバイスによるＩ／Ｏ
アドレス空間の使用状況などに応じて動的に決定するこ
ともできる。Ｉ／Ｏアドレス空間の使用状況は、図２の
ＢＩＯＳセットアップ情報のＥＮ／ＤＩＳデータを参照
することによって認識できる。また、オプションカード
を含む全てのデバイスの使用状況やそれらに割り当てら
れたハードウェア資源（Ｉ／Ｏアトレス空間、割り込み
レベルなど）をＣＭＯＳメモリ２０ａ等に保存・管理
し、その情報を利用してＩ／Ｏアドレス空間の変更先を
決定することもできる。
ド３２のＩ／Ｏアドレス空間がそのジャンパ設定などに
よって２Ｆ８Ｈ〜２ＦＦＨに設定される場合には、ＣＭ
ＯＳメモリ２０ａのセットアップ情報およびレジスタ２
０４の値が書き替えられ、Ｉ／Ｏデバイス２４のＩ／Ｏ
アドレス空間が別のＩ／Ｏアドレス空間に変更される。
例えば、シリアルポート１用のアドレス空間３Ｆ８Ｈ〜
３ＦＦＨに変更する場合には、レジスタ２０４には、そ
の変更先Ｉ／Ｏアドレス空間のベースアドレスである３
Ｆ８Ｈを示す値がセットされる。シリアルポート１が使
用中であれば、Ｉ／Ｏデバイス２４のＩ／Ｏアドレス空
間はさらに他のＩ／Ｏアドレス空間に変更される。Ｉ／
Ｏアドレス空間の変更先は、他のデバイスによるＩ／Ｏ
アドレス空間の使用状況などに応じて動的に決定するこ
ともできる。Ｉ／Ｏアドレス空間の使用状況は、図２の
ＢＩＯＳセットアップ情報のＥＮ／ＤＩＳデータを参照
することによって認識できる。また、オプションカード
を含む全てのデバイスの使用状況やそれらに割り当てら
れたハードウェア資源（Ｉ／Ｏアトレス空間、割り込み
レベルなど）をＣＭＯＳメモリ２０ａ等に保存・管理
し、その情報を利用してＩ／Ｏアドレス空間の変更先を
決定することもできる。
【００５４】次に、図６を参照して、デバイス割り込み
レベル変更回路１２３を利用して行われる割り込みレベ
ル変更の原理を説明する。まず、割り込みコントローラ
１７について説明する。割り込みコントローラ１７は、
カスケ−ド接続されたマスタおよびスレーブの２つの割
り込みコントローラチップ１７ａ，１７ｂから構成され
ており、互いに異なる割り込みレベルを持つハードウェ
ア割り込み要求信号ＩＲＱ０〜１５を受信するための１
６個の割り込み入力端子（ＩＲ０〜ＩＲ７，ＩＲ０〜Ｉ
Ｒ７）を持つ。これら割り込み入力（ＩＲＱ２の入力端
子を除く）は、システムバス１５に接続されている。
レベル変更回路１２３を利用して行われる割り込みレベ
ル変更の原理を説明する。まず、割り込みコントローラ
１７について説明する。割り込みコントローラ１７は、
カスケ−ド接続されたマスタおよびスレーブの２つの割
り込みコントローラチップ１７ａ，１７ｂから構成され
ており、互いに異なる割り込みレベルを持つハードウェ
ア割り込み要求信号ＩＲＱ０〜１５を受信するための１
６個の割り込み入力端子（ＩＲ０〜ＩＲ７，ＩＲ０〜Ｉ
Ｒ７）を持つ。これら割り込み入力（ＩＲＱ２の入力端
子を除く）は、システムバス１５に接続されている。
【００５５】割り込みコントローラ１７は、ハードウェ
ア割り込み要求信号ＩＲＱ０〜１５の発生を監視し、い
ずれかが発生された時にＣＰＵ１１に割り込み信号ＩＮ
ＴＲを供給する。割り込み信号ＩＮＴＲは、ＣＰＵ１１
の実行中の処理を中断させ、ＣＰＵ１１に割り込み要因
に対応する割り込みサービスルーチンを実行させる。複
数のハードウェア割り込み要求信号が同時発生した場合
には、最も優先度の高いハードウェア割り込み要求信号
に対する割り込みサービスルーチンが実行される。ハー
ドウェア割り込み要求信号の優先順位つまり割り込みレ
ベルは、ＩＲＱ０が最も高く、ＩＲＱ１，ＩＲＱ８〜Ｉ
ＲＱ１５，ＩＲＱ３〜ＩＲＱ７の順に低くなる。ＩＲＱ
０，ＩＲＱ１，ＩＲＱ２，ＩＲＱ６，ＩＲＱ８，ＩＲＱ
１４はシステムタイマ１９などによって既に使用されて
おり、これら割り込みレベルをＩ／Ｏデバイス２４，２
５やオプションボードが使用することはできない。
ア割り込み要求信号ＩＲＱ０〜１５の発生を監視し、い
ずれかが発生された時にＣＰＵ１１に割り込み信号ＩＮ
ＴＲを供給する。割り込み信号ＩＮＴＲは、ＣＰＵ１１
の実行中の処理を中断させ、ＣＰＵ１１に割り込み要因
に対応する割り込みサービスルーチンを実行させる。複
数のハードウェア割り込み要求信号が同時発生した場合
には、最も優先度の高いハードウェア割り込み要求信号
に対する割り込みサービスルーチンが実行される。ハー
ドウェア割り込み要求信号の優先順位つまり割り込みレ
ベルは、ＩＲＱ０が最も高く、ＩＲＱ１，ＩＲＱ８〜Ｉ
ＲＱ１５，ＩＲＱ３〜ＩＲＱ７の順に低くなる。ＩＲＱ
０，ＩＲＱ１，ＩＲＱ２，ＩＲＱ６，ＩＲＱ８，ＩＲＱ
１４はシステムタイマ１９などによって既に使用されて
おり、これら割り込みレベルをＩ／Ｏデバイス２４，２
５やオプションボードが使用することはできない。
【００５６】割り込みレベル変更回路１２３は、図示の
ように、レジスタ４０２，４０４、ゲート回路４０３，
４０５を備えている。レジスタ４０２およびゲート回路
４０３は、Ｉ／Ｏデバイス２４の割り込みレベルを変更
するために利用される。レジスタ４０２は、ソフトウェ
ア的に書き換え可能なＩ／Ｏレジスタであり、システム
バス１５のデータバスに接続されている。このレジスタ
４０２には、Ｉ／Ｏデバイス２４の割り込みレベルを指
定する値がセットされる。このレジスタ４０２にセット
された値は、出力ゲート回路４０３に送られる。
ように、レジスタ４０２，４０４、ゲート回路４０３，
４０５を備えている。レジスタ４０２およびゲート回路
４０３は、Ｉ／Ｏデバイス２４の割り込みレベルを変更
するために利用される。レジスタ４０２は、ソフトウェ
ア的に書き換え可能なＩ／Ｏレジスタであり、システム
バス１５のデータバスに接続されている。このレジスタ
４０２には、Ｉ／Ｏデバイス２４の割り込みレベルを指
定する値がセットされる。このレジスタ４０２にセット
された値は、出力ゲート回路４０３に送られる。
【００５７】出力ゲート回路４０３は、図示のように接
続された１０個の２入力ＡＮＤゲートを有しており、Ｉ
／Ｏデバイス２４からのハードウェア割り込み要求信号
ＩＲＱ−Ａに応答して、ＩＲＱ３，ＩＲＱ４，ＩＲＱ
５，ＩＲＱ７，ＩＲＱ９，ＩＲＱ１０，ＩＲＱ１１，Ｉ
ＲＱ１２，ＩＲＱ１３，ＩＲＱ１５の１つを発生する。
この場合、どの割り込みレベルを発生するかは、レジス
タ４０２にセットされた値によって決定される。例え
ば、図示のようにレジスタ４０２に“１０００００００
００”がセットされている場合には、出力ゲート回路４
０３の１番目のＡＮＤゲートがオープンされ、ＩＲＱ−
Ａに応答して発生される割り込み要求信号は、割り込み
コントローラ１７のＩＲＱ３に対応する割り込み入力端
子に供給される。この場合、Ｉ／Ｏデバイス２４の割り
込みレベルはＩＲＱ３となる。
続された１０個の２入力ＡＮＤゲートを有しており、Ｉ
／Ｏデバイス２４からのハードウェア割り込み要求信号
ＩＲＱ−Ａに応答して、ＩＲＱ３，ＩＲＱ４，ＩＲＱ
５，ＩＲＱ７，ＩＲＱ９，ＩＲＱ１０，ＩＲＱ１１，Ｉ
ＲＱ１２，ＩＲＱ１３，ＩＲＱ１５の１つを発生する。
この場合、どの割り込みレベルを発生するかは、レジス
タ４０２にセットされた値によって決定される。例え
ば、図示のようにレジスタ４０２に“１０００００００
００”がセットされている場合には、出力ゲート回路４
０３の１番目のＡＮＤゲートがオープンされ、ＩＲＱ−
Ａに応答して発生される割り込み要求信号は、割り込み
コントローラ１７のＩＲＱ３に対応する割り込み入力端
子に供給される。この場合、Ｉ／Ｏデバイス２４の割り
込みレベルはＩＲＱ３となる。
【００５８】レジスタ４０４およびゲート回路４０５
は、Ｉ／Ｏデバイス２５の割り込みレベルを変更するた
めに利用される。レジスタ４０４は、ソフトウェア的に
書き換え可能なＩ／Ｏレジスタであり、システムバス１
５のデータバスに接続されている。このレジスタ４０４
には、Ｉ／Ｏデバイス２５の割り込みレベルを指定する
値がセットされる。このレジスタ４０４にセットされた
値は、出力ゲート回路４０５に送られる。
は、Ｉ／Ｏデバイス２５の割り込みレベルを変更するた
めに利用される。レジスタ４０４は、ソフトウェア的に
書き換え可能なＩ／Ｏレジスタであり、システムバス１
５のデータバスに接続されている。このレジスタ４０４
には、Ｉ／Ｏデバイス２５の割り込みレベルを指定する
値がセットされる。このレジスタ４０４にセットされた
値は、出力ゲート回路４０５に送られる。
【００５９】出力ゲート回路４０５は、図示のように接
続された１０個の２入力ＡＮＤゲートを有しており、Ｉ
／Ｏデバイス２５からのハードウェア割り込み要求信号
ＩＲＱ−Ｂに応答して、ＩＲＱ３，ＩＲＱ４，ＩＲＱ
５，ＩＲＱ７，ＩＲＱ９，ＩＲＱ１０，ＩＲＱ１１，Ｉ
ＲＱ１２，ＩＲＱ１３，ＩＲＱ１５の１つを発生する。
この場合、どの割り込みレベルを発生するかは、レジス
タ４０４にセットされた値によって決定される。例え
ば、図示のようにレジスタ４０４に“０００１００００
００”がセットされている場合には、出力ゲート回路４
０５の４番目のＡＮＤゲートがオープンされ、ＩＲＱ−
Ｂに応答して発生される割り込み要求信号は、割り込み
コントローラ１７のＩＲＱ７に対応する割り込み入力端
子に供給される。この場合、Ｉ／Ｏデバイス２５の割り
込みレベルはＩＲＱ７となる。
続された１０個の２入力ＡＮＤゲートを有しており、Ｉ
／Ｏデバイス２５からのハードウェア割り込み要求信号
ＩＲＱ−Ｂに応答して、ＩＲＱ３，ＩＲＱ４，ＩＲＱ
５，ＩＲＱ７，ＩＲＱ９，ＩＲＱ１０，ＩＲＱ１１，Ｉ
ＲＱ１２，ＩＲＱ１３，ＩＲＱ１５の１つを発生する。
この場合、どの割り込みレベルを発生するかは、レジス
タ４０４にセットされた値によって決定される。例え
ば、図示のようにレジスタ４０４に“０００１００００
００”がセットされている場合には、出力ゲート回路４
０５の４番目のＡＮＤゲートがオープンされ、ＩＲＱ−
Ｂに応答して発生される割り込み要求信号は、割り込み
コントローラ１７のＩＲＱ７に対応する割り込み入力端
子に供給される。この場合、Ｉ／Ｏデバイス２５の割り
込みレベルはＩＲＱ７となる。
【００６０】このように構成された割り込みレベル変更
回路１２３においては、レジスタ４０２，４０４にセッ
トする値を変更することにより、Ｉ／Ｏデバイス２４，
２５の割り込みレベルを任意に変更できる。
回路１２３においては、レジスタ４０２，４０４にセッ
トする値を変更することにより、Ｉ／Ｏデバイス２４，
２５の割り込みレベルを任意に変更できる。
【００６１】図７には、図１のシステムにおける各デバ
イスのデフォルトの割り込みレベルが示されている。図
７から分かるように、ＩＲＱ０，ＩＲＱ１，ＩＲＱ２，
ＩＲＱ６，ＩＲＱ８，ＩＲＱ１４は、システムタイマ１
９などのシステムに不可欠なデバイスによって使用され
ている。第１のＩ／Ｏデバイス２４がシリアルポート２
に接続されるモデムなどの周辺装置を制御するためのコ
ントローラである場合を想定すると、Ｉ／Ｏデバイス２
４には割り込みレベルＩＲＱ３がデフォルト値として割
り当てられている。これは、図２で説明したように、シ
リアルポート２のデフォルトの割り込みレベルはＩＲＱ
３だからである。この場合、レジスタ４０２には、図６
で示したように、“１０００００００００”がセットさ
れる。
イスのデフォルトの割り込みレベルが示されている。図
７から分かるように、ＩＲＱ０，ＩＲＱ１，ＩＲＱ２，
ＩＲＱ６，ＩＲＱ８，ＩＲＱ１４は、システムタイマ１
９などのシステムに不可欠なデバイスによって使用され
ている。第１のＩ／Ｏデバイス２４がシリアルポート２
に接続されるモデムなどの周辺装置を制御するためのコ
ントローラである場合を想定すると、Ｉ／Ｏデバイス２
４には割り込みレベルＩＲＱ３がデフォルト値として割
り当てられている。これは、図２で説明したように、シ
リアルポート２のデフォルトの割り込みレベルはＩＲＱ
３だからである。この場合、レジスタ４０２には、図６
で示したように、“１０００００００００”がセットさ
れる。
【００６２】もし、拡張コネクタ２８に装着されたカー
ド３２のＩ／Ｏアドレス空間がそのジャンパ設定などに
よってシリアルポート２と同じ２Ｆ８Ｈ〜２ＦＦＨに設
定される場合には、Ｉ／Ｏデバイス２４のＩ／Ｏアドレ
ス空間だけでなく、その割り込みレベルも、他のレベル
に変更される。例えば、Ｉ／Ｏデバイス２４のＩ／Ｏア
ドレス空間がシリアルポート１用のアドレス空間３Ｆ８
Ｈ〜３ＦＦＨに変更される場合には、この変更に伴っ
て、Ｉ／Ｏデバイス２４の割り込みレベルも、シリアル
ポート１用の割り込みレベルであるＩＲＱ４に変更され
る。この割り込みレベルの変更は、レジスタ４０２に
“０１００００００００”をセットすることによって実
現される。
ド３２のＩ／Ｏアドレス空間がそのジャンパ設定などに
よってシリアルポート２と同じ２Ｆ８Ｈ〜２ＦＦＨに設
定される場合には、Ｉ／Ｏデバイス２４のＩ／Ｏアドレ
ス空間だけでなく、その割り込みレベルも、他のレベル
に変更される。例えば、Ｉ／Ｏデバイス２４のＩ／Ｏア
ドレス空間がシリアルポート１用のアドレス空間３Ｆ８
Ｈ〜３ＦＦＨに変更される場合には、この変更に伴っ
て、Ｉ／Ｏデバイス２４の割り込みレベルも、シリアル
ポート１用の割り込みレベルであるＩＲＱ４に変更され
る。この割り込みレベルの変更は、レジスタ４０２に
“０１００００００００”をセットすることによって実
現される。
【００６３】次に、Ｉ／Ｏデバイス２４，２５それぞれ
のＩ／Ｏアドレス空間および割り込みレベルを決定する
ための環境設定処理について説明する。この環境設定処
理は、システムがパワーオンされた時またはシステムリ
セット時に、ＢＩＯＳ ＲＯＭ１６のシステムＢＩＯＳ
によって実行される。
のＩ／Ｏアドレス空間および割り込みレベルを決定する
ための環境設定処理について説明する。この環境設定処
理は、システムがパワーオンされた時またはシステムリ
セット時に、ＢＩＯＳ ＲＯＭ１６のシステムＢＩＯＳ
によって実行される。
【００６４】まず、環境設定のための第１の方法を説明
する。第１の方法の概要は、次の通りである。前述した
ように、ポータブルコンピュータ本体１に内蔵されてい
る全てのデバイスの内、システムタイマ１９やリアルタ
イムクロックといったシステムに不可欠なデバイスを除
く、他の全ての内蔵デバイス（図１では、Ｉ／Ｏデバイ
ス２４，２５がそれらデバイスの代表して示されてい
る）については、Ｉ／Ｏアドレス空間および割り込みレ
ベルなどのハードウェア資源の割り当てを含む動作環境
の変更が可能である。これらＩ／Ｏデバイス２４，２５
はディスエーブル状態がデフォルトとして規定されてお
り、ＢＩＯＳセットアップ情報の内容にかかわらず、シ
ステムがパワーオンされた時またはシステムリセットさ
れた時からＩ／Ｏデバイス２４，２５それぞれの環境設
定が実行されるまでの間は、ディスエーブル状態に設定
されている。
する。第１の方法の概要は、次の通りである。前述した
ように、ポータブルコンピュータ本体１に内蔵されてい
る全てのデバイスの内、システムタイマ１９やリアルタ
イムクロックといったシステムに不可欠なデバイスを除
く、他の全ての内蔵デバイス（図１では、Ｉ／Ｏデバイ
ス２４，２５がそれらデバイスの代表して示されてい
る）については、Ｉ／Ｏアドレス空間および割り込みレ
ベルなどのハードウェア資源の割り当てを含む動作環境
の変更が可能である。これらＩ／Ｏデバイス２４，２５
はディスエーブル状態がデフォルトとして規定されてお
り、ＢＩＯＳセットアップ情報の内容にかかわらず、シ
ステムがパワーオンされた時またはシステムリセットさ
れた時からＩ／Ｏデバイス２４，２５それぞれの環境設
定が実行されるまでの間は、ディスエーブル状態に設定
されている。
【００６５】システムＢＩＯＳは、Ｉ／Ｏデバイス２４
およびＩ／Ｏデバイス２５を順番に環境設定するが、そ
の環境設定の開始に先立って、環境設定の実行中を示す
“１”の環境設定フラグをＣＭＯＳメモリ２０ａに保存
する。また、環境設定対象のデバイスを示すデバイスＩ
Ｄも、ＣＭＯＳメモリ２０ａに保存される。環境設定フ
ラグは、Ｉ／Ｏデバイス２４，２５の双方の環境設定が
完了した時に“０”にリセットされる。
およびＩ／Ｏデバイス２５を順番に環境設定するが、そ
の環境設定の開始に先立って、環境設定の実行中を示す
“１”の環境設定フラグをＣＭＯＳメモリ２０ａに保存
する。また、環境設定対象のデバイスを示すデバイスＩ
Ｄも、ＣＭＯＳメモリ２０ａに保存される。環境設定フ
ラグは、Ｉ／Ｏデバイス２４，２５の双方の環境設定が
完了した時に“０”にリセットされる。
【００６６】環境設定対象のデバイス、例えば、Ｉ／Ｏ
デバイス２４の環境設定処理では、そのＩ／Ｏデバイス
２４のデフォルトのＩ／Ｏアドレス空間がオプションカ
ード３２または３３の要求するＩ／Ｏアドレス空間と重
なるか否かが調べられる。このＩ／Ｏアドレス空間の重
なりの有無は、Ｉ／Ｏデバイス２４をイネーブルにして
Ｉ／Ｏデバイス２４をアクセスし、そのアクセスが正常
に実行されるか否かによって判別される。
デバイス２４の環境設定処理では、そのＩ／Ｏデバイス
２４のデフォルトのＩ／Ｏアドレス空間がオプションカ
ード３２または３３の要求するＩ／Ｏアドレス空間と重
なるか否かが調べられる。このＩ／Ｏアドレス空間の重
なりの有無は、Ｉ／Ｏデバイス２４をイネーブルにして
Ｉ／Ｏデバイス２４をアクセスし、そのアクセスが正常
に実行されるか否かによって判別される。
【００６７】もしＩ／Ｏアドレス空間が重なっていれ
ば、アクセスは失敗する。この時、Ｉ／Ｏデバイス２４
のＩ／Ｏアドレス空間は、デフォルトのＩ／Ｏアドレス
空間とは異なるＩ／Ｏアドレス空間に変更される。ま
た、Ｉ／Ｏデバイス２４をアクセスした時にシステムが
ハングアップした場合には、ユーザがシステムを一旦パ
ワーオフしてから再度システムをパワーオンし直すこと
を期待する。この場合、システムＢＩＯＳは、ＣＭＯＳ
メモリのデバイスＩＤからＩ／Ｏアドレス空間の重複の
原因となったデバイスを認識し、そのデバイスのＩ／Ｏ
アドレス空間の変更を行う。これにより、Ｉ／Ｏデバイ
ス２４，２５とオプションカード３２，３３相互のハー
ドウェア資源の重なりを防止でき、オペレーイングシス
テムを正常に起動することができる。
ば、アクセスは失敗する。この時、Ｉ／Ｏデバイス２４
のＩ／Ｏアドレス空間は、デフォルトのＩ／Ｏアドレス
空間とは異なるＩ／Ｏアドレス空間に変更される。ま
た、Ｉ／Ｏデバイス２４をアクセスした時にシステムが
ハングアップした場合には、ユーザがシステムを一旦パ
ワーオフしてから再度システムをパワーオンし直すこと
を期待する。この場合、システムＢＩＯＳは、ＣＭＯＳ
メモリのデバイスＩＤからＩ／Ｏアドレス空間の重複の
原因となったデバイスを認識し、そのデバイスのＩ／Ｏ
アドレス空間の変更を行う。これにより、Ｉ／Ｏデバイ
ス２４，２５とオプションカード３２，３３相互のハー
ドウェア資源の重なりを防止でき、オペレーイングシス
テムを正常に起動することができる。
【００６８】以下、図８および図９のフローチャートを
参照して、第１の方法による環境設定処理の詳細を説明
する。システムパワーオンまたはシステムリセットに応
答して、システムＢＩＯＳがＣＰＵ１１によって実行さ
れる。システムＢＩＯＳは、メモリの初期化および信頼
性チェックなどを行った後、周辺ＬＳＩの初期化および
信頼性チェックを行う。周辺ＬＳＩの初期化および信頼
性チェックでは、Ｉ／Ｏデバイス２４，２５に適切なハ
ードウェア資源を割り当てるための環境設定処理も行わ
れる。
参照して、第１の方法による環境設定処理の詳細を説明
する。システムパワーオンまたはシステムリセットに応
答して、システムＢＩＯＳがＣＰＵ１１によって実行さ
れる。システムＢＩＯＳは、メモリの初期化および信頼
性チェックなどを行った後、周辺ＬＳＩの初期化および
信頼性チェックを行う。周辺ＬＳＩの初期化および信頼
性チェックでは、Ｉ／Ｏデバイス２４，２５に適切なハ
ードウェア資源を割り当てるための環境設定処理も行わ
れる。
【００６９】この環境設定処理において、システムＢＩ
ＯＳは、まず、ＣＭＯＳメモリ２０ａに“１”の環境設
定フラグが格納されているか否かを調べ、これによって
Ｉ／Ｏアドレスの衝突に起因するハングアップ後のシス
テムリスタート（システムパワーオンまたはシステムリ
セット）であるか否かを判別する（ステップＳ１１）。
ＯＳは、まず、ＣＭＯＳメモリ２０ａに“１”の環境設
定フラグが格納されているか否かを調べ、これによって
Ｉ／Ｏアドレスの衝突に起因するハングアップ後のシス
テムリスタート（システムパワーオンまたはシステムリ
セット）であるか否かを判別する（ステップＳ１１）。
【００７０】“１”の環境設定フラグが格納されてない
場合、つまり、通常のシステムスタート時は、システム
ＢＩＯＳは、ステップＳ１２〜Ｓ３０のルーチンに進
む。一方、“１”の環境設定フラグが格納されている場
合、つまり、Ｉ／Ｏアドレスの衝突に起因するハングア
ップ後のシステムスタート時は、システムＢＩＯＳは、
ステップＳ３３〜Ｓ４９のルーチンに進む。
場合、つまり、通常のシステムスタート時は、システム
ＢＩＯＳは、ステップＳ１２〜Ｓ３０のルーチンに進
む。一方、“１”の環境設定フラグが格納されている場
合、つまり、Ｉ／Ｏアドレスの衝突に起因するハングア
ップ後のシステムスタート時は、システムＢＩＯＳは、
ステップＳ３３〜Ｓ４９のルーチンに進む。
【００７１】通常のシステムスタート時においては、シ
ステムＢＩＯＳは、まず、ＣＭＯＳメモリ２０ａに
“１”の環境設定フラグを書き込む（ステップＳ１
２）。システムＢＩＯＳは、第１のＩ／Ｏデバイス２４
を最初の環境設定対象のデバイスとして選択し、第１の
Ｉ／Ｏデバイス２４を示すデバイスＩＤ（ＩＤ＝
“１”）をＣＭＯＳメモリ２０ａに格納する（ステップ
Ｓ１３）。次いで、システムＢＩＯＳは、第１のＩ／Ｏ
デバイス２４のデフォルトのＩ／Ｏアドレス空間の先頭
アドレスおよびデフォルトの割り込みレベル（ＩＲＱ番
号）をＣＭＯＳメモリ２０ａに格納し（ステップＳ１
４）、その後、Ｉ／Ｏデバイス２４をイネーブルにする
（ステップＳ１５）。このＩ／Ｏデバイス２４のイネー
ブル処理では、システムＢＩＯＳは、イネーブルフラグ
とデフォルトのＩ／Ｏアドレス空間の先頭アドレスをレ
ジスタ２０４に格納する。
ステムＢＩＯＳは、まず、ＣＭＯＳメモリ２０ａに
“１”の環境設定フラグを書き込む（ステップＳ１
２）。システムＢＩＯＳは、第１のＩ／Ｏデバイス２４
を最初の環境設定対象のデバイスとして選択し、第１の
Ｉ／Ｏデバイス２４を示すデバイスＩＤ（ＩＤ＝
“１”）をＣＭＯＳメモリ２０ａに格納する（ステップ
Ｓ１３）。次いで、システムＢＩＯＳは、第１のＩ／Ｏ
デバイス２４のデフォルトのＩ／Ｏアドレス空間の先頭
アドレスおよびデフォルトの割り込みレベル（ＩＲＱ番
号）をＣＭＯＳメモリ２０ａに格納し（ステップＳ１
４）、その後、Ｉ／Ｏデバイス２４をイネーブルにする
（ステップＳ１５）。このＩ／Ｏデバイス２４のイネー
ブル処理では、システムＢＩＯＳは、イネーブルフラグ
とデフォルトのＩ／Ｏアドレス空間の先頭アドレスをレ
ジスタ２０４に格納する。
【００７２】次いで、システムＢＩＯＳは、Ｉ／Ｏアド
レス空間の重なりの有無を検出するために、デフォルト
のＩ／Ｏアドレス空間に属す所定のＩ／Ｏアドレスをシ
ステムバス１５上に出力してそのＩ／Ｏアドレスによっ
て指定されるＩ／Ｏデバイス２４内のＩ／Ｏポートに対
するアクセスを試行し、そのアクセスが正常に実行でき
るか否かをチェックする（ステップＳ１６）。
レス空間の重なりの有無を検出するために、デフォルト
のＩ／Ｏアドレス空間に属す所定のＩ／Ｏアドレスをシ
ステムバス１５上に出力してそのＩ／Ｏアドレスによっ
て指定されるＩ／Ｏデバイス２４内のＩ／Ｏポートに対
するアクセスを試行し、そのアクセスが正常に実行でき
るか否かをチェックする（ステップＳ１６）。
【００７３】Ｉ／Ｏアクセスのチェック処理では、Ｉ／
Ｏデバイス２４内のステ−タスレジスタからステータス
データをリードし、所望のステータスが読み出せるか否
かをチェックすることが望ましい。Ｉ／Ｏアドレス空間
が重なっていなければ所望のステータスを読み出すこと
ができるが、Ｉ／Ｏアドレス空間が重なっていれば、デ
ータバスコンテンションによってデータ化けなどの障害
が発生する。また、さらに好ましくは、チェック処理を
いわゆるライト・リード・コンペアによって行うことが
ことである。この場合、Ｉ／Ｏデバイス２４内のデータ
レジスタに所定のライトデータを書き込むためのライト
アクセスと、そのデータレジスタからデータを読み出す
ためのリードアクセスが順次行なわれ、データレジスタ
から読み出されたデータとライトデータが比較される。
一致すればＩ／Ｏアドレス空間の重なりがないと判断さ
れ、一致ならばＩ／Ｏアドレス空間が重なっていると判
断される。このライト・リード・コンペアによるチェッ
ク処理を利用すれば、ライトアクセスとリードアクセス
の双方をチェックできるので、Ｉ／Ｏアドレス空間が重
複するか否かをさらに確実に判定することができる。
Ｏデバイス２４内のステ−タスレジスタからステータス
データをリードし、所望のステータスが読み出せるか否
かをチェックすることが望ましい。Ｉ／Ｏアドレス空間
が重なっていなければ所望のステータスを読み出すこと
ができるが、Ｉ／Ｏアドレス空間が重なっていれば、デ
ータバスコンテンションによってデータ化けなどの障害
が発生する。また、さらに好ましくは、チェック処理を
いわゆるライト・リード・コンペアによって行うことが
ことである。この場合、Ｉ／Ｏデバイス２４内のデータ
レジスタに所定のライトデータを書き込むためのライト
アクセスと、そのデータレジスタからデータを読み出す
ためのリードアクセスが順次行なわれ、データレジスタ
から読み出されたデータとライトデータが比較される。
一致すればＩ／Ｏアドレス空間の重なりがないと判断さ
れ、一致ならばＩ／Ｏアドレス空間が重なっていると判
断される。このライト・リード・コンペアによるチェッ
ク処理を利用すれば、ライトアクセスとリードアクセス
の双方をチェックできるので、Ｉ／Ｏアドレス空間が重
複するか否かをさらに確実に判定することができる。
【００７４】チェック処理が成功した場合には、Ｉ／Ｏ
デバイス２４のデフォルトのＩ／Ｏアドレス空間および
デフォルトの割り込みレベルは正当な値として確定さ
れ、それらデフォルトのＩ／Ｏアドレス空間および割り
込みレベルがＩ／Ｏデバイス２４にハードウェア資源と
して割り当てられる。そして、システムＢＩＯＳは、ス
テップＳ２２以降のＩ／Ｏデバイス２５に対する環境設
定処理に移行する。
デバイス２４のデフォルトのＩ／Ｏアドレス空間および
デフォルトの割り込みレベルは正当な値として確定さ
れ、それらデフォルトのＩ／Ｏアドレス空間および割り
込みレベルがＩ／Ｏデバイス２４にハードウェア資源と
して割り当てられる。そして、システムＢＩＯＳは、ス
テップＳ２２以降のＩ／Ｏデバイス２５に対する環境設
定処理に移行する。
【００７５】一方、チェック処理が失敗した場合には、
システムＢＩＯＳは、Ｉ／Ｏデバイス２４に割り付ける
ことが可能な第２候補のＩ／Ｏアドレス空間について同
様のチェック処理を行う（ステップＳ１８〜Ｓ２０）。
どのＩ／Ｏアドレス空間を第２候補とするかは予め規定
されている。また、図２のＢＩＯＳセットアップ情報を
参照して他のデバイスの使用状況を調べ、使用されてな
いデバイスに割り当てられているＩ／Ｏアドレス空間な
どの未使用のＩ／Ｏアドレス空間を第２候補として選択
することも可能である。
システムＢＩＯＳは、Ｉ／Ｏデバイス２４に割り付ける
ことが可能な第２候補のＩ／Ｏアドレス空間について同
様のチェック処理を行う（ステップＳ１８〜Ｓ２０）。
どのＩ／Ｏアドレス空間を第２候補とするかは予め規定
されている。また、図２のＢＩＯＳセットアップ情報を
参照して他のデバイスの使用状況を調べ、使用されてな
いデバイスに割り当てられているＩ／Ｏアドレス空間な
どの未使用のＩ／Ｏアドレス空間を第２候補として選択
することも可能である。
【００７６】システムＢＩＯＳは、ＣＭＯＳメモリ２０
ａに第２候補のＩ／Ｏアドレス空間を示す値を書き込み
（ステップＳ１８）、その後、レジスタ２０４に第２候
補のＩ／Ｏアドレス空間を示す値をセットし、第２候補
のＩ／Ｏアドレス空間ついてライト・リード・コンペア
によるチェック処理を行う（ステップＳ１９，Ｓ２
０）。
ａに第２候補のＩ／Ｏアドレス空間を示す値を書き込み
（ステップＳ１８）、その後、レジスタ２０４に第２候
補のＩ／Ｏアドレス空間を示す値をセットし、第２候補
のＩ／Ｏアドレス空間ついてライト・リード・コンペア
によるチェック処理を行う（ステップＳ１９，Ｓ２
０）。
【００７７】チェック処理が成功した場合、つまり、第
２候補のＩ／Ｏアドレス空間が重複してない時は、シス
テムＢＩＯＳは、第２候補のＩ／Ｏアドレス空間および
デフォルトの割り込みレベルをＩ／Ｏデバイス２４のハ
ードウェア資源として決定する。そして、システムＢＩ
ＯＳは、ステップＳ２２以降のＩ／Ｏデバイス２５に対
する環境設定処理に移行する。
２候補のＩ／Ｏアドレス空間が重複してない時は、シス
テムＢＩＯＳは、第２候補のＩ／Ｏアドレス空間および
デフォルトの割り込みレベルをＩ／Ｏデバイス２４のハ
ードウェア資源として決定する。そして、システムＢＩ
ＯＳは、ステップＳ２２以降のＩ／Ｏデバイス２５に対
する環境設定処理に移行する。
【００７８】一方、チェック処理が失敗した場合、つま
り、第２候補のＩ／Ｏアドレス空間がオプションカード
３２または３３のＩ／Ｏアドレス空間と重複している時
は、システムＢＩＯＳは、オペレーティングシステムの
ブートストラップにエラーが発生するのを防止するため
に、Ｉ／Ｏデバイス２４をディスエーブルする（ステッ
プＳ２１）。このディスエーブル処理では、ＢＩＯＳセ
ットアップ情報におけるＩ／Ｏデバイス２４に関するＥ
Ｎ／ＤＩＳフラグがディスエーブル（ＤＩＳ）ステート
に変更され、またレジスタ２０４にディスエーブルフラ
グがセットされる。これにより、Ｉ／Ｏデバイス２４に
対するアクセスは禁止され、オプションカード３２また
は３３に対する正常なアクセスが保証される。この後、
システムＢＩＯＳは、ステップＳ２２以降のＩ／Ｏデバ
イス２５に対する環境設定処理に移行する。
り、第２候補のＩ／Ｏアドレス空間がオプションカード
３２または３３のＩ／Ｏアドレス空間と重複している時
は、システムＢＩＯＳは、オペレーティングシステムの
ブートストラップにエラーが発生するのを防止するため
に、Ｉ／Ｏデバイス２４をディスエーブルする（ステッ
プＳ２１）。このディスエーブル処理では、ＢＩＯＳセ
ットアップ情報におけるＩ／Ｏデバイス２４に関するＥ
Ｎ／ＤＩＳフラグがディスエーブル（ＤＩＳ）ステート
に変更され、またレジスタ２０４にディスエーブルフラ
グがセットされる。これにより、Ｉ／Ｏデバイス２４に
対するアクセスは禁止され、オプションカード３２また
は３３に対する正常なアクセスが保証される。この後、
システムＢＩＯＳは、ステップＳ２２以降のＩ／Ｏデバ
イス２５に対する環境設定処理に移行する。
【００７９】第２のＩ／Ｏデバイス２５に対する環境設
定処理も、第１のＩ／Ｏデバイス２４に対する前述の環
境設定処理と同様な手順で行われる。すなわち、システ
ムＢＩＯＳは、第２のＩ／Ｏデバイス２５を示すデバイ
スＩＤ（ＩＤ＝“２”）をＣＭＯＳメモリ２０ａに格納
する（ステップＳ２２）。次いで、システムＢＩＯＳ
は、第２のＩ／Ｏデバイス２５のデフォルトのＩ／Ｏア
ドレス空間の先頭アドレスおよびデフォルトの割り込み
レベル（ＩＲＱ番号）をＣＭＯＳメモリ２０ａに格納し
（ステップＳ２３）、その後、Ｉ／Ｏデバイス２５をイ
ネーブルにする（ステップＳ２４）。このＩ／Ｏデバイ
ス２５のイネーブル処理では、システムＢＩＯＳは、イ
ネーブルフラグとデフォルトのＩ／Ｏアドレス空間の先
頭アドレスをレジスタ２０６に格納する。
定処理も、第１のＩ／Ｏデバイス２４に対する前述の環
境設定処理と同様な手順で行われる。すなわち、システ
ムＢＩＯＳは、第２のＩ／Ｏデバイス２５を示すデバイ
スＩＤ（ＩＤ＝“２”）をＣＭＯＳメモリ２０ａに格納
する（ステップＳ２２）。次いで、システムＢＩＯＳ
は、第２のＩ／Ｏデバイス２５のデフォルトのＩ／Ｏア
ドレス空間の先頭アドレスおよびデフォルトの割り込み
レベル（ＩＲＱ番号）をＣＭＯＳメモリ２０ａに格納し
（ステップＳ２３）、その後、Ｉ／Ｏデバイス２５をイ
ネーブルにする（ステップＳ２４）。このＩ／Ｏデバイ
ス２５のイネーブル処理では、システムＢＩＯＳは、イ
ネーブルフラグとデフォルトのＩ／Ｏアドレス空間の先
頭アドレスをレジスタ２０６に格納する。
【００８０】次いで、システムＢＩＯＳは、Ｉ／Ｏアド
レス空間の重なりの有無を検出するために、レジスタ２
０６にデフォルトのＩ／Ｏアドレス空間を示す値をセッ
トし、そのデフォルトのＩ／Ｏアドレス空間ついてライ
ト・リード・コンペアによるチェック処理を行う（ステ
ップＳ２５，Ｓ２６）。
レス空間の重なりの有無を検出するために、レジスタ２
０６にデフォルトのＩ／Ｏアドレス空間を示す値をセッ
トし、そのデフォルトのＩ／Ｏアドレス空間ついてライ
ト・リード・コンペアによるチェック処理を行う（ステ
ップＳ２５，Ｓ２６）。
【００８１】チェック処理が成功した場合には、Ｉ／Ｏ
デバイス２５のデフォルトのＩ／Ｏアドレス空間および
デフォルトの割り込みレベルは正当な値として確定さ
れ、それらデフォルトのＩ／Ｏアドレス空間および割り
込みレベルがＩ／Ｏデバイス２５にハードウェア資源と
して割り当てられる。そして、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａの環境設定フラグを環境正処理の完
了を示す値“０”に書き替え（ステップＳ３１）、その
後、オペレーティングシステムをメインメモリ１３にロ
ードして実行するためのブートストラップ処理を実行す
る（ステップＳ３２）。
デバイス２５のデフォルトのＩ／Ｏアドレス空間および
デフォルトの割り込みレベルは正当な値として確定さ
れ、それらデフォルトのＩ／Ｏアドレス空間および割り
込みレベルがＩ／Ｏデバイス２５にハードウェア資源と
して割り当てられる。そして、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａの環境設定フラグを環境正処理の完
了を示す値“０”に書き替え（ステップＳ３１）、その
後、オペレーティングシステムをメインメモリ１３にロ
ードして実行するためのブートストラップ処理を実行す
る（ステップＳ３２）。
【００８２】一方、チェック処理が失敗した場合には、
システムＢＩＯＳは、Ｉ／Ｏデバイス２５に割り付ける
ことが可能な第２候補のＩ／Ｏアドレス空間について同
様のチェック処理を行う（ステップＳ２７〜Ｓ２９）。
システムＢＩＯＳは、Ｉ／Ｏデバイス２５に割り付ける
ことが可能な第２候補のＩ／Ｏアドレス空間について同
様のチェック処理を行う（ステップＳ２７〜Ｓ２９）。
【００８３】すなわち、システムＢＩＯＳは、ＣＭＯＳ
メモリ２０ａに第２候補のＩ／Ｏアドレス空間を示す値
を書き込み（ステップＳ２７）、その後、レジスタ２０
６に第２候補のＩ／Ｏアドレス空間を示す値をセット
し、第２候補のＩ／Ｏアドレス空間ついてライト・リー
ド・コンペアによるチェック処理を行う（ステップＳ２
８，Ｓ２９）。
メモリ２０ａに第２候補のＩ／Ｏアドレス空間を示す値
を書き込み（ステップＳ２７）、その後、レジスタ２０
６に第２候補のＩ／Ｏアドレス空間を示す値をセット
し、第２候補のＩ／Ｏアドレス空間ついてライト・リー
ド・コンペアによるチェック処理を行う（ステップＳ２
８，Ｓ２９）。
【００８４】チェック処理が成功した場合、つまり、第
２候補のＩ／Ｏアドレス空間が重複してない時は、シス
テムＢＩＯＳは、第２候補のＩ／Ｏアドレス空間および
デフォルトの割り込みレベルをＩ／Ｏデバイス２５のハ
ードウェア資源として決定する。そして、システムＢＩ
ＯＳは、ＣＭＯＳメモリ２０ａの環境設定フラグを環境
正処理の完了を示す値“０”に書き替え（ステップＳ３
１）、その後、オペレーティングシステムをメインメモ
リ１３にロードして実行するためのブートストラップ処
理を実行する（ステップＳ３２）。
２候補のＩ／Ｏアドレス空間が重複してない時は、シス
テムＢＩＯＳは、第２候補のＩ／Ｏアドレス空間および
デフォルトの割り込みレベルをＩ／Ｏデバイス２５のハ
ードウェア資源として決定する。そして、システムＢＩ
ＯＳは、ＣＭＯＳメモリ２０ａの環境設定フラグを環境
正処理の完了を示す値“０”に書き替え（ステップＳ３
１）、その後、オペレーティングシステムをメインメモ
リ１３にロードして実行するためのブートストラップ処
理を実行する（ステップＳ３２）。
【００８５】一方、チェック処理が失敗した場合、つま
り、第２候補のＩ／Ｏアドレス空間がオプションカード
３２または３３のＩ／Ｏアドレス空間と重複している時
は、システムＢＩＯＳは、オペレーティングシステムの
ブートストラップにエラーが発生するのを防止するため
に、Ｉ／Ｏデバイス２５をディスエーブルする（ステッ
プＳ３０）。このディスエーブル処理では、ＢＩＯＳセ
ットアップ情報におけるＩ／Ｏデバイス２５に関するＥ
Ｎ／ＤＩＳフラグがディスエーブル（ＤＩＳ）ステート
に変更され、またレジスタ２０６にディスエーブルフラ
グがセットされる。これにより、Ｉ／Ｏデバイス２５に
対するアクセスは禁止され、オプションカード３２また
は３３に対する正常なアクセスが保証される。この後、
システムＢＩＯＳは、ＣＭＯＳメモリ２０ａの環境設定
フラグを環境正処理の完了を示す値“０”に書き替え
（ステップＳ３１）、その後、ブートストラップ処理を
実行する（ステップＳ３２）。
り、第２候補のＩ／Ｏアドレス空間がオプションカード
３２または３３のＩ／Ｏアドレス空間と重複している時
は、システムＢＩＯＳは、オペレーティングシステムの
ブートストラップにエラーが発生するのを防止するため
に、Ｉ／Ｏデバイス２５をディスエーブルする（ステッ
プＳ３０）。このディスエーブル処理では、ＢＩＯＳセ
ットアップ情報におけるＩ／Ｏデバイス２５に関するＥ
Ｎ／ＤＩＳフラグがディスエーブル（ＤＩＳ）ステート
に変更され、またレジスタ２０６にディスエーブルフラ
グがセットされる。これにより、Ｉ／Ｏデバイス２５に
対するアクセスは禁止され、オプションカード３２また
は３３に対する正常なアクセスが保証される。この後、
システムＢＩＯＳは、ＣＭＯＳメモリ２０ａの環境設定
フラグを環境正処理の完了を示す値“０”に書き替え
（ステップＳ３１）、その後、ブートストラップ処理を
実行する（ステップＳ３２）。
【００８６】次に、ＣＭＯＳメモリ２０ａに“１”の環
境設定フラグが格納されている場合、つまり、Ｉ／Ｏア
ドレスの重なりによってシステムがハングアップした後
のシステムリスタート時の動作を説明する。
境設定フラグが格納されている場合、つまり、Ｉ／Ｏア
ドレスの重なりによってシステムがハングアップした後
のシステムリスタート時の動作を説明する。
【００８７】ＣＭＯＳメモリ２０ａに“１”の環境設定
フラグが格納されている場合、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａからデバイスＩＤとＩ／Ｏアドレス
を読取り（ステップＳ３３）、デバイスＩＤが“１”か
否かを調べる（ステップＳ３４）。デバイスＩＤが
“１”の場合は、システムＢＩＯＳは、第１のＩ／Ｏデ
バイス２４がハングアップの原因であったと認識し、そ
の第１のＩ／Ｏデバイス２４のＩ／Ｏアドレス空間およ
び割り込みレベルの変更処理を行う（ステップＳ３５〜
Ｓ３７）。
フラグが格納されている場合、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａからデバイスＩＤとＩ／Ｏアドレス
を読取り（ステップＳ３３）、デバイスＩＤが“１”か
否かを調べる（ステップＳ３４）。デバイスＩＤが
“１”の場合は、システムＢＩＯＳは、第１のＩ／Ｏデ
バイス２４がハングアップの原因であったと認識し、そ
の第１のＩ／Ｏデバイス２４のＩ／Ｏアドレス空間およ
び割り込みレベルの変更処理を行う（ステップＳ３５〜
Ｓ３７）。
【００８８】この変更処理では、システムＢＩＯＳは、
まず、ＣＭＯＳメモリ２０ａからリードしたＩ／Ｏアド
レス空間の値が第１のＩ／Ｏデバイス２４のデフォルト
のＩ／Ｏアドレス空間であるか否かを調べる（ステップ
Ｓ３５）。デフォルトのＩ／Ｏアドレス空間であった場
合には、システムＢＩＯＳは、Ｉ／Ｏデバイス２４のＩ
／Ｏアドレス空間および割り込みレベルをそれぞれデフ
ォルト値から第２候補の値に変更し（ステップＳ３
６）、デフォルトのＩ／Ｏアドレス空間でなかった場合
には、Ｉ／Ｏデバイス２４のＩ／Ｏアドレス空間および
割り込みレベルをそれぞれデフォルト値に変更する（ス
テップＳ３７）。変更先のＩ／Ｏアドレス空間のベース
アドレスおよびＩＲＱ番号は、ＣＭＯＳメモリ２０ａに
格納される。
まず、ＣＭＯＳメモリ２０ａからリードしたＩ／Ｏアド
レス空間の値が第１のＩ／Ｏデバイス２４のデフォルト
のＩ／Ｏアドレス空間であるか否かを調べる（ステップ
Ｓ３５）。デフォルトのＩ／Ｏアドレス空間であった場
合には、システムＢＩＯＳは、Ｉ／Ｏデバイス２４のＩ
／Ｏアドレス空間および割り込みレベルをそれぞれデフ
ォルト値から第２候補の値に変更し（ステップＳ３
６）、デフォルトのＩ／Ｏアドレス空間でなかった場合
には、Ｉ／Ｏデバイス２４のＩ／Ｏアドレス空間および
割り込みレベルをそれぞれデフォルト値に変更する（ス
テップＳ３７）。変更先のＩ／Ｏアドレス空間のベース
アドレスおよびＩＲＱ番号は、ＣＭＯＳメモリ２０ａに
格納される。
【００８９】次いで、システムＢＩＯＳは、Ｉ／Ｏデバ
イス２４をイネーブルにする（ステップＳ３８）。この
Ｉ／Ｏデバイス２４のイネーブル処理では、システムＢ
ＩＯＳは、イネーブルフラグと変更先のＩ／Ｏアドレス
空間のベースアドレスをＩ／Ｏアドレス変更回路１２２
のレジスタ２０４に格納すると共に、変更先のＩＲＱ番
号を割り込みレベル変更回路１２３のレジスタ４０２に
格納する。この後、システムＢＩＯＳは、変更したＩ／
Ｏアドレス空間についての重なりの有無を検出するため
に、ライト・リード・コンペアによるチェック処理を行
う（ステップＳ３９，Ｓ４０）。
イス２４をイネーブルにする（ステップＳ３８）。この
Ｉ／Ｏデバイス２４のイネーブル処理では、システムＢ
ＩＯＳは、イネーブルフラグと変更先のＩ／Ｏアドレス
空間のベースアドレスをＩ／Ｏアドレス変更回路１２２
のレジスタ２０４に格納すると共に、変更先のＩＲＱ番
号を割り込みレベル変更回路１２３のレジスタ４０２に
格納する。この後、システムＢＩＯＳは、変更したＩ／
Ｏアドレス空間についての重なりの有無を検出するため
に、ライト・リード・コンペアによるチェック処理を行
う（ステップＳ３９，Ｓ４０）。
【００９０】チェック処理が成功した場合には、変更し
たＩ／Ｏアドレス空間および割り込みレベルが正当な値
として確定され、それらＩ／Ｏアドレス空間および割り
込みレベルがＩ／Ｏデバイス２４にハードウェア資源と
して割り当てられる。そして、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａの環境設定フラグを環境正処理の完
了を示す値“０”に書き替え（ステップＳ３１）、その
後、オペレーティングシステムをメインメモリ１３にロ
ードして実行するためのブートストラップ処理を実行す
る（ステップＳ３２）。
たＩ／Ｏアドレス空間および割り込みレベルが正当な値
として確定され、それらＩ／Ｏアドレス空間および割り
込みレベルがＩ／Ｏデバイス２４にハードウェア資源と
して割り当てられる。そして、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａの環境設定フラグを環境正処理の完
了を示す値“０”に書き替え（ステップＳ３１）、その
後、オペレーティングシステムをメインメモリ１３にロ
ードして実行するためのブートストラップ処理を実行す
る（ステップＳ３２）。
【００９１】一方、チェック処理が失敗した場合には、
システムＢＩＯＳは、オペレーティングシステムのブー
トストラップにエラーが発生するのを防止するために、
Ｉ／Ｏデバイス２４をディスエーブルする（ステップＳ
４１）。このディスエーブル処理では、ＢＩＯＳセット
アップ情報におけるＩ／Ｏデバイス２４に関するＥＮ／
ＤＩＳフラグがディスエーブル（ＤＩＳ）ステートに変
更され、またＩ／Ｏアドレス変更回路１２２のレジスタ
２０４にディスエーブルフラグがセットされる。これに
より、Ｉ／Ｏデバイス２４に対するアクセスは禁止さ
れ、オプションカード３２または３３に対する正常なア
クセスが保証される。この後、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａの環境設定フラグを環境処理の完了
を示す値“０”に書き替え（ステップＳ３１）、その
後、ブートストラップ処理を実行する（ステップＳ３
２）。
システムＢＩＯＳは、オペレーティングシステムのブー
トストラップにエラーが発生するのを防止するために、
Ｉ／Ｏデバイス２４をディスエーブルする（ステップＳ
４１）。このディスエーブル処理では、ＢＩＯＳセット
アップ情報におけるＩ／Ｏデバイス２４に関するＥＮ／
ＤＩＳフラグがディスエーブル（ＤＩＳ）ステートに変
更され、またＩ／Ｏアドレス変更回路１２２のレジスタ
２０４にディスエーブルフラグがセットされる。これに
より、Ｉ／Ｏデバイス２４に対するアクセスは禁止さ
れ、オプションカード３２または３３に対する正常なア
クセスが保証される。この後、システムＢＩＯＳは、Ｃ
ＭＯＳメモリ２０ａの環境設定フラグを環境処理の完了
を示す値“０”に書き替え（ステップＳ３１）、その
後、ブートストラップ処理を実行する（ステップＳ３
２）。
【００９２】デバイスＩＤが“２”の場合にも、同様の
手順でＩ／Ｏアドレス空間および割り込みレベルの変更
処理、およびその変更したＩ／Ｏアドレス空間について
のチェック処理が行われる（ステップＳ４２〜Ｓ４
９）。
手順でＩ／Ｏアドレス空間および割り込みレベルの変更
処理、およびその変更したＩ／Ｏアドレス空間について
のチェック処理が行われる（ステップＳ４２〜Ｓ４
９）。
【００９３】この第１の方法によれば、もし、オプショ
ンカード３２または３３が要求するＩ／Ｏアドレス空間
がＩ／Ｏデバイス２４のデフォルトのＩ／Ｏアドレス空
間と一致しているならば、Ｉ／Ｏデバイス２４に割り当
てられるＩ／Ｏアドレス空間は、デフォルト値からそれ
とは異なる値に自動的に変更される。同様に、オプショ
ンカード３２または３３が要求するＩ／Ｏアドレス空間
がＩ／Ｏデバイス２５のデフォルトのＩ／Ｏアドレス空
間と一致しているならば、Ｉ／Ｏデバイス２５のＩ／Ｏ
アドレス空間が自動的に変更される。これにより、オプ
ションカード３２，３３の要求するＩ／Ｏアドレス空間
がどのような値に設定されていても、そのオプションカ
ード３２，３３のＩ／Ｏアドレス空間が内蔵のＩ／Ｏデ
バイス２４，２５と重なることを防止できる。従って、
ユーザは、ＩＳＡカードなどの既存のオプションカード
３２，３３を、そのジャンパやディップスイッチの設定
を意識せずにシステムにインストールすることができ
る。
ンカード３２または３３が要求するＩ／Ｏアドレス空間
がＩ／Ｏデバイス２４のデフォルトのＩ／Ｏアドレス空
間と一致しているならば、Ｉ／Ｏデバイス２４に割り当
てられるＩ／Ｏアドレス空間は、デフォルト値からそれ
とは異なる値に自動的に変更される。同様に、オプショ
ンカード３２または３３が要求するＩ／Ｏアドレス空間
がＩ／Ｏデバイス２５のデフォルトのＩ／Ｏアドレス空
間と一致しているならば、Ｉ／Ｏデバイス２５のＩ／Ｏ
アドレス空間が自動的に変更される。これにより、オプ
ションカード３２，３３の要求するＩ／Ｏアドレス空間
がどのような値に設定されていても、そのオプションカ
ード３２，３３のＩ／Ｏアドレス空間が内蔵のＩ／Ｏデ
バイス２４，２５と重なることを防止できる。従って、
ユーザは、ＩＳＡカードなどの既存のオプションカード
３２，３３を、そのジャンパやディップスイッチの設定
を意識せずにシステムにインストールすることができ
る。
【００９４】また、Ｉ／Ｏアドレスの重複によりシステ
ムがハングアップした場合には、システムリスタート後
にデバイスＩＤが参照され、そのデバイスＩＤによっ
て、どの内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間との
重複が原因でハングアップが発生したかが自動的に決定
される。そして、その原因となったＩ／ＯデバイスのＩ
／Ｏアドレス空間が変更される。このため、Ｉ／Ｏアド
レス空間の重複によるハングアップが発生した場合で
も、ユーザはシステムをパワーオンし直すだけでよく、
以降はシステムを正常に動作させることができる。
ムがハングアップした場合には、システムリスタート後
にデバイスＩＤが参照され、そのデバイスＩＤによっ
て、どの内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間との
重複が原因でハングアップが発生したかが自動的に決定
される。そして、その原因となったＩ／ＯデバイスのＩ
／Ｏアドレス空間が変更される。このため、Ｉ／Ｏアド
レス空間の重複によるハングアップが発生した場合で
も、ユーザはシステムをパワーオンし直すだけでよく、
以降はシステムを正常に動作させることができる。
【００９５】次に、Ｉ／Ｏデバイス２４，２５それぞれ
の環境設定のための第２の方法を説明する。第２の方法
の概要は、次の通りである。Ｉ／Ｏデバイス２４，２５
はディスエーブル状態がデフォルトとして規定されてお
り、ＢＩＯＳセットアップ情報の内容にかかわらず、シ
ステムがパワーオンされた時またはシステムリセットさ
れた時からＩ／Ｏデバイス２４，２５それぞれの環境設
定が実行されるまでの間はディスエーブル状態が維持さ
れる。
の環境設定のための第２の方法を説明する。第２の方法
の概要は、次の通りである。Ｉ／Ｏデバイス２４，２５
はディスエーブル状態がデフォルトとして規定されてお
り、ＢＩＯＳセットアップ情報の内容にかかわらず、シ
ステムがパワーオンされた時またはシステムリセットさ
れた時からＩ／Ｏデバイス２４，２５それぞれの環境設
定が実行されるまでの間はディスエーブル状態が維持さ
れる。
【００９６】システムＢＩＯＳは、Ｉ／Ｏデバイス２４
およびＩ／Ｏデバイス２５を順番に環境設定するが、そ
の環境設定に先立って、環境設定の開始を示す“１”の
環境設定フラグをＣＭＯＳメモリ２０ａに保存する。環
境設定フラグは、Ｉ／Ｏデバイス２４，２５の双方の環
境設定が完了した時に“０”にリセットされる。
およびＩ／Ｏデバイス２５を順番に環境設定するが、そ
の環境設定に先立って、環境設定の開始を示す“１”の
環境設定フラグをＣＭＯＳメモリ２０ａに保存する。環
境設定フラグは、Ｉ／Ｏデバイス２４，２５の双方の環
境設定が完了した時に“０”にリセットされる。
【００９７】環境設定対象のデバイス、例えば、Ｉ／Ｏ
デバイス２４の環境設定処理では、そのＩ／Ｏデバイス
２４のデフォルトのＩ／Ｏアドレス空間がオプションカ
ード３２または３３の要求するＩ／Ｏアドレス空間と重
なるか否かが調べられる。このＩ／Ｏアドレス空間の重
なりの有無は、Ｉ／Ｏデバイス２４をイネーブルにして
Ｉ／Ｏデバイス２４をアクセスし、そのアクセスが正常
に実行されるか否かによって判別される。
デバイス２４の環境設定処理では、そのＩ／Ｏデバイス
２４のデフォルトのＩ／Ｏアドレス空間がオプションカ
ード３２または３３の要求するＩ／Ｏアドレス空間と重
なるか否かが調べられる。このＩ／Ｏアドレス空間の重
なりの有無は、Ｉ／Ｏデバイス２４をイネーブルにして
Ｉ／Ｏデバイス２４をアクセスし、そのアクセスが正常
に実行されるか否かによって判別される。
【００９８】もしＩ／Ｏアドレス空間が重なっていれ
ば、アクセスは失敗する。この時、システムＢＩＯＳ
は、Ｉ／Ｏデバイス２４，２５の双方をディスエーブル
にしたまま、オペレーティングシステムのブートストラ
ップを実行する。これにより、Ｉ／Ｏデバイス２４，２
５とオプションカード３２，３３のＩ／Ｏアドレス空間
が重複していても、オペレーティングシステムを正常に
ロードおよびひ実行することができる。また、Ｉ／Ｏデ
バイス２４をアクセスした時にシステムがハングアップ
した場合には、ユーザがシステムを一旦パワーオフして
から再度システムをパワーオンし直すことを期待する。
この場合、システムＢＩＯＳは、Ｉ／Ｏデバイス２４，
２５の環境設定を行わずに、Ｉ／Ｏデバイス２４，２５
をディスエーブルした状態で、ブートストラップ処理を
実行する。Ｉ／Ｏデバイス２４，２５がディスエーブル
なので、オペレーティングシステムのブートストラップ
は正常に実行される。Ｉ／Ｏデバイス２４，２５の環境
設定は、オペレーティングシステムの管理下で専用のユ
ーティリティープログラムやシステムＢＩＯＳのセット
アップルーチンを利用して実行される。
ば、アクセスは失敗する。この時、システムＢＩＯＳ
は、Ｉ／Ｏデバイス２４，２５の双方をディスエーブル
にしたまま、オペレーティングシステムのブートストラ
ップを実行する。これにより、Ｉ／Ｏデバイス２４，２
５とオプションカード３２，３３のＩ／Ｏアドレス空間
が重複していても、オペレーティングシステムを正常に
ロードおよびひ実行することができる。また、Ｉ／Ｏデ
バイス２４をアクセスした時にシステムがハングアップ
した場合には、ユーザがシステムを一旦パワーオフして
から再度システムをパワーオンし直すことを期待する。
この場合、システムＢＩＯＳは、Ｉ／Ｏデバイス２４，
２５の環境設定を行わずに、Ｉ／Ｏデバイス２４，２５
をディスエーブルした状態で、ブートストラップ処理を
実行する。Ｉ／Ｏデバイス２４，２５がディスエーブル
なので、オペレーティングシステムのブートストラップ
は正常に実行される。Ｉ／Ｏデバイス２４，２５の環境
設定は、オペレーティングシステムの管理下で専用のユ
ーティリティープログラムやシステムＢＩＯＳのセット
アップルーチンを利用して実行される。
【００９９】以下、図１０のフローチャートを参照し
て、第２の方法による環境設定処理の詳細を説明する。
システムＢＩＯＳは、まず、ＣＭＯＳメモリ２０ａに
“１”の環境設定フラグが格納されているか否かを調
べ、これによってＩ／Ｏアドレスの衝突に起因するハン
グアップ後のシステムリスタート（システムパワーオン
またはシステムリセット）であるか否かを判別する（ス
テップＳ５１）。
て、第２の方法による環境設定処理の詳細を説明する。
システムＢＩＯＳは、まず、ＣＭＯＳメモリ２０ａに
“１”の環境設定フラグが格納されているか否かを調
べ、これによってＩ／Ｏアドレスの衝突に起因するハン
グアップ後のシステムリスタート（システムパワーオン
またはシステムリセット）であるか否かを判別する（ス
テップＳ５１）。
【０１００】“１”の環境設定フラグが格納されてない
場合、つまり、通常のシステムスタート時は、システム
ＢＩＯＳは、ステップＳ５２〜Ｓ６６の環境設定ルーチ
ンに進む。
場合、つまり、通常のシステムスタート時は、システム
ＢＩＯＳは、ステップＳ５２〜Ｓ６６の環境設定ルーチ
ンに進む。
【０１０１】環境設定ルーチンでは、システムＢＩＯＳ
は、まず、ＣＭＯＳメモリ２０ａに“１”の環境設定フ
ラグを書き込む（ステップＳ５２）。システムＢＩＯＳ
は、第１のＩ／Ｏデバイス２４を最初の環境設定対象の
デバイスとして選択し、第１のＩ／Ｏデバイス２４を示
すデバイスＩＤ（ＩＤ＝“１”）をＣＭＯＳメモリ２０
ａに格納する（ステップＳ５３）。次いで、システムＢ
ＩＯＳは、第１のＩ／Ｏデバイス２４のデフォルトのＩ
／Ｏアドレス空間のベースアドレスおよびデフォルトの
割り込みレベル（ＩＲＱ番号）をＣＭＯＳメモリ２０ａ
に格納し（ステップＳ５４）、その後、Ｉ／Ｏデバイス
２４をイネーブルにする（ステップＳ５５）。このＩ／
Ｏデバイス２４のイネーブル処理では、システムＢＩＯ
Ｓは、イネーブルフラグとデフォルトのＩ／Ｏアドレス
空間の先頭アドレスをＩ／Ｏアドレス変更回路１２２の
レジスタ２０４に格納する。
は、まず、ＣＭＯＳメモリ２０ａに“１”の環境設定フ
ラグを書き込む（ステップＳ５２）。システムＢＩＯＳ
は、第１のＩ／Ｏデバイス２４を最初の環境設定対象の
デバイスとして選択し、第１のＩ／Ｏデバイス２４を示
すデバイスＩＤ（ＩＤ＝“１”）をＣＭＯＳメモリ２０
ａに格納する（ステップＳ５３）。次いで、システムＢ
ＩＯＳは、第１のＩ／Ｏデバイス２４のデフォルトのＩ
／Ｏアドレス空間のベースアドレスおよびデフォルトの
割り込みレベル（ＩＲＱ番号）をＣＭＯＳメモリ２０ａ
に格納し（ステップＳ５４）、その後、Ｉ／Ｏデバイス
２４をイネーブルにする（ステップＳ５５）。このＩ／
Ｏデバイス２４のイネーブル処理では、システムＢＩＯ
Ｓは、イネーブルフラグとデフォルトのＩ／Ｏアドレス
空間の先頭アドレスをＩ／Ｏアドレス変更回路１２２の
レジスタ２０４に格納する。
【０１０２】次いで、システムＢＩＯＳは、Ｉ／Ｏアド
レス空間の重なりの有無を検出するために、デフォルト
のＩ／Ｏアドレス空間に属す所定のＩ／Ｏアドレスをシ
ステムバス１５上に出力してそのＩ／Ｏアドレスによっ
て指定されるＩ／Ｏデバイス２４内のＩ／Ｏポートに対
するアクセスを試行し、そのアクセスが正常に実行でき
るか否かをチェックする（ステップＳ５６，Ｓ５７）。
このＩ／Ｏアクセスのチェック処理は、第１の方法と同
様にライト・リード・コンペアなどによって行なわれ
る。
レス空間の重なりの有無を検出するために、デフォルト
のＩ／Ｏアドレス空間に属す所定のＩ／Ｏアドレスをシ
ステムバス１５上に出力してそのＩ／Ｏアドレスによっ
て指定されるＩ／Ｏデバイス２４内のＩ／Ｏポートに対
するアクセスを試行し、そのアクセスが正常に実行でき
るか否かをチェックする（ステップＳ５６，Ｓ５７）。
このＩ／Ｏアクセスのチェック処理は、第１の方法と同
様にライト・リード・コンペアなどによって行なわれ
る。
【０１０３】チェック処理が失敗した場合には、システ
ムＢＩＯＳは、Ｉ／Ｏデバイス２５をディスエーブルす
る（ステップＳ５８）。このディスエーブル処理では、
ＢＩＯＳセットアップ情報におけるＩ／Ｏデバイス２４
に関するＥＮ／ＤＩＳフラグがディスエーブル（ＤＩ
Ｓ）ステートに変更され、またＩ／Ｏアドレス変更回路
１２２のレジスタ２０４にディスエーブルフラグがセッ
トされる。これにより、Ｉ／Ｏデバイス２４に対するア
クセスは禁止される。この後、システムＢＩＯＳは、オ
ペレーティングシステムをメインメモリ１３にロードし
て実行するためのブートストラップ処理を実行する（ス
テップＳ６６）。このブートストラップ処理はＩ／Ｏデ
バイス２４，２５の双方がディスエーブルされた状態で
実行されるため、システムを正常に立ち上げることがで
きる。
ムＢＩＯＳは、Ｉ／Ｏデバイス２５をディスエーブルす
る（ステップＳ５８）。このディスエーブル処理では、
ＢＩＯＳセットアップ情報におけるＩ／Ｏデバイス２４
に関するＥＮ／ＤＩＳフラグがディスエーブル（ＤＩ
Ｓ）ステートに変更され、またＩ／Ｏアドレス変更回路
１２２のレジスタ２０４にディスエーブルフラグがセッ
トされる。これにより、Ｉ／Ｏデバイス２４に対するア
クセスは禁止される。この後、システムＢＩＯＳは、オ
ペレーティングシステムをメインメモリ１３にロードし
て実行するためのブートストラップ処理を実行する（ス
テップＳ６６）。このブートストラップ処理はＩ／Ｏデ
バイス２４，２５の双方がディスエーブルされた状態で
実行されるため、システムを正常に立ち上げることがで
きる。
【０１０４】一方、チェック処理が成功した場合には、
Ｉ／Ｏデバイス２４のデフォルトのＩ／Ｏアドレス空間
およびデフォルトの割り込みレベルは正当な値として確
定され、それらデフォルトのＩ／Ｏアドレス空間および
割り込みレベルがＩ／Ｏデバイス２４にハードウェア資
源として割り当てられる。そして、システムＢＩＯＳ
は、ステップＳ５９以降のＩ／Ｏデバイス２５に対する
環境設定処理に移行する。
Ｉ／Ｏデバイス２４のデフォルトのＩ／Ｏアドレス空間
およびデフォルトの割り込みレベルは正当な値として確
定され、それらデフォルトのＩ／Ｏアドレス空間および
割り込みレベルがＩ／Ｏデバイス２４にハードウェア資
源として割り当てられる。そして、システムＢＩＯＳ
は、ステップＳ５９以降のＩ／Ｏデバイス２５に対する
環境設定処理に移行する。
【０１０５】すなわち、システムＢＩＯＳは、第２のＩ
／Ｏデバイス２５を環境設定対象のデバイスとして選択
し、第２のＩ／Ｏデバイス２５を示すデバイスＩＤ（Ｉ
Ｄ＝“２”）をＣＭＯＳメモリ２０ａに格納する（ステ
ップＳ５９）。次いで、システムＢＩＯＳは、第２のＩ
／Ｏデバイス２５のデフォルトのＩ／Ｏアドレス空間の
先頭アドレスおよびデフォルトの割り込みレベル（ＩＲ
Ｑ番号）をＣＭＯＳメモリ２０ａに格納し（ステップＳ
６０）、その後、Ｉ／Ｏデバイス２５をイネーブルにす
る（ステップＳ６１）。このＩ／Ｏデバイス２５のイネ
ーブル処理では、システムＢＩＯＳは、イネーブルフラ
グとデフォルトのＩ／Ｏアドレス空間のベースアドレス
をＩ／Ｏアドレス変更回路１２２のレジスタ２０６に格
納する。
／Ｏデバイス２５を環境設定対象のデバイスとして選択
し、第２のＩ／Ｏデバイス２５を示すデバイスＩＤ（Ｉ
Ｄ＝“２”）をＣＭＯＳメモリ２０ａに格納する（ステ
ップＳ５９）。次いで、システムＢＩＯＳは、第２のＩ
／Ｏデバイス２５のデフォルトのＩ／Ｏアドレス空間の
先頭アドレスおよびデフォルトの割り込みレベル（ＩＲ
Ｑ番号）をＣＭＯＳメモリ２０ａに格納し（ステップＳ
６０）、その後、Ｉ／Ｏデバイス２５をイネーブルにす
る（ステップＳ６１）。このＩ／Ｏデバイス２５のイネ
ーブル処理では、システムＢＩＯＳは、イネーブルフラ
グとデフォルトのＩ／Ｏアドレス空間のベースアドレス
をＩ／Ｏアドレス変更回路１２２のレジスタ２０６に格
納する。
【０１０６】次いで、システムＢＩＯＳは、Ｉ／Ｏアド
レス空間の重なりの有無を検出するために、デフォルト
のＩ／Ｏアドレス空間に属す所定のＩ／Ｏアドレスをシ
ステムバス１５上に出力してそのＩ／Ｏアドレスによっ
て指定されるＩ／Ｏデバイス２５内のＩ／Ｏポートに対
するアクセスを試行し、そのアクセスが正常に実行でき
るか否かをチェックする（ステップＳ６２，Ｓ６３）。
このＩ／Ｏアクセスのチェック処理は、ライト・リード
・コンペアなどによって行なわれる。
レス空間の重なりの有無を検出するために、デフォルト
のＩ／Ｏアドレス空間に属す所定のＩ／Ｏアドレスをシ
ステムバス１５上に出力してそのＩ／Ｏアドレスによっ
て指定されるＩ／Ｏデバイス２５内のＩ／Ｏポートに対
するアクセスを試行し、そのアクセスが正常に実行でき
るか否かをチェックする（ステップＳ６２，Ｓ６３）。
このＩ／Ｏアクセスのチェック処理は、ライト・リード
・コンペアなどによって行なわれる。
【０１０７】チェック処理が失敗した場合には、システ
ムＢＩＯＳは、Ｉ／Ｏデバイス２４，２５の双方をディ
スエーブルする（ステップＳ６４）。このディスエーブ
ル処理では、ＢＩＯＳセットアップ情報におけるＩ／Ｏ
デバイス２４，２５それぞれに関するＥＮ／ＤＩＳフラ
グがディスエーブル（ＤＩＳ）ステートに変更され、ま
たＩ／Ｏアドレス変更回路１２２のレジスタ２０４，２
０６にディスエーブルフラグがセットされる。これによ
り、Ｉ／Ｏデバイス２４，２５に対するアクセスは禁止
される。この後、システムＢＩＯＳは、オペレーティン
グシステムをメインメモリ１３にロードして実行するた
めのブートストラップ処理を実行する（ステップＳ６
６）。このブートストラップ処理はＩ／Ｏデバイス２
４，２５の双方がディスエーブルされた状態で実行され
るため、システムを正常に立ち上げることができる。
ムＢＩＯＳは、Ｉ／Ｏデバイス２４，２５の双方をディ
スエーブルする（ステップＳ６４）。このディスエーブ
ル処理では、ＢＩＯＳセットアップ情報におけるＩ／Ｏ
デバイス２４，２５それぞれに関するＥＮ／ＤＩＳフラ
グがディスエーブル（ＤＩＳ）ステートに変更され、ま
たＩ／Ｏアドレス変更回路１２２のレジスタ２０４，２
０６にディスエーブルフラグがセットされる。これによ
り、Ｉ／Ｏデバイス２４，２５に対するアクセスは禁止
される。この後、システムＢＩＯＳは、オペレーティン
グシステムをメインメモリ１３にロードして実行するた
めのブートストラップ処理を実行する（ステップＳ６
６）。このブートストラップ処理はＩ／Ｏデバイス２
４，２５の双方がディスエーブルされた状態で実行され
るため、システムを正常に立ち上げることができる。
【０１０８】一方、チェック処理が成功した場合には、
Ｉ／Ｏデバイス２５のデフォルトのＩ／Ｏアドレス空間
およびデフォルトの割り込みレベルは正当な値として確
定され、それらデフォルトのＩ／Ｏアドレス空間および
割り込みレベルがＩ／Ｏデバイス２５にハードウェア資
源として割り当てられる。そして、システムＢＩＯＳ
は、ＣＭＯＳメモリ２０ａの環境設定フラグを“０”に
リセットし（ステップＳ６５）、その後、ブートストラ
ップ処理を実行する（ステップＳ６６）。
Ｉ／Ｏデバイス２５のデフォルトのＩ／Ｏアドレス空間
およびデフォルトの割り込みレベルは正当な値として確
定され、それらデフォルトのＩ／Ｏアドレス空間および
割り込みレベルがＩ／Ｏデバイス２５にハードウェア資
源として割り当てられる。そして、システムＢＩＯＳ
は、ＣＭＯＳメモリ２０ａの環境設定フラグを“０”に
リセットし（ステップＳ６５）、その後、ブートストラ
ップ処理を実行する（ステップＳ６６）。
【０１０９】次に、ＣＭＯＳメモリ２０ａに“１”の環
境設定フラグが格納されている場合、つまり、Ｉ／Ｏア
ドレスの重なりによってシステムがハングアップした後
のシステムリスタート時の動作を説明する。
境設定フラグが格納されている場合、つまり、Ｉ／Ｏア
ドレスの重なりによってシステムがハングアップした後
のシステムリスタート時の動作を説明する。
【０１１０】ＣＭＯＳメモリ２０ａに“１”の環境設定
フラグが格納されている場合、システムＢＩＯＳは、Ｉ
／Ｏデバイス２４，２５の環境設定を行わずに、ＣＭＯ
Ｓメモリ２０ａの環境設定フラグを“０”にリセットし
（ステップＳ６７）、その後、Ｉ／Ｏデバイス２４，２
５がディスエーブルされている状態でブートストラップ
処理を実行する（ステップＳ６６）。この場合、Ｉ／Ｏ
デバイス２４，２５の環境設定は、オペレーティングシ
ステムが起動された後に、そのオペレーティングシステ
ムの管理下で実行可能なシステム構成変更用のユーティ
リティープログラムや、システムＢＩＯＳのセットアッ
プルーチンなどを実行することによってＢＩＯＳセット
アップ情報を書き換え、その後オペレーティングシステ
ムをリブートすることによって実現できる。
フラグが格納されている場合、システムＢＩＯＳは、Ｉ
／Ｏデバイス２４，２５の環境設定を行わずに、ＣＭＯ
Ｓメモリ２０ａの環境設定フラグを“０”にリセットし
（ステップＳ６７）、その後、Ｉ／Ｏデバイス２４，２
５がディスエーブルされている状態でブートストラップ
処理を実行する（ステップＳ６６）。この場合、Ｉ／Ｏ
デバイス２４，２５の環境設定は、オペレーティングシ
ステムが起動された後に、そのオペレーティングシステ
ムの管理下で実行可能なシステム構成変更用のユーティ
リティープログラムや、システムＢＩＯＳのセットアッ
プルーチンなどを実行することによってＢＩＯＳセット
アップ情報を書き換え、その後オペレーティングシステ
ムをリブートすることによって実現できる。
【０１１１】この第２の方法によれば、Ｉ／Ｏアドレス
空間の重複が決定された時、Ｉ／Ｏデバイス２４，２５
がディスエーブルされた状態でオペレーティングシステ
ムのブートストラップが実行される。したがって、Ｉ／
Ｏデバイス２４または２５とオプションカード３２また
は３３のＩ／Ｏアドレス空間が重なっていても、オペレ
ーティングシステムを正常にブートストラップすること
ができる。
空間の重複が決定された時、Ｉ／Ｏデバイス２４，２５
がディスエーブルされた状態でオペレーティングシステ
ムのブートストラップが実行される。したがって、Ｉ／
Ｏデバイス２４または２５とオプションカード３２また
は３３のＩ／Ｏアドレス空間が重なっていても、オペレ
ーティングシステムを正常にブートストラップすること
ができる。
【０１１２】次に、Ｉ／Ｏデバイス２４，２５それぞれ
の環境設定のための第３の方法を説明する。第３の方法
の概要は、次の通りである。この第３の方法は、システ
ムスタート時にオプションカード３２または３３が拡張
コネクタ２８または２９に装着されているか否かを調
べ、装着されている場合には、Ｉ／Ｏデバイス２４，２
５を共にディスエーブルにしたままの状態でブートスト
ラップを実行する。
の環境設定のための第３の方法を説明する。第３の方法
の概要は、次の通りである。この第３の方法は、システ
ムスタート時にオプションカード３２または３３が拡張
コネクタ２８または２９に装着されているか否かを調
べ、装着されている場合には、Ｉ／Ｏデバイス２４，２
５を共にディスエーブルにしたままの状態でブートスト
ラップを実行する。
【０１１３】以下、図１１のフローチャートを参照し
て、第３の方法による環境設定処理の詳細を説明する。
システムのパワーオンまたはシステムリセットに応答し
て、システムＢＩＯＳは、オプションカード３２または
３３が拡張コネクタ２８または２９に装着されているか
否かを検出する（ステップＳ７１）。この検出は、フォ
トセンサ３０，３１からのカ−ド検出信号ＤＴＥ１，Ｄ
ＴＥ２の値に応じて実行される。カ−ド検出信号ＤＴＥ
１，ＤＴＥ２の値は、そのカ−ド検出信号ＤＴＥ１，Ｄ
ＴＥ２の値がセットされるシステムコントローラ１２内
のレジスタの内容をシステムＢＩＯＳがリ−ドすること
によって認識できる。
て、第３の方法による環境設定処理の詳細を説明する。
システムのパワーオンまたはシステムリセットに応答し
て、システムＢＩＯＳは、オプションカード３２または
３３が拡張コネクタ２８または２９に装着されているか
否かを検出する（ステップＳ７１）。この検出は、フォ
トセンサ３０，３１からのカ−ド検出信号ＤＴＥ１，Ｄ
ＴＥ２の値に応じて実行される。カ−ド検出信号ＤＴＥ
１，ＤＴＥ２の値は、そのカ−ド検出信号ＤＴＥ１，Ｄ
ＴＥ２の値がセットされるシステムコントローラ１２内
のレジスタの内容をシステムＢＩＯＳがリ−ドすること
によって認識できる。
【０１１４】オプションカード３２または３３が装着さ
れてない場合には、システムＢＩＯＳは、Ｉ／Ｏアドレ
ス変更回路１２２のレジスタ２０４，２０６にイネーブ
ルフラグを順次セットすることにより、Ｉ／Ｏデバイス
２４，２５をそれぞれイネーブルにする（ステップＳ７
２，Ｓ７３）。この場合、Ｉ／Ｏデバイス２４にはその
Ｉ／Ｏデバイス２４に対応するデフォルトのＩ／Ｏアド
レス空間および割り込みレベルが割り当てられ、それら
Ｉ／Ｏアドレス空間の先頭アドレスを示す値および割り
込みレベルを示すＩＲＱ番号がそれぞれＩ／Ｏアドレス
変更回路１２２のレジスタ２０４および割り込みレベル
変更回路１２３のレジスタ４０２にセットされる。ま
た、Ｉ／Ｏデバイス２５にはそのＩ／Ｏデバイス２５に
対応するデフォルトのＩ／Ｏアドレス空間および割り込
みレベルが割り当てられ、それらＩ／Ｏアドレス空間の
先頭アドレスを示す値および割り込みレベルを示すＩＲ
Ｑ番号がそれぞれＩ／Ｏアドレス変更回路１２２のレジ
スタ２０６および割り込みレベル変更回路１２３のレジ
スタ４０４にセットされる。この後、システムＢＩＯＳ
は、ブートストラップ処理を実行する（ステップＳ７
４）。
れてない場合には、システムＢＩＯＳは、Ｉ／Ｏアドレ
ス変更回路１２２のレジスタ２０４，２０６にイネーブ
ルフラグを順次セットすることにより、Ｉ／Ｏデバイス
２４，２５をそれぞれイネーブルにする（ステップＳ７
２，Ｓ７３）。この場合、Ｉ／Ｏデバイス２４にはその
Ｉ／Ｏデバイス２４に対応するデフォルトのＩ／Ｏアド
レス空間および割り込みレベルが割り当てられ、それら
Ｉ／Ｏアドレス空間の先頭アドレスを示す値および割り
込みレベルを示すＩＲＱ番号がそれぞれＩ／Ｏアドレス
変更回路１２２のレジスタ２０４および割り込みレベル
変更回路１２３のレジスタ４０２にセットされる。ま
た、Ｉ／Ｏデバイス２５にはそのＩ／Ｏデバイス２５に
対応するデフォルトのＩ／Ｏアドレス空間および割り込
みレベルが割り当てられ、それらＩ／Ｏアドレス空間の
先頭アドレスを示す値および割り込みレベルを示すＩＲ
Ｑ番号がそれぞれＩ／Ｏアドレス変更回路１２２のレジ
スタ２０６および割り込みレベル変更回路１２３のレジ
スタ４０４にセットされる。この後、システムＢＩＯＳ
は、ブートストラップ処理を実行する（ステップＳ７
４）。
【０１１５】一方、オプションカード３２または３３が
装着されている場合には、システムＢＩＯＳは、Ｉ／Ｏ
デバイス２４，２５の前述の環境設定処理（ステップＳ
７２，７３）を実行することなく、それらＩ／Ｏデバイ
ス２４，２５をディスエーブル状態にしたままブートス
トラップ処理を実行する（ステップＳ７４）。この場
合、Ｉ／Ｏデバイス２４，２５の環境設定は、オペレー
ティングシステムが起動された後に、そのオペレーティ
ングシステムの管理下で実行可能なシステム構成変更用
のユーティリティープログラムや、システムＢＩＯＳの
セットアップルーチンなどを実行することによってＢＩ
ＯＳセットアップ情報を書き換え、その後オペレーティ
ングシステムをリブートすることによって実現できる。
装着されている場合には、システムＢＩＯＳは、Ｉ／Ｏ
デバイス２４，２５の前述の環境設定処理（ステップＳ
７２，７３）を実行することなく、それらＩ／Ｏデバイ
ス２４，２５をディスエーブル状態にしたままブートス
トラップ処理を実行する（ステップＳ７４）。この場
合、Ｉ／Ｏデバイス２４，２５の環境設定は、オペレー
ティングシステムが起動された後に、そのオペレーティ
ングシステムの管理下で実行可能なシステム構成変更用
のユーティリティープログラムや、システムＢＩＯＳの
セットアップルーチンなどを実行することによってＢＩ
ＯＳセットアップ情報を書き換え、その後オペレーティ
ングシステムをリブートすることによって実現できる。
【０１１６】以上のように、この第３の方法によれば、
システムの電源投入時にフォトセンサ３０，３１からの
検出信号がオプションカードの装着を示す時、Ｉ／Ｏデ
バイス２４，２５を共にディスエーブルにしたままオペ
レーティングシステムがブートストラップされる。した
がって、Ｉ／Ｏアドレス空間の重複が発生しても、シス
テムがハングアップするといった事態を招くこと無く、
オペレーティングシステムをブートストラップすること
ができる。
システムの電源投入時にフォトセンサ３０，３１からの
検出信号がオプションカードの装着を示す時、Ｉ／Ｏデ
バイス２４，２５を共にディスエーブルにしたままオペ
レーティングシステムがブートストラップされる。した
がって、Ｉ／Ｏアドレス空間の重複が発生しても、シス
テムがハングアップするといった事態を招くこと無く、
オペレーティングシステムをブートストラップすること
ができる。
【０１１７】以上のように、この実施例のシステムにお
いては、システムボード上のデバイスの内で、システム
タイマ１９やリアルタイムクロック２０といったシステ
ム動作に不可欠なデバイスを除く他の全てのデバイス、
つまりＩ／Ｏデバイス２４，２５、については環境設定
／変更可能に構成することにより、オプションカード３
２，３３が要求するハードウェア資源に応じてそれらＩ
／Ｏデバイス２４，２５に割り当てるハードウェア資源
を変更することができる。従って、オプションカード３
２，３３のＩ／Ｏアドレス空間の設定値によらずに常に
正常に動作することが可能なコンピュータシステムを実
現できる。
いては、システムボード上のデバイスの内で、システム
タイマ１９やリアルタイムクロック２０といったシステ
ム動作に不可欠なデバイスを除く他の全てのデバイス、
つまりＩ／Ｏデバイス２４，２５、については環境設定
／変更可能に構成することにより、オプションカード３
２，３３が要求するハードウェア資源に応じてそれらＩ
／Ｏデバイス２４，２５に割り当てるハードウェア資源
を変更することができる。従って、オプションカード３
２，３３のＩ／Ｏアドレス空間の設定値によらずに常に
正常に動作することが可能なコンピュータシステムを実
現できる。
【０１１８】なお、ここでは、ポータブルコンピュータ
本体１の拡張コネクタ２６に拡張ユニット２を接続し、
その拡張ユニット２にオプションカード３２，３３を装
着する場合を説明したが、図１２に示されているよう
に、ポータブルコンピュータ本体１内に複数の拡張コネ
クタ２８，２９が設けられている場合には、拡張ユニッ
トを使用せずに、オプションカード３２，３３をコンピ
ュータ本体１の拡張コネクタ２８，２９に直接装着する
ことも可能である。この場合、フォトセンサ３０，３１
は、図示のように、コンピュータ本体１の拡張コネクタ
２８，２９近傍に設けられる。
本体１の拡張コネクタ２６に拡張ユニット２を接続し、
その拡張ユニット２にオプションカード３２，３３を装
着する場合を説明したが、図１２に示されているよう
に、ポータブルコンピュータ本体１内に複数の拡張コネ
クタ２８，２９が設けられている場合には、拡張ユニッ
トを使用せずに、オプションカード３２，３３をコンピ
ュータ本体１の拡張コネクタ２８，２９に直接装着する
ことも可能である。この場合、フォトセンサ３０，３１
は、図示のように、コンピュータ本体１の拡張コネクタ
２８，２９近傍に設けられる。
【０１１９】また、Ｉ／Ｏアドレス空間および割り込み
レベルだけでなく、Ｉ／Ｏデバイス２４，２５のＤＭＡ
チャネルやメモリアドレスなどについても同様にして変
更することが可能である。
レベルだけでなく、Ｉ／Ｏデバイス２４，２５のＤＭＡ
チャネルやメモリアドレスなどについても同様にして変
更することが可能である。
【０１２０】さらに、ここでは、オプションカードとの
間のハードウェア資源の重複についてのみ考慮したが、
ポータブルコンピュータ本体１に取り外し可能に装着さ
れる各種ＩＣカードとの間のハードウェア資源の重複に
ついても、オプションカードの場合と同様にして回避す
ることができる。
間のハードウェア資源の重複についてのみ考慮したが、
ポータブルコンピュータ本体１に取り外し可能に装着さ
れる各種ＩＣカードとの間のハードウェア資源の重複に
ついても、オプションカードの場合と同様にして回避す
ることができる。
【０１２１】また、ここでは、システムバス１５に接続
されるデバイス間でのハードウェア資源の重複について
説明したが、このハードウェア資源の重複は、バスの種
類とは特に関係するものではない。従って、ＣＰＵロー
カルバス１４にオプションデバイスを装着できる構成の
コンピュータにおいては、ＣＰＵローカルバス１４に接
続されている内蔵デバイスを、それに割り当てられるハ
ードウェア資源をソウトウェア的に変更可能に構成する
ことが好ましい。
されるデバイス間でのハードウェア資源の重複について
説明したが、このハードウェア資源の重複は、バスの種
類とは特に関係するものではない。従って、ＣＰＵロー
カルバス１４にオプションデバイスを装着できる構成の
コンピュータにおいては、ＣＰＵローカルバス１４に接
続されている内蔵デバイスを、それに割り当てられるハ
ードウェア資源をソウトウェア的に変更可能に構成する
ことが好ましい。
【０１２２】
【発明の効果】以上説明したように、この発明によれ
ば、内蔵Ｉ／Ｏデバイスに割り当てられるＩ／Ｏアドレ
ス空間などのハードウェア資源を変更することができる
ので、ユーザによるジャンパなどの設定誤りによってオ
プションカードのＩ／Ｏアドレス空間がポータブルコン
ピュータ内蔵のＩ／ＯデバイスのＩ／Ｏアドレス空間と
重複する値に設定された場合でも、そのオプションカー
ドを含むシステム全体の動作を保証することができる。
ば、内蔵Ｉ／Ｏデバイスに割り当てられるＩ／Ｏアドレ
ス空間などのハードウェア資源を変更することができる
ので、ユーザによるジャンパなどの設定誤りによってオ
プションカードのＩ／Ｏアドレス空間がポータブルコン
ピュータ内蔵のＩ／ＯデバイスのＩ／Ｏアドレス空間と
重複する値に設定された場合でも、そのオプションカー
ドを含むシステム全体の動作を保証することができる。
【図１】この発明の一実施例に係るコンピュータシステ
ム全体の構成を示すブロック図。
ム全体の構成を示すブロック図。
【図２】図１のコンピュータシステムにおけるＢＩＯＳ
セットアップ情報の一例を示す図。
セットアップ情報の一例を示す図。
【図３】図１のコンピュータシステムに設けられたＩ／
Ｏアドレス変更回路の具体的構成の一例を示すブロック
図
Ｏアドレス変更回路の具体的構成の一例を示すブロック
図
【図４】図３のＩ／Ｏアドレス変更回路に設けられたプ
ログラマブルデコーダの具体的構成の一例を示す回路
図。
ログラマブルデコーダの具体的構成の一例を示す回路
図。
【図５】図１のコンピュータシステムにおけるＩ／Ｏア
ドレスマップの一例を示す図。
ドレスマップの一例を示す図。
【図６】図１のコンピュータシステムに設けられた割り
込みレベル変更回路の具体的構成の一例を示す回路図。
込みレベル変更回路の具体的構成の一例を示す回路図。
【図７】図１のコンピュータシステムにおける各デバイ
スのデフォルトの割り込みレベルを示す図。
スのデフォルトの割り込みレベルを示す図。
【図８】図１のシステムがパワーオンされた時にそのシ
ステムのＣＰＵによって実行される第１の環境設定動作
の一部を示すフローチャート。
ステムのＣＰＵによって実行される第１の環境設定動作
の一部を示すフローチャート。
【図９】図１のシステムがパワーオンされた時にそのシ
ステムのＣＰＵによって実行される第１の環境設定動作
の残りの一部を示すフローチャート。
ステムのＣＰＵによって実行される第１の環境設定動作
の残りの一部を示すフローチャート。
【図１０】図１のシステムがパワーオンされた時にその
システムのＣＰＵによって実行される第２の環境設定動
作を示すフローチャート。
システムのＣＰＵによって実行される第２の環境設定動
作を示すフローチャート。
【図１１】図１のシステムがパワーオンされた時にその
システムのＣＰＵによって実行される第３の環境設定動
作を示すフローチャート。
システムのＣＰＵによって実行される第３の環境設定動
作を示すフローチャート。
【図１２】図１のコンピュータシステムの他の構成の一
例を示すブロック図。
例を示すブロック図。
【符号の説明】 １…ポータブルコンピュータ本体、２…拡張ユニット、
１１…ＣＰＵ、１２…システムコントローラ、１３…メ
インメモリ、１４…ＣＰＵローカルバス、１５…システ
ムバス、１６…ＢＩＯＳ ＲＯＭ、１７…割り込みコン
トローラ、１９…システムタイマ、２０…リアルタイム
クロック、２０ａ…ＣＭＯＳメモリ、２４，２５…環境
設定／変更可能な内蔵Ｉ／Ｏデバイス、２８，２９…拡
張コネクタ、３０，３１…フォトセンサ、３２，３３…
オプションカード、１２２…Ｉ／Ｏアドレス変更回路、
１２３…割り込みレベル変更回路。
１１…ＣＰＵ、１２…システムコントローラ、１３…メ
インメモリ、１４…ＣＰＵローカルバス、１５…システ
ムバス、１６…ＢＩＯＳ ＲＯＭ、１７…割り込みコン
トローラ、１９…システムタイマ、２０…リアルタイム
クロック、２０ａ…ＣＭＯＳメモリ、２４，２５…環境
設定／変更可能な内蔵Ｉ／Ｏデバイス、２８，２９…拡
張コネクタ、３０，３１…フォトセンサ、３２，３３…
オプションカード、１２２…Ｉ／Ｏアドレス変更回路、
１２３…割り込みレベル変更回路。
Claims (11)
- 【請求項１】 ＣＰＵと、 このＣＰＵに電気的に接続されたシステムバスと、 このシステムバスに接続され、割り当てられるＩ／Ｏア
ドレス空間が変更可能に構成された内蔵Ｉ／Ｏデバイス
と、 前記システムバスに電気的に接続された拡張コネクタ
と、 この拡張コネクタに着脱自在に接続される拡張デバイス
であって、前記拡張コネクタを介して前記システムバス
上のＩ／Ｏアドレスを受信およびデコードし、そのＩ／
Ｏアドレスが前記拡張デバイスが要求する所定のＩ／Ｏ
アドレス空間に属す時に動作する拡張デバイスと、 システムの電源投入に応答して、前記内蔵Ｉ／Ｏデバイ
スの動作環境を設定する環境設定手段とを具備し、 この環境設定手段は、 前記内蔵Ｉ／Ｏデバイスに予め割り当てられた第１のＩ
／Ｏアドレス空間に属すＩ／Ｏアドレスを前記システム
バス上に出力し、前記システムバスを介して前記内蔵Ｉ
／Ｏデバイスのアクセスを実行する手段と、 前記内蔵Ｉ／Ｏデバイスのアクセスが正常に実行された
か否かに従って、前記内蔵Ｉ／Ｏデバイスに割り当てら
れる前記第１のＩ／Ｏアドレス空間と前記拡張デバイス
の要求するＩ／Ｏアドレス空間とが重複しているか否か
を決定する手段と、 前記Ｉ／Ｏアドレス空間が重複していることが決定され
た時、前記内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間を
前記第１のＩ／Ｏアドレス空間からそれとは異なる第２
のＩ／Ｏアドレス空間に変更する手段とを具備すること
を特徴とするコンピュータシステム。 - 【請求項２】 前記アクセス実行手段は、前記第１のＩ
／Ｏアドレス空間に属すＩ／Ｏアドレスによって指定さ
れる前記内蔵Ｉ／Ｏデバイス内のステータスレジスタか
らステータスデータをリードする手段を含むことを特徴
とする請求項１記載のコンピュータシステム。 - 【請求項３】 前記アクセス実行手段は、前記第１のＩ
／Ｏアドレス空間に属すＩ／Ｏアドレスによって指定さ
れる前記内蔵Ｉ／Ｏデバイス内のデータレジスタに所定
のライトデータを書き込むためのライトアクセスを実行
する手段と、 前記Ｉ／Ｏアドレスによって指定される前記データレジ
スタの内容を読み出すためのリードアクセスを実行する
手段とを含み、 前記アドレス空間が重複しているか否かを決定する手段
は、前記ライトデータと前記リードアクセスによって読
み出されたデータとを比較する手段と、それらデータの
一致の有無に従って、前記内蔵Ｉ／Ｏデバイスに割り当
てられた前記第１のＩ／Ｏアドレス空間と前記拡張デバ
イスの要求するＩ／Ｏアドレス空間とが重複しているか
否かを決定する手段とを含むことを特徴とする請求項１
記載のコンピュータシステム。 - 【請求項４】 前記環境設定手段による前記内蔵Ｉ／Ｏ
デバイスの環境設定処理が実行中であることを示すフラ
グを不揮発性記憶装置にセットする手段と、 前記環境設定手段による前記内蔵Ｉ／Ｏデバイスの環境
設定処理の完了に応答して前記フラグをリセットする手
段と、 システムの電源投入に応答して、前記不揮発性記憶装置
を参照して前記フラグがセットされているか否かを決定
し、前記フラグがセットされている時、前記内蔵Ｉ／Ｏ
デバイスに割り当てられるＩ／Ｏアドレス空間を前記第
１のＩ／Ｏアドレス空間から前記第２のＩ／Ｏアドレス
空間に変更する手段とをさらに具備することを特徴とす
る請求項１記載のコンピュータシステム。 - 【請求項５】 前記Ｉ／Ｏアドレス空間が重複している
ことが決定された時、前記内蔵Ｉ／Ｏデバイスに割り当
てられている割り込みレベルを変更する手段をさらに具
備することを特徴とする請求項１記載のコンピュータシ
ステム。 - 【請求項６】 ＣＰＵと、 このＣＰＵに電気的に接続されたシステムバスと、 このシステムバスに接続され、イネーブル信号を受信し
た時にイネーブル状態に設定される内蔵Ｉ／Ｏデバイス
と、 前記システムバスに電気的に接続された拡張コネクタ
と、 この拡張コネクタに着脱自在に接続される拡張デバイス
であって、前記拡張コネクタを介して前記システムバス
上のＩ／Ｏアドレスを受信およびデコードし、そのＩ／
Ｏアドレスが前記拡張デバイスが要求する所定のＩ／Ｏ
アドレス空間に属す時に動作する拡張デバイスと、 前記内蔵Ｉ／Ｏデバイスに割り当てるＩ／Ｏアドレス空
間を示す値がセットされる第１レジスタと、 前記ＣＰＵからのＩ／Ｏアドレスをデコードし、前記Ｃ
ＰＵからのＩ／Ｏアドレスが前記第１ジスタにセットさ
れた値によって指定されるアドレス空間に属す時に前記
イネーブル信号を発生する手段と、 前記システムの電源投入に応答して、前記内蔵Ｉ／Ｏデ
バイスの動作環境を設定する環境設定手段とを具備し、 この環境設定手段は、 第１のアドレス空間を示す値を前記第１レジスタにセッ
トして、前記第１のアドレス空間を前記内蔵Ｉ／Ｏデバ
イスに割り当てる手段と、 前記第１のＩ／Ｏアドレス空間に属すＩ／Ｏアドレスを
前記システムバス上に出力し、前記システムバスを介し
て前記内蔵Ｉ／Ｏデバイスのアクセスを実行する手段
と、 前記内蔵Ｉ／Ｏデバイスのアクセスが正常に実行された
か否かに従って、前記内蔵Ｉ／Ｏデバイスに割り当てら
れている前記第１のＩ／Ｏアドレス空間と前記拡張デバ
イスの要求するＩ／Ｏアドレス空間とが重複しているか
否かを決定する手段と、 前記Ｉ／Ｏアドレス空間が重複していることが決定され
た時、前記第１レジスタの値を前記第１のＩ／Ｏアドレ
ス空間を示す値からそれとは異なる第２のＩ／Ｏアドレ
ス空間を示す値に変更する手段とを具備することを特徴
とするコンピュータシステム。 - 【請求項７】 複数の割り込みレベルにそれぞれ対応す
る複数の割り込み入力端子を有し、割り込み要求信号が
供給された割り込み入力端子に対応する割り込みレベル
を持つ割り込み信号を前記ＣＰＵに供給する割り込みコ
ントローラと、 前記内蔵Ｉ／Ｏデバイスの割り込みレベルを指定する値
がセットされる第２のレジスタと、 前記割り込みコントローラの２以上の割り込み入力端子
に接続され、前記内蔵Ｉ／Ｏデバイスからの割り込み要
求信号を受信した時、前記第２のレジスタにセットされ
た割り込みレベルに対応する前記割り込みコントローラ
の割り込み入力端子に、割り込み要求信号を供給する手
段と、 前記Ｉ／Ｏアドレス空間が重複していることが決定され
た時、前記内蔵Ｉ／Ｏデバイスの割り込みレベルが変更
されるように前記第２のレジスタにセットされた値を更
新する手段とをさらに具備することを特徴とする請求項
６記載のコンピュータシステム。 - 【請求項８】 ＣＰＵと、 このＣＰＵに電気的に接続されたシステムバスと、 このシステムバスに接続され、マッピングされるアドレ
ス空間がそれぞれ変更可能に構成された複数の内蔵Ｉ／
Ｏデバイスと、 前記システムバスに電気的に接続された拡張コネクタ
と、 この拡張コネクタに着脱自在に接続される拡張デバイス
であって、前記拡張コネクタを介して前記システムバス
上のＩ／Ｏアドレスを受信およびデコードし、そのＩ／
Ｏアドレスが前記拡張デバイスが要求する所定のＩ／Ｏ
アドレス空間に属す時に動作する拡張デバイスと、 前記複数の内蔵Ｉ／Ｏデバイスに互いに異なるＩ／Ｏア
ドレス空間が割り当てられるようにそれら内蔵Ｉ／Ｏデ
バイス毎に予め規定されたＩ／Ｏアドレス空間を示すア
ドレス情報を格納するアドレス管理テーブルと、 前記複数の内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間そ
れぞれが前記拡張デバイスの要求するＩ／Ｏアドレス空
間と重複しているか否かを内蔵Ｉ／Ｏデバイス毎に検出
し、その検出結果に応じて前記複数の内蔵Ｉ／Ｏデバイ
スの動作環境を設定する環境設定手段であって、 前記複数の内蔵Ｉ／Ｏデバイスの環境設定処理の実行中
を示すフラグを不揮発性記憶装置にセットする手段と、
前記複数の内蔵Ｉ／Ｏデバイスを順番に環境設定対象と
して選択し、その環境設定対象の内蔵Ｉ／Ｏデバイスを
示すデバイスＩＤを前記不揮発性記憶装置にセットする
手段と、前記アドレス情報によって指定される前記環境
設定対象の内蔵Ｉ／ＯデバイスのＩ／Ｏアドレス空間に
属すＩ／Ｏアドレスを前記システムバス上に出力し、前
記システムバスを介して前記環境設定対象の内蔵Ｉ／Ｏ
デバイスのアクセスを実行する手段と、前記環境設定対
象の内蔵Ｉ／Ｏデバイスのアクセスが正常に実行された
か否かに従って、前記内蔵Ｉ／Ｏデバイスにマッピング
されている前記Ｉ／Ｏアドレス空間と前記拡張デバイス
の要求するＩ／Ｏアドレス空間とが重複しているか否か
を決定する手段と、前記Ｉ／Ｏアドレス空間が重複して
いることが決定された時、前記アドレス情報を更新して
前記環境設定対象の内蔵Ｉ／Ｏデバイスに対応するＩ／
Ｏアドレス空間を変更する手段と、前記複数の内蔵Ｉ／
Ｏデバイス全てのＩ／Ｏアドレス空間の重複の有無の検
出処理の完了に応答して、前記フラグをリセットする手
段とを含む、環境設定手段と、 システムの電源投入に応答して、前記不揮発性記憶装置
を参照して前記フラグがセットされているか否かを決定
する手段と、 前記フラグがセットされていることの決定に応答して、
前記不揮発性記憶装置に格納されているデバイスＩＤに
よって指定される内蔵Ｉ／Ｏデバイスに対応する前記ア
ドレス情報を更新し、前記デバイスＩＤによって指定さ
れる内蔵Ｉ／ＯデバイスにマッピングされるＩ／Ｏアド
レス空間を変更する手段と、 前記フラグがリセットされていることの決定に応答し
て、前記環境設定手段に環境設定処理を実行させる手段
とを具備することを特徴とするコンピュータシステム。 - 【請求項９】 ＣＰＵと、 このＣＰＵに電気的に接続されたシステムバスと、 このシステムバスに接続され、マッピングされるアドレ
ス空間が変更可能に構成された内蔵Ｉ／Ｏデバイスと、 前記システムバスに電気的に接続された拡張コネクタ
と、 この拡張コネクタに着脱自在に接続される拡張デバイス
であって、前記拡張コネクタを介して前記システムバス
上のＩ／Ｏアドレスを受信およびデコードし、そのＩ／
Ｏアドレスが前記拡張デバイスが要求する所定のＩ／Ｏ
アドレス空間に属す時に動作する拡張デバイスと、 システムの電源投入に応答して、前記第１のＩ／Ｏデバ
イスの動作環境を設定する環境設定手段とを具備し、 この環境設定手段は、 前記内蔵Ｉ／Ｏデバイスが予め割り当てられている第１
のＩ／Ｏアドレス空間に属すアドレスを前記システムバ
ス上に出力し、前記システムバスを介して前記内蔵Ｉ／
Ｏデバイスのアクセスを実行する手段と、 前記内蔵Ｉ／Ｏデバイスのアクセスが正常に実行された
か否かに従って、前記内蔵Ｉ／Ｏデバイスに割り当てら
れている前記第１のＩ／Ｏアドレス空間と前記拡張デバ
イスの要求するＩ／Ｏアドレス空間とが重複しているか
否かを決定する手段と、 前記Ｉ／Ｏアドレス空間が重複していることの決定に応
答して、前記内蔵Ｉ／Ｏデバイスを動作禁止する手段
と、 前記内蔵Ｉ／Ｏデバイスを動作禁止した状態でオペレー
ティングシステムを起動する手段とを具備することを特
徴とするコンピュータシステム。 - 【請求項１０】 前記環境設定手段による前記内蔵Ｉ／
Ｏデバイスの環境設定処理の実行中を示すフラグを不揮
発性記憶装置にセットする手段と、 前記環境設定手段による前記内蔵Ｉ／Ｏデバイスの環境
設定処理の完了に応答して前記フラグをリセットする手
段と、 システムの電源投入に応答して、前記不揮発性記憶装置
を参照して前記フラグがセットされているか否かを決定
し、前記フラグがセットされている時、前記環境設定手
段による環境設定処理の実行を禁止し、且つ前記内蔵Ｉ
／Ｏデバイスを動作禁止した状態でオペレーティングシ
ステムを起動する手段とをさらに具備することを特徴と
する請求項９記載のコンピュータシステム。 - 【請求項１１】 ＣＰＵと、 このＣＰＵに電気的に接続されたシステムバスと、 このシステムバスに接続され、割り当てられるＩ／Ｏア
ドレス空間が変更可能に構成された内蔵Ｉ／Ｏデバイス
と、 前記システムバスに電気的に接続された拡張コネクタ
と、 この拡張コネクタに着脱自在に接続される拡張デバイス
であって、前記拡張コネクタを介して前記システムバス
上のＩ／Ｏアドレスを受信およびデコードし、そのＩ／
Ｏアドレスが前記拡張デバイスが要求する所定のＩ／Ｏ
アドレス空間に属す時に動作する拡張デバイスと、 前記拡張デバイスが前記拡張コネクタに接続されている
ことを検出するデバイス検出装置と、 システムの電源投入に応答して、前記デバイス検出装置
からの出力に応じて前記拡張デバイスの接続の有無を決
定する手段と、 前記拡張デバイスが接続されていることの決定に応答し
て、前記内蔵Ｉ／Ｏデバイスを動作禁止した状態でオペ
レーティングシステムの起動を実行する手段とを具備す
ることを特徴とするコンピュータシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6057414A JPH07271711A (ja) | 1994-03-28 | 1994-03-28 | コンピュータシステム |
| US08/720,273 US5809330A (en) | 1994-03-28 | 1996-09-26 | Conflict free PC in which only the I/O address of internal device is change when it is determined that the I/O address is overlap by expansion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6057414A JPH07271711A (ja) | 1994-03-28 | 1994-03-28 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07271711A true JPH07271711A (ja) | 1995-10-20 |
Family
ID=13054998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6057414A Pending JPH07271711A (ja) | 1994-03-28 | 1994-03-28 | コンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5809330A (ja) |
| JP (1) | JPH07271711A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094690A (en) * | 1997-11-13 | 2000-07-25 | Samsung Electronics Co., Ltd. | Computer system with dynamic enabling and disabling function of the internal VGA module |
| EP0945807A1 (en) * | 1998-03-27 | 1999-09-29 | Hewlett-Packard Company | Adress remapping for a bus |
| US6145030A (en) * | 1998-03-27 | 2000-11-07 | Intel Corporation | System for managing input/output address accesses at a bridge/memory controller |
| US6336176B1 (en) * | 1999-04-08 | 2002-01-01 | Micron Technology, Inc. | Memory configuration data protection |
| FI19991735A (fi) * | 1999-08-16 | 2001-02-17 | Nokia Networks Oy | Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi |
| JP2001229117A (ja) * | 2000-02-15 | 2001-08-24 | Internatl Business Mach Corp <Ibm> | 拡張ユニットの制御方法、コンピュータ、記録媒体及び伝送媒体 |
| US6501660B1 (en) * | 2001-06-22 | 2002-12-31 | Sun Microsystems, Inc. | Reliable card detection in a CPCI system |
| US6993622B2 (en) * | 2001-10-31 | 2006-01-31 | Netlogic Microsystems, Inc. | Bit level programming interface in a content addressable memory |
| US7210003B2 (en) * | 2001-10-31 | 2007-04-24 | Netlogic Microsystems, Inc. | Comparand generation in a content addressable memory |
| US7237058B2 (en) * | 2002-01-14 | 2007-06-26 | Netlogic Microsystems, Inc. | Input data selection for content addressable memory |
| US7461228B2 (en) * | 2003-11-21 | 2008-12-02 | Rto Software, Inc. | Systems and methods for avoiding base address collisions |
| US6792478B2 (en) * | 2002-03-29 | 2004-09-14 | Intel Corporation | System and method to configure input/output (IO) devices to use selected pairs of port addresses |
| US7730292B2 (en) * | 2003-03-31 | 2010-06-01 | Hewlett-Packard Development Company, L.P. | Parallel subword instructions for directing results to selected subword locations of data processor result register |
| US20060018142A1 (en) * | 2003-08-11 | 2006-01-26 | Varadarajan Srinivasan | Concurrent searching of different tables within a content addressable memory |
| US7783792B2 (en) * | 2004-02-20 | 2010-08-24 | Lsi Corporation | Enclosure slot identification by modules |
| US7716464B2 (en) * | 2005-06-23 | 2010-05-11 | Intel Corporation | Method to have fault resilient booting |
| DE102005034944B3 (de) * | 2005-07-22 | 2006-11-09 | Siemens Ag | Verfahren und Anordnung zur automatischen Konfiguration eines Master-Slave-Feldbussystems |
| KR20080047946A (ko) * | 2006-11-27 | 2008-05-30 | 삼성전자주식회사 | 어드레스 관리방법 및 이를 적용한 영상기기 |
| US9697141B2 (en) * | 2014-10-17 | 2017-07-04 | Sk Hynix Memory Solutions Inc. | LBA blocking table for SSD controller |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149238A (en) * | 1977-08-30 | 1979-04-10 | Control Data Corporation | Computer interface |
| CA1234224A (en) * | 1985-05-28 | 1988-03-15 | Boleslav Sykora | Computer memory management system |
| DE3584446D1 (de) * | 1985-06-18 | 1991-11-21 | Ibm | Mikroprozessor. |
| US4875158A (en) * | 1985-08-14 | 1989-10-17 | Apple Computer, Inc. | Method for requesting service by a device which generates a service request signal successively until it is serviced |
| US5187792A (en) * | 1990-05-09 | 1993-02-16 | International Business Machines Corporation | Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system |
| EP0471928B1 (en) * | 1990-08-20 | 1999-07-14 | Kabushiki Kaisha Toshiba | Connection state confirmation system and method for expansion unit |
| US5293593A (en) * | 1990-10-11 | 1994-03-08 | Hewlett-Packard Company | Method and apparatus for the mapping of physically non-contiguous memory fragments to be linearly addressable |
| JPH0821015B2 (ja) * | 1992-01-20 | 1996-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータならびにそのシステム再構成化装置および方法 |
| US5390308A (en) * | 1992-04-15 | 1995-02-14 | Rambus, Inc. | Method and apparatus for address mapping of dynamic random access memory |
| US5386515A (en) * | 1992-05-27 | 1995-01-31 | Intel Corporation | Automatic input/output address conflict resolution |
| US5596728A (en) * | 1994-05-04 | 1997-01-21 | Compaq Computer Corporation | Method and apparatus for resolving resource conflicts after a portable computer has docked to an expansion base unit |
-
1994
- 1994-03-28 JP JP6057414A patent/JPH07271711A/ja active Pending
-
1996
- 1996-09-26 US US08/720,273 patent/US5809330A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5809330A (en) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6505278B1 (en) | Method for flashing ESCD and variables into a ROM | |
| JPH07271711A (ja) | コンピュータシステム | |
| US5805882A (en) | Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port | |
| US5473775A (en) | Personal computer using flash memory as BIOS-ROM | |
| US6401198B1 (en) | Storing system-level mass storage configuration data in non-volatile memory on each mass storage device to allow for reboot/power-on reconfiguration of all installed mass storage devices to the same configuration as last use | |
| US7111202B2 (en) | Autonomous boot failure detection and recovery | |
| US6101617A (en) | Computer failure recovery and alert system | |
| US5628027A (en) | Method of determining the configuration of devices installed on a computer bus | |
| US6182187B1 (en) | System ROM including a flash EPROM and a ROM for storing primary boot code replacing a block flash EPROM | |
| US6282640B1 (en) | Method for improved storage of computer system configuration information | |
| US6282643B1 (en) | Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running | |
| US5987536A (en) | Computer system having flash memory bios which can be accessed while protected mode operating system is running | |
| US20010052067A1 (en) | Method and apparatus for improved storage of computer system configuration information | |
| GB2202350A (en) | Data processing system with pluggable option cards | |
| US10909247B2 (en) | Computing device having two trusted platform modules | |
| US6363492B1 (en) | Computer method and apparatus to force boot block recovery | |
| US6240519B1 (en) | Computer method and apparatus to prompt for administrative password to flash a corrupted non-volatile memory | |
| US20050039081A1 (en) | Method of backing up BIOS settings | |
| US7080164B2 (en) | Peripheral device having a programmable identification configuration register | |
| US6405311B1 (en) | Method for storing board revision | |
| US7752429B2 (en) | Computer system and boot code accessing method thereof | |
| US6795915B2 (en) | Computer system and method for setting up information on an operating system thereof | |
| WO2000025208A1 (en) | Processor system with fail safe bios configuration | |
| CN112667544A (zh) | 一种控制主板插槽使能的方法、装置、系统及介质 | |
| US20040210751A1 (en) | Method for booting computer system with basic input-output system memory and structure thereof |