JPH0584929B2 - - Google Patents

Info

Publication number
JPH0584929B2
JPH0584929B2 JP61111838A JP11183886A JPH0584929B2 JP H0584929 B2 JPH0584929 B2 JP H0584929B2 JP 61111838 A JP61111838 A JP 61111838A JP 11183886 A JP11183886 A JP 11183886A JP H0584929 B2 JPH0584929 B2 JP H0584929B2
Authority
JP
Japan
Prior art keywords
address
memory
mode
bus
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61111838A
Other languages
English (en)
Other versions
JPS61290536A (ja
Inventor
Maikeru Matsukarion Ian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61290536A publication Critical patent/JPS61290536A/ja
Publication of JPH0584929B2 publication Critical patent/JPH0584929B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45537—Provision of facilities of other operating environments, e.g. WINE

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセツサのシステム動作
モードを保護モードから通常モード、すなわち実
モード、に切換える技術に関するものである。
〔従来技術〕
マイクロプロセツサとは、単一チツプの半導体
または少数個のチツプのいずれかの上に、コンピ
ユータ・システムの中央演算処理装置を物理的に
具現化したものと定義される〔新ペンギン電子工
学辞典（New Penguin Dictionary of
Electronics）1983年〕。マイクロプロセツサは通
常、算術演算および論理装置、制御装置ならびに
メモリ装置で構成されている。マイクロプロセツ
サの特徴は、速度、ワード長、アーキテクチヤお
よび命令セツトにあり、命令セツトは固定長のも
のであつても、マイクロプログラムのものであつ
てもかまわない。これらの特徴を組み合わせるこ
とによつて、プロセツサの性能が決定される。
ほとんどのマイクロプロセツサの命令セツトは
固定長のものである。マイクロプログラム式のプ
ロセツサはマイクロコードないしフアームウエア
を収めた制御記憶装置を有しており、このマイク
ロコードがプロセツサの命令セツトを画定する。
このようなプロセツサを単一のチツプ上に実施し
てもかまわないし、あるいはビツトスライス・エ
レメントで構成してもかまわない。
プロセツサのアーキテクチヤが、どのようなレ
ジスタ、スタツクおよび入出力機構が利用できる
かを決定し、しかもプロセツサの原始データ・タ
イプを画定し、かつアドレスをレジスタから取り
出す方法を画定する。データ・タイプは命令セツ
トが処理できる基本的なエンテイテイであり、典
型的な場合には、ビツト、ニブル（４ビツト）、
バイト（８ビツト）、ワード（16ビツト）、ならび
に最新のマイクロプロセツサにおいては、ダブル
ワードを包含している。ワードは通常、プロセツ
サの内部データ・バス内の多数のビツトと定義さ
れるものであつて、常に16ビツトであるとは限ら
ない。命令は一般に、算術論理、制御の流れ、お
よびデータの移動（スタツク、レジスタ、メモ
リ、および入出力ポートの間の）を含んでいる。
最初のマイクロプロセツサ、４チツプ・セツト
のインテル4004が現れたのは、1971年であつた。
計算器は単純なセツトの命令をハードウエアで
実施することができるが、複雑な順序の命令を読
取専用メモリ（ROM）に記憶させることが可能
である。４チツプのセツトはCPU、ROM、
RAMおよびシフト・レジスタ・チツプからなつ
ている。インテル4004は４ビツトのデータ・バス
を有しており、4.5Kバイトのメモリをアドレス
でき、かつ45の命令を有している。同社の８ビツ
トの類似製品、インテル8008が発表されたのは
1974年であり、これを改良した派生物、ザイログ
Ｚ−80の発表は1976年であつた。
現在のマイクロプロセツサには、ザイログ
Z8000、モトローラ68000、インテル8086、ナシ
ヨナル・セミコンダクタ16000、ならびに旧型の
テキサス・インストルメント9900およびデイジタ
ル・エクイツプ・コーポレーシヨンのLSI−11な
どがある。これらのチツプはすべて、16ビツト幅
の外部データ・バスを使用している。32ビツトの
外部データ・バスを使用した、性能がさらに高い
マイクロプロセツサが現れ始めている。
「IBM研究開発誌（IBM Journal of
Research and Development）」第29巻第２号、
1985年２月、所載のロバート・Ｃ・スタンレイ
（Robert C.Stanley）の「マイクロプロセツサ概
論（Microprocessor in brief）」という題名の記
事は、マイクロプロセツサの過去、現在、未来の
概略を記述したものであり、これらの構造および
操作にキーとなる要素を説明している。
一連のマイクロプロセツサの開発によつて発生
してきた問題のひとつは、それ以前の世代との互
換性を維持し、以前の機械で動作するように開発
されたプログラムが以降のプロセツサでも動作
し、同時に新しいプログラムが拡張された機能、
たとえばより大容量のメモリを利用できるように
するということである。
この問題の一例が、IBMパーソナル・コンピ
ユータ（IBM PC）および互換機で見られる。
（IBMは登録商標である）。当初のIBM PCはイ
ンテル8088を使用しており、ランダム・アクセ
ス・メモリ（RAM）の容量は640Kバイトであつ
た。IBM PCの新型機、IBM PC／ATはより強
力なインテル80286マイクロプロセツサを使用し
ており、最大14.6MバイトのRAMを実装可能で
ある。
80286は8088と同じ命令セツトと若干の拡張機
能を有しており、しかも２つの操作モード、すな
わち「実」モードと「保護」モードとを有してい
る。これらのモードはレジスタの内容からアドレ
スを取り出す方法を画定するものである。実モー
ドにおいて、アドレスは8088で使われているのと
まつたく同じ態様で取り出され、その結果8088用
に書かれたプログラムは実モードの80286上で作
動可能であるが、増設メモリにアクセスすること
はできない。
保護モードにおいては、アドレスを取り出すの
に別な方法を使用しており、この方法によつて機
械のすべてのメモリにアクセスすることが可能で
あるが、残念なことに、保護モードのこのプロセ
ツサで作動するように特に設計されていないプロ
グラムは作動不能である。
ここで留意しておきたいのは、マイクロプロセ
ツサのアドレツシング機能を増大させる他の方法
が考案されているということである。たとえば、
PCウイーク（PC Week）1985年４月30日号によ
れば、インテルとロータスとはIBM PCで、「バ
ンク切換」を利用した最大4Mバイトのメモリの
ある特別なメモリ・カードを利用できるようにし
ており、またロータスは増設メモリを活用する特
別バージヨンのソフトウエアを提供している。こ
の方法の利点は、この方法を既存のPCで使用で
きることであるが、プログラムを変更して増設メ
モリを活用できるようにする必要もあるように思
われる。
もちろん、プログラムを変更して、プログラム
が保護モードで作動するようにすることも可能で
あつて、多くのプログラムがそのように変更され
よう。しかしながら、人気のある適用業務プログ
ラムがまだ変更されていないのであるから、コン
ピユータ・システムは変更されたプログラムを作
動できるのと同様に、これらのプログラムを作動
できなければならない。換言すれば、システムは
モードの切換ができなければならない。
80286は実モードから保護モードへ切り換える
ための命令を備えているが、元へ切り換える命令
は備えていない。
したがつて、保護モードから実モードへ切り換
えるには、80286をリセツトする80286外部の回路
が必要である。
マイクロプロセツサのリセツトは、そのリセツ
ト入力（すなわち、システム・リセツト入力）に
パルスを印加することによつて行われる。マイク
ロプロセツサはその内部レジスタ全部をクリア
し、初期命令を固定アドレスから取り出しはじめ
る。このアドレスは通常、コンピユータ・システ
ムの読取専用メモリにあり、電源投入ルーチンの
最初の命令を含んでおり、この命令はコンピユー
タ・システムのプロセツサその他の部分の基本動
作をチエツクする。コンピユータの電源を初めて
入れると、すべての電力レベルが安定してから、
外部回路がマイクロプロセツサに対するリセツ
ト・パルスを発生する。リセツト後、80286は実
モードで実行を開始する。
IBM社製のPC／ATはモードの切換にリセツ
ト機能を利用し、次のハードウエアおよびソフト
ウエアを備えている。
Ａ プログラムから読取られたリセツト・パルス
をトリガするハードウエア回路： Ｂ リセツト要求がモード切換の目的で行われる
ことを表わすため、信号をモード切換レジスタ
にロードしてから最小限のテストをした後、更
に、プロセツサがチエツクを続けてシステムの
初期設定をするのか、あるいはモード切換を遂
行するのかを決定できるようにするハードウエ
ア回路： Ｃ リセツト後ただちにプログラム制御を獲得
し、次の動作シーケンスを行うROM記憶プロ
グラム・ルーチン： ａ マイクロプロセツサの基本テスト。
ｂ 前記ハードウエア回路Ｂのモード切換レジ
スタの内容をテスト、 ●レジスタがセツトされていない場合、通常
の電源投入ルーチンの継続。
●レジスタがセツトされている場合、RAM
記憶のモード切換ルーチンの開始アドレス
の決定およびそのルーチンへのブランチ。
上記のステツプａおよびｂはかなりの時間を取
るものであり、モードを切換える場合には大部分
のシーケンスが不必要であるから、ステツプａと
ｂの順序を逆にすることによつて、このルーチン
を改善することも示唆されている。これは最近の
コンピユータ・システムでは拙劣な方法であると
考えられているが、これはステツプａで診断チエ
ツクを発生させることになるエラーが、ステツプ
ｂの結果を無効なものにしかねないからである。
〔発明が解決しようとする問題点〕
本発明の目的は、マイクロプロセツサの動作モ
ードを保護モードから通常モードへの切換えるた
めのリセツト要求の場合には比較的少ない数のハ
ードウエア／ソフトウエア・ステツプを利用して
通常モードの電源投入ルーチンをバイパスして高
速なモード切換を遂行できるマイクロプロセツサ
を提供することである。
本発明の他の目的は、リセツト要求がモード切
換えのためになされたものであるか否かを判断す
る機能をプロセツサが具備することなく電源投入
ルーチンをバイパスできる高速なモード切換えを
遂行できるマイクロプロセツサを提供することで
ある。
〔問題点を解決するための手段〕
本発明のマイクロプロセツサによれば、システ
ム・リセツト要求信号が入力されると、プロセツ
サ装置（CPU）が、常時、電源投入ルーチンの
開始アドレスを発生してアドレス・バスへ送出す
る。このアドレス・バス上にアドレス変換のため
のリマツピング装置（リマツパとも呼ぶ）が設け
られており、保護モードから通常モードへの切換
が必要な時、入力装置から、例えばキー操作によ
り、エネーブル信号を前記リマツピング装置へ入
力してリマツピング装置を能動化しておくと、
CPUから供給されたアドレス・バス上のアドレ
スが自動的に変換されてメモリのアドレス・デコ
ーダへ印加される。
本発明の構成は、次の通りである。
制御情報バス、データ・バスおよびアドレス・
バスに、各々、接続されたプロセツサ装置、読取
り専用メモリ、ランダム・アクセス・メモリおよ
び入出力装置から成り、メモリ・ロケーシヨン・
アドレスの発生に関して通常モードおよび保護モ
ードで選択的に動作可能であり、システム・リセ
ツト要求信号に基づき、常時、電源投入開始ルー
チンを起動させるための開始アドレスをアドレ
ス・バース上に供給する一方、保護モードから通
常モードへの切換えに当り、前記電源投入開始ル
ーチンをバイバスするよう動作するマイクロプロ
セツサにおいて、 前記プロセツサ装置から前記読取り専用メモリ
およびランダム・アクセス・メモリに至るアドレ
ス・バス中に配置された選択的動作のアドレス・
リマツピング装置と、 前記保護モードから通常モードへの切換えに当
り、前記リマツピング装置をエネーブル状態に切
換える選択信号を前記入出力装置から前記リマツ
ピング装置へ印加するための手段とを備え、 前記リマツピング装置は、エネーブル状態にお
いては、システム・リセツト要求信号に基づき前
記プロセツサにより供給された前記開始アドレス
を保護−通常モード切換ルーチンの開始アドレス
へ変更する事を特徴とするマイクロプロセツサ。
本発明の理解を容易にするため、本発明の実施
例を添付図面を参照して説明する。
〔実施例〕
第１図に示すように、典型的なマイクロプロセ
ツサのCPUチツプは、数個の独立した論理区画
から成る。命令デコーダ区画１（以下、「区画」を
省略する）は、メモリから取出された各命令を順
次にデコーデングして予め定められた制御動作を
遂行する制御信号を発生する。タイミング装置２
は、前記制御動作の順序付けを行うタイミング信
号を各論理機能に供給する。ALU（演算論理装
置）３は、複数の２進入力値に対してマイクロ命
令の制御の下に基本的な論理／演算動作を行う。
各種のバイト長容量のアドレス・レジスタ４，
５，６がCPUチツプに組込まれている。各レジ
スタの容量は、アクセスするメモリの容量とか、
アドレスされるメモリがCPUチツプに組込まれ
た内蔵型メモリであるとか、または外部型メモリ
であるとかに関係する。データを記憶し、転送す
るためのデータ・レジスタ７，８，９，１０、が
あるが、これらのレジスタのうち少なくともひと
つは通常、特殊な作業用レジスタであり、アキユ
ミユレータ１０と呼ばれる。アキユミユレータ１
０はCPUのデータを主体とした活動のほとんど
に関与する。（ALUの作動のほとんどの結果はア
キユミユレータに送られ、その内容は極めて頻繁
に、オペランドのひとつとして使用される。）こ
れらの装置のすべてを接続しているのは、デー
タ・バス１１であつて、この幅はマイクロプロセ
ツサのワード・サイズによつて決定される。
CPUチツプの周辺に入出力共用バツフア１２を
設けているデータ・バスは、部分的なシステム・
データ・バスを構成してシステム内のすべてのデ
ータ処理関連回路素子を接続する情報転送路とし
て機能する。
アドレス・レジスタの内容は一般に、別の転送
路１４を通つてCPUチツプの周辺に位置するア
ドレス・バツフア１３を通つて、部分的システ
ム・バスへ転送される。16ビツト長のアドレス・
バスによつて、65、536種類（64Kと称されるこ
とがしばしばある）の独立したメモリ位置をアド
レスすることが可能となり、また20ビツトのバス
によつて、100万個（すなわち1M個）のメモリ位
置にアドレスすることが可能となる。24ビツトの
アドレスは16M個の組み合わせを与える。CPU
パツケージのピンの数を少なくするために、マイ
クロプロセツサの中にはアドレス・バスとデー
タ・バスの幾つかの部分を、これらがCPUを出
るところで多重化しているものもある。これは
CPUのピンを少なくするものであるが、特別な
ハードウエアを追加し、個々のアドレス・バスお
よびデータ・バスを作成して、システムの他の部
分の要求を満たすことを必要とする。しかしなが
ら、部分アドレスおよびデータ・バスを再度バツ
フアしてから、多数のメモリおよび周辺チツプに
分配しなければならず、かつ多重化および分離と
バツフアリングの両方を同一の装置で行わなけれ
ばならないから、これは大型システムではあまり
重要なことではない。（CPUから出るアドレス・
バスは単向性のものだけであるが、データ・バス
は双方向正であり、両方向でバツフアしなければ
ならない。） 第２図は、プロセツサ２０（第１図のCPUチ
ツプに対応）、読取専用メモリ（ROM）２１、
ランダム・アクセス・メモリ（RAM）２２、お
よび１組の入出力制御装置２３の間の相互接続関
係を示すものである。プロセツサのデータ・バツ
フア１２はデータ・バス２５を介して各装置へ接
続されており、制御バス２６は、ROM，RAM
および入出力装置を制御論理およびタイミング装
置２へ接続し、アドレス・バツフア１３は、バス
２７を介してアドレス・リマツピング装置２４
（第３図）へ接続され、次いでバス２８を介して
各装置へ接続されている。リセツト線２９は入出
力装置２３をプロセツサへ接続してキーボードの
ような入力装置からシステム・リセツト信号をプ
ロセツサへ入力する。選択信号線３０は入力装置
をアドレス・リマツパへ接続していて、リマツパ
のアドレス変更動作を選択的に開始させるエネー
ブル信号を供給する。
本発明の好ましい実施例において、ROM２１
は936K−1Mおよび15.936M−16Mの範囲にある
アドレスに応答する。RAMはＯ−640Kおよび
1M−15Mの範囲にあるアドレスに応答する。
ROMは電源投入ルーチンを記憶しており、
RAMはモード切換ルーチンを記憶している。
第３図は、アドレス・リマツパの構成を示すブ
ロツク・ダイアグラムである。アドレス・バス２
７は、アドレス・ビツト位置A0−A23を有する24
本のビツト線から成り、そのうち、第20番ビツト
位置A20は、リマツパ２４を経由した後、そして
残余のすべてのビツト位置A0−A23（A20を除く）
は、直接、アドレス出力バス２８の各ビツト位置
A0−A23を構成する。リマツパ２４は、転換スイ
ツチの作用を有する２入力マルチプレクサであ
り、その第１入力は、前記第20番のアドレス・ビ
ツト位置A20であり、そして第２入力は、入出力
装置２３、例えばキーボード、に接続された選択
信号線３０である。この選択信号線３０を介し
て、リマツパ２４をエネーブル状態にセツトする
（即ち能動化する）選択信号がリマツパ２４に印
加される。他方、通常のシステム・リセツト機能
を遂行するため、入出力装置２３からリセツト線
２９を介してシステム・リセツト要求信号がプロ
セツサ２０へ入力される。このように、システ
ム・リセツト要求時にリマツパ２４が既にエネー
ブル状態にされているか否かに従つて、リマツパ
２４に供給された第20番のアドレス・ビツト信号
値A20が予め定めた特定の２進値、例えば「０」
に強制的に変換してバス２８上へ出力したり、ま
たは、入力信号値をそのままパスしてバス２８上
に出力したりしてアドレス変更を選択的に遂行す
る。
マイクロプロセツサが作動を開始すべきことを
示す入力信号（すなわち、システム・リセツト）
を、マイクロプロセツサが受信した場合、マイク
ロプロセツサの最初の活動は、電源投入自己テス
ト・ルーチン（POST）のある電源投入アドレス
へ行くことである。電源投入アドレスは16進で、
FFFFFO（24ビツト）と表される。
第３図に示したリマツパの選択的アドレス変更
機能のため、プロセツサがモード切換のために
POSTルーチンをバイパスすることが可能とな
る。モード切換ルーチンはRAM２２内のアドレ
スEFFFFOに格納されているが、これは、
FFFFFO（POSTのアドレス）とは最高位の１ビ
ツトだけが異なつているだけである。
リマツパ２４が入出力装置２３からの線３０上
の選択信号「１」によりエネーブル状態にされた
後は、プロセツサ２０により発生されてアドレ
ス・ビツト線Ａ２０上に現われるすべての２進値
が強制的に「０」に変換されてコンピユータ・シ
ステムの他の部分、すなわち、各メモリのアドレ
ス・デコーダ、へ転送される。
リマツパ２４がエネーブル状態の間に入力装置
２３から線２９を介してリセツト信号が入力され
ると、プロセツサはそのリセツト入力に応答して
電源投入ルーチンの始動アドレスFFFFFOを発
生してリマツパへ供給するが、このアドレスがモ
ード切換ルーチンのアドレスであるEFFFFOに
変換される。
次に、モード切換ルーチンは以下の動作を行
う。
ａ） 割込みをマスクする。
ｂ） 関連するプロセツサの情報、たとえばモー
ド切換が完了したときにブランチさせなければ
ならないひとつまたはそれ以上のルーチンのア
ドレスおよび新しいモードで指名されなければ
ならないタスクを示すタスク識別子などの情
報、をRAMに格納する。
ｃ） マルチプレクサを含むリマツパ２４を能動
化する。
ｄ） リセツト線２９を能動化する。
ｅ） リマツパを解除する。
ｆ）保管したRAM情報をプロセツサにロードす
る ｇ） 割込みを可能にする 上述のリマツパの好ましい実施例は極めて簡単
なものであるが、機械アドレスの半分を再マツプ
するものである。しかしながら、変更するアドレ
スがもつと少ない、もつと複雑なリマツパを考案
できることは明らかである。特に、始動ルーチン
の最初の命令のアドレスのみを変更するリマツパ
が理想的なものであるが、もつと多くの回路が必
要となろう。
上述のモード切換ルーチンでは、各モード切替
毎に、リマツパを始動させ、動作完了後に解除し
ているが、代替として最初の始動後リマツパを恒
久的に能動状態にしておくことも可能である。
【図面の簡単な説明】
第１図は、マイクロプロセツサのプロセツサ装
置（CPU）チツプ上に通常搭載されている論理
回路素子を示すブロツク図である。第２図は、本
発明によるリマツパを組込んだマイクロプロセツ
サ・システムの単純化したブロツク図である。第
３図は、リマツパの好ましい実施例を示す図面で
ある。

Claims (1)

  1. 【特許請求の範囲】 １ 制御情報バス、データ・バスおよびアドレ
    ス・バスに、各々、接続されたプロセツサ装置、
    読取り専用メモリ、ランダム・アクセス・メモリ
    および入出力装置から成り、メモリ・ロケーシヨ
    ン・アドレスの発生に関して通常モードおよび保
    護モードで選択的に動作可能であり、システム・
    リセツト要求信号に基づき、常時、電源投入開始
    ルーチンを起動させるための開始アドレスをアド
    レス・バス上に供給する一方、保護モードから通
    常モードへの切換えに当り、前記電源投入開始ル
    ーチンをバイパスするように動作するマイクロプ
    ロセツサにおいて、 前記プロセツサ装置から前記読取り専用メモリ
    及びランダム・アクセス・メモリに至るアドレ
    ス・バス中に配置された選択的動作のアドレス・
    リマツピング装置と、 前記保護モードから通常モードへの切換えに当
    り、前記リマツピング装置をエネーブル状態に切
    換える選択信号を前記入出力装置から前記リマツ
    ピング装置へ印加するための手段とを備え、 前記リマツピング装置は、エネーブル状態にお
    いては、システム・リセツト要求信号に基づき前
    記プロセツサにより供給された前記開始アドレス
    を保護−通常モード切換ルーチンの開始アドレス
    へ変更する事を特徴とするマイクロ・プロセツ
    サ。
JP61111838A 1985-06-18 1986-05-17 マイクロプロセツサ Granted JPS61290536A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP85304346.1 1985-06-18
EP85304346A EP0205692B1 (en) 1985-06-18 1985-06-18 Improvements in microprocessors

Publications (2)

Publication Number Publication Date
JPS61290536A JPS61290536A (ja) 1986-12-20
JPH0584929B2 true JPH0584929B2 (ja) 1993-12-03

Family

ID=8194265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61111838A Granted JPS61290536A (ja) 1985-06-18 1986-05-17 マイクロプロセツサ

Country Status (10)

Country Link
US (1) US4736290A (ja)
EP (1) EP0205692B1 (ja)
JP (1) JPS61290536A (ja)
AR (1) AR243029A1 (ja)
AU (1) AU587465B2 (ja)
BR (1) BR8602742A (ja)
CA (1) CA1251284A (ja)
DE (1) DE3584446D1 (ja)
IE (1) IE59021B1 (ja)
ZA (1) ZA864349B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6228850A (ja) * 1985-07-31 1987-02-06 Toshiba Corp メモリアドレスマツピング機構
US4774652A (en) * 1987-02-18 1988-09-27 Apple Computer, Inc. Memory mapping unit for decoding address signals
US4928237A (en) * 1987-03-27 1990-05-22 International Business Machines Corp. Computer system having mode independent addressing
US5226122A (en) * 1987-08-21 1993-07-06 Compaq Computer Corp. Programmable logic system for filtering commands to a microprocessor
US4888688A (en) * 1987-09-18 1989-12-19 Motorola, Inc. Dynamic disable mechanism for a memory management unit
US5018062A (en) * 1987-10-23 1991-05-21 A.I. Architects, Inc. Method and apparatus for overriding a ROM routine in response to a reset
US5513332A (en) * 1988-05-31 1996-04-30 Extended Systems, Inc. Database management coprocessor for on-the-fly providing data from disk media to all without first storing data in memory therebetween
US5307497A (en) * 1990-06-25 1994-04-26 International Business Machines Corp. Disk operating system loadable from read only memory using installable file system interface
US5274791A (en) * 1991-07-05 1993-12-28 Chips And Technologies, Inc. Microprocessor with OEM mode for power management with input/output intiated selection of special address space
US5455909A (en) * 1991-07-05 1995-10-03 Chips And Technologies Inc. Microprocessor with operation capture facility
TW241346B (ja) * 1991-10-15 1995-02-21 Bull Hn Information Syst
US6131159A (en) * 1992-05-08 2000-10-10 Paradyne Corporation System for downloading programs
US5574926A (en) * 1993-03-11 1996-11-12 Olympus Optical Co., Ltd. One-chip microcomputer system having function for substantially correcting contents of program
US5435001A (en) * 1993-07-06 1995-07-18 Tandem Computers Incorporated Method of state determination in lock-stepped processors
US5548746A (en) * 1993-11-12 1996-08-20 International Business Machines Corporation Non-contiguous mapping of I/O addresses to use page protection of a process
JPH07271711A (ja) * 1994-03-28 1995-10-20 Toshiba Corp コンピュータシステム
US5829013A (en) * 1995-12-26 1998-10-27 Intel Corporation Memory manager to allow non-volatile memory to be used to supplement main memory
US6598111B1 (en) * 2000-09-19 2003-07-22 Texas Instruments Incorporated Backplane physical layer controller
JP4748630B2 (ja) * 2001-05-21 2011-08-17 ルネサスエレクトロニクス株式会社 データプロセッサ
US7389391B2 (en) * 2005-04-29 2008-06-17 Mediatek, Inc. Memory disposition methods and systems
JP6048020B2 (ja) * 2012-09-13 2016-12-21 株式会社リコー 情報処理装置
US11354135B2 (en) * 2017-12-25 2022-06-07 Intel Corporation Pre-memory initialization multithread parallel computing platform

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185542A (en) * 1981-02-17 1982-11-15 Digital Equipment Corp Multimode central processor
JPS59111557A (ja) * 1982-12-17 1984-06-27 Matsushita Electric Ind Co Ltd アドレス変換装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737860A (en) * 1972-04-13 1973-06-05 Honeywell Inf Systems Memory bank addressing
GB1548401A (en) * 1975-10-08 1979-07-11 Plessey Co Ltd Data processing memory space allocation and deallocation arrangements
US4030073A (en) * 1975-11-05 1977-06-14 Digital Equipment Corporation Initialization circuit for establishing initial operation of a digital computer
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
US4045782A (en) * 1976-03-29 1977-08-30 The Warner & Swasey Company Microprogrammed processor system having external memory
IT1059493B (it) * 1976-04-22 1982-05-31 Olivetti & Co Spa Dispositivo per cambiare l ambiente di lavoro di un calcolatore
US4228502A (en) * 1977-06-29 1980-10-14 Hitachi, Ltd. Electronic computer system
FR2461301A1 (fr) * 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
US4340932A (en) * 1978-05-17 1982-07-20 Harris Corporation Dual mapping memory expansion unit
US4302809A (en) * 1978-06-29 1981-11-24 Burroughs Corporation External data store memory device
US4374411A (en) * 1980-02-14 1983-02-15 Hayes Microcomputer Products, Inc. Relocatable read only memory
US4403283A (en) * 1980-07-28 1983-09-06 Ncr Corporation Extended memory system and method
JPS6037938B2 (ja) * 1980-12-29 1985-08-29 富士通株式会社 情報処理装置
US4443847A (en) * 1981-02-05 1984-04-17 International Business Machines Corporation Page addressing mechanism
US4445170A (en) * 1981-03-19 1984-04-24 Zilog, Inc. Computer segmented memory management technique wherein two expandable memory portions are contained within a single segment
JPS57155642A (en) * 1981-03-23 1982-09-25 Nissan Motor Co Ltd Computer capable of using correcting memory
US4368515A (en) * 1981-05-07 1983-01-11 Atari, Inc. Bank switchable memory system
US4450524A (en) * 1981-09-23 1984-05-22 Rca Corporation Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM
US4528648A (en) * 1982-07-21 1985-07-09 Sperry Corporation Memory management system
US4527251A (en) * 1982-12-17 1985-07-02 Honeywell Information Systems Inc. Remap method and apparatus for a memory system which uses partially good memory devices
US4608632A (en) * 1983-08-12 1986-08-26 International Business Machines Corporation Memory paging system in a microcomputer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185542A (en) * 1981-02-17 1982-11-15 Digital Equipment Corp Multimode central processor
JPS59111557A (ja) * 1982-12-17 1984-06-27 Matsushita Electric Ind Co Ltd アドレス変換装置

Also Published As

Publication number Publication date
EP0205692A1 (en) 1986-12-30
IE861601L (en) 1986-12-18
DE3584446D1 (de) 1991-11-21
AU587465B2 (en) 1989-08-17
CA1251284A (en) 1989-03-14
ZA864349B (en) 1987-02-25
US4736290A (en) 1988-04-05
JPS61290536A (ja) 1986-12-20
BR8602742A (pt) 1987-02-10
AR243029A1 (es) 1993-06-30
AU5848586A (en) 1986-12-24
EP0205692B1 (en) 1991-10-16
IE59021B1 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
JPH0584929B2 (ja)
US3753236A (en) Microprogrammable peripheral controller
US4794524A (en) Pipelined single chip microprocessor having on-chip cache and on-chip memory management unit
JP2633458B2 (ja) Ｄｍａチヤネル装置及びｄｍａチヤネルの変換装置
US4648034A (en) Busy signal interface between master and slave processors in a computer system
JP2745949B2 (ja) オペランド情報の静的および動的マスキングを同時かつ独立して行うデータ・プロセッサ
US4486827A (en) Microprocessor apparatus
US5247639A (en) Microprocessor having cache bypass signal terminal
US4450519A (en) Psuedo-microprogramming in microprocessor in single-chip microprocessor with alternate IR loading from internal or external program memories
JP2776132B2 (ja) オペランド内の情報のスタティックおよびダイナミック・マスキングを兼ね備えるデータ処理システム
JPH11161547A (ja) データ処理装置用記憶装置、および記憶場所にアクセスする方法
US7100088B2 (en) Computer system equipped with a BIOS debugging card
EP0341896A2 (en) Content addressable memory array
US5175831A (en) System register initialization technique employing a non-volatile/read only memory
JPS58501560A (ja) マイクロプロセツサ
JPS638490B2 (ja)
US5974498A (en) Loading page register with page value in branch instruction for as fast access to memory extension as in-page access
US4347566A (en) Data processor with register file and arithmetic logic circuit on one chip and register means directly connected to the chip
IE970146A1 (en) A data processing system having a self-aligning stack¹pointed and method therefor
JP2816146B2 (ja) 回路動作テスト装置
US5179691A (en) N-byte stack-oriented CPU using a byte-selecting control for enhancing a dual-operation with an M-byte instruction word user program where M<N<2M
EP0729604B1 (en) Register status protection during read-modify-write operation
US5664169A (en) Microprogrammable processor capable of accessing unused portions of control store as fast data memory
US5802332A (en) Single-chip microcomputer and electronic device using the same
JPH02186486A (ja) マイクロコンピュータ装置