JPH0612527B2 - 割込み処理装置 - Google Patents

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、プログラム式計算機、特に割込み機構を有す
るプログラム式計算機に関する。そのようなプログラム
式計算機はデータ処理機械に関する周辺制御装置であり
うる。

Ｂ．従来技術 全ての型のプログラム式計算機は、内部、外部の両者、
及びプログラムにより割込みを処理する機構を含んでい
る。それらの機構のうち、あるものは、ラウンド・ロビ
ン割込み優先順位等の固定式と割込みの優先順位を有し
ている。他の割込み機構は、可変な割込みの優先順位を
備えている。

周辺機器の制御装置は、典型点には、固定した割込み優
先順位を用いている。それは、プラグボード（ピンボー
ドとも呼ばれる）の形で制御装置中にプラグされるか、
又は電気回路の形に配線される。そのような制御装置に
おいて、周辺装置の接続の位置は優先順位を示し、内部
回路の接続はその各々の優先順位を示す。

米国特許第４１０３３３０号明細書は、優先順位割込み
エンコーダを有するデータ処理装置を示している。割込
みエンコーダは、Ｉ／Ｏ制御装置から割込み又は起動要
求を受取る。このエンコーダは、割込み要求を４ビット
のデータにエンコードし、これはさらに、現タスク・レ
ジスタに与えられる。このデータは、現在の最高の優先
順位の未解決の要求を示す。そのような優先順位は、エ
ンコーダの電気回路によって固定されている。より柔軟
で且つ効率的な割込みの評価及び処理を提供する事が望
ましい。

米国特許第３５９９１６２号明細書は、複数の割込みテ
ーブルを有する割込み処理装置を示している。各テーブ
ルは、全て同一の優先順位を有している複数の受取った
割込み要求を記憶する事ができ、各テーブルは異なった
優先順位の割込みを記憶している。明らかに、任意の与
えられたテーブルにおいて、割込み要求はＦＩＦＯ方式
で処理される。従って、テーブル内のＦＩＦＯ選択は、
同一の優先順位を有する割込み要求の間の同格性を破る
機能(tie breaking function)である。

米国特許第４３３８６６２号明細書は、マイクロ命令の
割込み制御を示している。ここで、割込みを受けるマイ
クロ命令は、それらの優先順位に従ってスタック中に記
憶されている。割込まれたマイクロ命令の実行は、割込
みを行なったマイクロ命令が終了すると再開される。こ
の方式も、固定した優先順位を使用いているようであ
る。

米国特許第４６３６９４４号明細書は、多レベル優先順
位マイクロ割込み制御装置を示している。割込みレベル
の各々に関して１つの割込み信号だけが１時に活動状態
になれる。より高い優先順位の割込みが起きると、制御
装置は、割込みが終了した時に、割込まれた命令が再開
できるように、現在割込まれた命令をスタックする。

米国特許第４３５８８２９号明細書は、動的ランク順序
付けスジュールリング機構を示している。この機構は、
要素のランクによって決定された位置のリスト中に要素
を挿入する事を可能にし、且つリストのトップからのみ
要素の削除を可能にする。この構成は、リスト中の要素
の優先順位の動的なエージングを提供する。

Ｃ．発明が解決しようとする課題 上述の文献のいずれも、実行中のコンテキストに基ずい
た柔軟性に富み且つ効率のよい割込み手続き又は装置を
提案していない。これは、実行中であろうとなかろう
と、任意の活動状態のコンテキストを休止させ、且つ同
じ割込み優先順位を有するコンテキストに関する任意の
割込みの間で同格性を破る事を可能にする。

本発明の目的は、プログラム命令の実行が、現在実行中
のコンテキストの優先順位も又現在実行中でないどの活
動状態のコンテキストの優先順位も知る必要がない割込
み制御を提供する事である。

本発明の他の目的は、コンテキストの同一性ではなくコ
ンテキストの状態によって割込みの優先順位を変えるこ
とを可能にする事である。

本発明の他の目的は、指示された最高の優先順位の割込
みコンテキストに従って、割込み制御装置が、プログラ
ム式プロセッサを管理する事を、可能にする事である。

Ｄ．課題を解決するための手段 本発明によれば、割込み信号は、プログラム式プロセッ
サが割込まれるか否かを決定するために解析される。計
算機は、プログラム式プロセッサに関して複数の動作コ
ンテキストを確立し、そのコンテキストの各々に関して
割込みの主優先順位及び２次優先順位を確立する。

１以上の割込み信号を記憶する手段が設けられる。それ
らの割込み信号は、各々、記憶された割込み信号に対応
するコンテキストに命令実行を変更するためのプロセッ
サ動作の割込みに関する要求を示す。また計算機は、プ
ログラム式プロセッサが現在命令を実行しても又してい
なくてもよい全ての活動状態のコンテキストを示す情
報、及びプログラム式プロセッサが命令を実行している
現行のコンテキストを示す情報を維持している。プログ
ラム式プロセッサの動作の所定のサイクルの間、主優先
順位及び２次優先順位を確かめる事を含めて、活動状態
のコンテキストの全てと記憶された割込み信号とが互に
比較され、最高と優先順位の活動状態コンテキスト又は
割込み信号が示される。上記示された最高の優先順位の
活動状態のコンテキスト又は割込み信号を主優先順位と
２次優先順位の両者において現行のコンテキストと比較
し、上記示された最高の優先順位の活動状態のコンテキ
スト又は割込み信号が現行のコンテキストの優先順位よ
りも高い時にプログラム式処理装置に割込みを行なう。

Ｅ．実施例 周辺制御装置等のプログラム式計算機において、プログ
ラムされた動作はいくつかの動作コンテキストの１つに
おいて実行される。各コンテキストは対応する割込み信
号により開始される。活動化されたコンテキストは、プ
ログラム実行により休止されるまで活動状態に留まる。
活動状態のコンテキストの１つは全ての命令実行が現在
起きている現行コンテキストである。プログラム式計算
機の各サイクルにおいて、全ての活動状態のコンテキス
ト及び受取られ記憶されている割込み信号が、互に、比
較され、最高の優先順位のコンテキストが見出される。
そのような最高の優先順位のコンテキストは現行のコン
テキストの優先順位と比較され、プログラム式計算機が
現行コンテキストを変更すべきが否かが判定される。

添付図面において、種々の図の中で同じ数字は同様の部
品及び構造的特徴を示している。第１図は、単一の半導
体チップ１０の形に集積化された、周辺制御装置（図示
せず）の一部であるプログラムされたプロセッサ・シス
テムを示す。このシステムは、任意の通常の設計のマイ
クロプロセッサ回路より成るチップ・プロセッサを含ん
でいる。命令記憶装置１２はチップ外にあり、実行すべ
き命令を取り出すためにプロセッサ１１アクセス可能で
ある。チップ１０中と１組の記憶レジスタ１３(これは
ＲＡＭでもよい)がチップ内バス１４を経由してチップ
・プロセッサ１１に接続される。バス１４は、通常の複
数の電気導体であって、一部の導体はデータ信号を伝
え、他の導体はタグ又は制御信号を伝える。そのような
構成は、２つのバス、データ・バス及び制御バスと考え
る事もできる。レジスタ１３はプロセッサ１１に関する
ローカル記憶として働く。レジスタ１３にはプログラム
保存領域１５が含まれている。これはプログラムステー
タスワード(ＰＳＷ)のスワップに関して後述する。複数
のバス・アダプタ１６が、チップ内バス１４を、同じ回
路ボード(図示せず)）上の複数の他の機能チップに_（そ
のようなチップ(図示せず)は、各バス・アダプタ１６を
他の機能チップに動作可能に接続し、それらはホスト・
プロセッサのチャネル、周辺装置等に接続される)、又
は他の回路ボード(図示せず)に、又は他の装置(図示せ
ず)に動作可能に接続する。割込み回路１８は、チップ
・プロセッサ１１と通信しその動作に割込みを行なうた
めにチップ内バス１４に接続される。割込み回路１８は
多様なプログラム実行割込み信号を受取る。最高の優先
順位の割込み(これは図示の実施例では固定されてい
る。)は、パワー・リセットが生じた事を示す外部源(図
示せず)から外部チップ接続２０を経由して受取られる
パワー・オン・リセット(ＰＯＲ)である。固定した最高
優先順位の他の外部割込みは、外部チップ接続２１を経
由して受取られるトラップ信号である。これらの２つの
型の割込みに対するチップ・プロセッサ１１の応答は公
知である。１組の外部割込み入力チップ接続２２、他の
チップ、例えば上述のようなチップであってデータ・バ
ス１７の１つ以上に接続され上記バスを介してチップ１
０上のプロセッサ・システムが通信を行なうようなチッ
プに接続している。１組のチップ内部割込みで入力２３
も回路１８に入っている。本発明は、上記の割込み信号
の全ての取扱い及びチップ・プロセッサ１１が命令のス
トリームを実行するコンテキストの管理に関する。

第２図は、割込み回路１８を単純化して示したものであ
る。ハードウェア割込レジスタ３０は、第１のランクで
(図示せず)割込み要求信号を非同期的に受取る２重ラン
ク・レジスタである。レジスタ３０は、その信号内容を
１割込み評価サイクル、即ち計算機動作の約１サイクル
の間保持するフェーズ・ホールド・レジスタである。レ
ジスタ３０に入力される割込み信号は、割込みが認めら
れるまで活動状態に留まっても又割込みが認められるま
で各マシン・サイクル毎に再発行されてもよい。チップ
・プロセッサ１１のサイクルがサイクルの開始点から所
定の経過時間に達すると、その度にレジスタ３０の第１
ランクの要求信号(図示せず)がその第２ランク(図示せ
ず)に転送される。後で述べる回路は、第２ランクのレ
ジスタ３０を効率的に走査し、受取った割込み要求を読
取る。レジスタ３０には、各コンテキストに対応する１
つのビット位置が存在している。

チップ・プロセッサ１１は、複数の可能なコンテキスト
のうち１つだけのコンテキストで実行する。コンテキス
トの各々は、割込み回路１８の管理と制御の下で、準備
されチップ・プロセッサ１１に入れられる。後述するよ
うに、プログラム又はソフトウェア手段により割込みの
優先順位がセットされる。コンテキスト実行中のそのよ
うな設定はコンテキストの現在の状態を反映している。
即ち、設計者は、設計に従って割込み優先順位を変更す
る本発明以外にプログラミング又はソフトウェアによる
制御を組込む事もできる。第２図は、この柔軟性を可能
にする装置及びシステムを示している。また、チップ・
プロセッサ１１の実行プログラムは、どのコンテキスト
をそれが実行しているか又はどれぐらいの数の又はどの
コンテキストが活動状態か(依然作業は活動状態のコン
テキスト中で実行される)を知る必要はない。この制御
及び管理の全ては、チップ・プロセッサ１１のソフトウ
ェアの相互作用を最小限に保ちながら、割込み回路１８
によって実行される。活動状態コンテキスト・レジスタ
３１は、現在活動状態にあるコンテキスト全ての識別情
報を記憶する。そのような識別情報は、各コンテキスト
に対応するレジスタ中のビット位置であり、コンテキス
ト毎に１つのビットがある。セット・ビットは対応する
コンテキストが活動状態にある事を示し、一方リセット
・ビットは対応するコンテキストが活動状態にない即ち
休止状態をである事を示している。この記憶装置は、現
在実行中の活動状態のコンテキストを含み、そのような
実行中のコンテキストは、現行コンテキスト・レジスタ
３２中の対応ビットがセットされる事により識別され
る。チップ・プロセッサ１１はバス１４を介して、活動
状態コンテキスト・レジスタ３１の内容をセットし感知
する。一方、後述する回路が現行コンテキスト・レジス
タ３２をセットする。このレジスタはチップ・プロセッ
サ１１により感知され、書込まれる。後述の有効割込み
取扱い及び休止状態コンテキスト取扱いは、チップ・プ
ロセッサ１１が活動状態コンテキスト・レジスタ３１の
コンテキストを更新するようにチップ・プロセッサ１１
を含んでいる。この活動は、与えられたコンテキスト内
のプログラム実行が、どのコンテキストが活動状態かに
関する何らかの情報を必要とする意味しない。

チップ・プロセッサ１１の動作の各サイクル中の所定の
時点でチップ・プロセッサ１１からサイクル・クロック
信号が信号線３５を伝搬して、レジスタ３０を第２ラン
クにし、活動状態コンテキスト・レジスタ３１が１組の
論理ＯＲ回路３６を経由してそれらの各内容のコピーを
転送するようにさせる。そのような論理ＯＲ回路の各々
は、２つのレジスタの同じ位置のビット、即ち同じコン
テキストに論理的に関係するビット信号をマージし、マ
ージしたビット信号を、最高発見回路３７（以下ＦＨ回
路３７と呼ぶ）に渡す。ＦＨ回路３７は、マージされた
ビット信号を、後の処理のために適当なレジスタ(図示
せず)に保存する。そのような処理は、マージされたビ
ットの信号(活動状態のコンテキスト又は割込み要求)の
どれが最高を割込み優先順位を有しているかを識別す
る。最高優先順位の活動状態コンテキスト又は受信した
要求の識別に続いて、ＨＦ回路は、現行コンテキスト・
レジスタ３２の優先順位の識別の間の優先順位比較に関
する最高の優先順位をどのビット(どのコンテキスト)が
有しているかを回路３８に符号化させる。最初に、符号
化回路３８によりビットは、識別された最高の優先順位
に関するＰＳＷを記憶する保管領域１５アドレスを識別
するアドレス値に符号化される。比較回路３９はレジス
タ３２からバス４０を経由して現行コンテキストを示す
ビットを受取る。比較回路３２は、ビットを、現行コン
テキストに関する保管領域１５アドレスに符号化する。
コンテキストＰＳＷに関する保管領域１５アドレスは、
事前に定められた順序で配列されている。符号化回路３
８からのアドレスが現行コンテキスト・レジスタ３２か
ら受取ったアドレスと違っており、最高位の見出された
割込みが現行コンテキストの優先順位よりも高い優先順
位を有している事を、比較回路３９が見出す時、有効な
割込み信号が生成される。有効な割込み信号は信号線４
１を経由してチップ・プロセッサ１１に供給される。事
実上同時に、現行コンテキスト・レジスタ３２の内容が
ＡＮＤ回路４２を介して(最高優先順位発見に伴うコン
テキストへの有効割込み信号によりエネーブルされると
き)更新される。また代りに、チップ・プロセッサ１１
が、近々起きるＰＳＷのスワップを反映するように現行
コンテキスト・レジスタ３２の内容を更新してもよい。
また、２つのコンテキスト、即ち割込みを行なうコンテ
キストと割込まれるコンテキストとの間のＰＳＷスワッ
プをチップ・プロセッサ１１が行なう事を可能にするた
めに新しい保管領域１５のアドレスをアドレス・レジス
タ４４が受取る事が可能になる。この時点で、休止状態
のコンテキストを活性化する割込みの認知を反映するた
めに、活動状態コンテキスト・レジスタ３１が、チップ
・プロセッサ１１によりバス１４を介して更新される。
割込みコンテキスト(見出された最高の優先順位のコン
テキスト)に対応するレジスタ３０の第２ランク中のビ
ット位置は、フェーズ・ホールド時間の経過によりリセ
ットされる。

ＦＨ回路３７の動作は、レジスタ３０、３１から受取っ
たコンテキストの識別情報と、コンテキスト優先順位レ
ジスタ４５中に記憶された割当てられたコンテキスト優
先順位とを組合せる。好ましくは、(ＰＯＲ等の)システ
ムの初期化の間にチップ・プロセッサ１１がバス１４を
介してレジスタ４５にアクセスして、それを初期に及び
動的にコンテキストに対して優先順位を割当てるように
設定する。動的な割当ては、現在実行中のコンテキスト
の現在の状態を反映する。ある例では、現在実行中のコ
ンテキストは全てのコンテキストの優先順位を動的に変
更する事はないかもしれない。この時、コンテキスト優
先順位のあるものは、終了した又は割込みを受けた初期
に実行していたコンテキストの状態を依然として反映し
ているかもしれない。レジスタ４５の各々は、所定の数
のビット位置を有しており、１つのビット位置はコンテ
キストの各々に対応する。各レジスタのビット位置の数
が小さいほど、その位置はより高い優先順位を示してい
る。最低の数及び最高の数のビット位値はセット可能で
ある。そのような位置は各々トラップ及びバックグラウ
ンド処理のために予約されている。ＰＯＲの間に、レジ
スタ内容はクリアされ、チップ・プロセッサ１１は再び
初期に割当てらていれた優先順位を確立しなければなら
ない。各レシスタ４５に中にセットされいる最低の数の
ビットは、対応するコンテンキストに関する優先順位を
示す。もしどのレジスタにもビットがセットされていな
ければ、そのコンテキストは優先順位が割当てられてい
ない。即ちそのようなコンテキストと協同する外部装置
が取り付けられていないか又は何らかの理由でコンテキ
ストによる割込みが禁止されているか若しくはマスクさ
れている場合、レジスタ４５の各々を消去又はセットし
ない事は実効的にそのコンテキストに関する割込みをマ
スクする。コンテキスト優先順位レジスタの種々のもの
において、ビット位置のうちあるものはそのようなコン
テキトに割当てる事が許されなかもしれない。この制御
はある優先順位をコンテキストからマスクする。そのよ
うな選択は設計の選択の問題である。

活動状態コンテキスの各々に関するＦＨ回路３７、及び
論理ＯＲ回路３６を介して受取られ記憶された割込み要
求は、コンテキストに割当てられら優先順位を確認する
ためにコンテキスト優先順位レジスタ４５の各々にアク
セスする。レジスタ４５の走査により、最高の割当てら
れた優先順位を有する評価中のどのコンテキストがＦＨ
回路３７をネーブルして上述の信号を符号化回路３８に
出力させるかが明らかになる。ＦＨ回路３７内で優先順
位走査を評価するためにいつくかの設定及び手続きを用
いることができる。第６図の計算機動作のチャートはＦ
Ｈ回路３７の論理設計を示している。

チップ・プロセッサ１１と割込み処理とのソフトウェア
相互作用は、第３図に非常に単純化した形で示されてい
る。信号線４１上の有効な割込み信号に応答して、チッ
プ・プロセッサ１１はステップ５０で、次のマシン・サ
イクル(ステップ５１の)におけるＰＳＷスワップの準備
のためにレジスタ４４を読取る。ステップ５１では、命
令記憶装置１２から命令は取り出されない。ステップ５
１に続いて、割込み処理の第２のマシン・サイクルで、
チップ・プロセッサ１１は割込みコンテキストの中で動
作する。チップ・プロセッサ１１が、与えられたコンテ
キストに関する処理を完了するとそのコンテキストはス
テップ５２で休止される。このステップ中に、チップ・
プロセッサ１１は信号線４７を介して休止信号を割込み
回路１８に供給し、現行コンテキスト・レジスタ３２を
バックグラウンド処理にセットし、活動状態コンテキス
ト・レジスタ３１中の関連活動ビットをリセットする。
この時、回路１８の動作のサイクル中に現在の最高優先
順位の活動状態コンテキスト又は受取った割込み要求が
上述のように割込みコンテキストになることができる。
信号線４７は、現行コンテキスト・レジスタ３２をクリ
アするための休止信号を伝達する。信号線４８は、活動
状態コンテキスト・レジスタ３１中の関連ビットをリセ
ットする事を表わす。言い換えると、チップ・プロセッ
サ１１中で実行しているソフトウェアは単にコンテキス
トの休止を開始するたけである。

ＦＨ回路３７の一般的な動作は第４図に示されている。
ステップ６０はレジスタ３０による割込み要求の非同期
的な受理を表わす。最初のマシン・サイクル６１におい
て、ソフトウェアのマシン・ステップ５０と一致する時
間に回路１８は次に述べるマシン・ステップを実行す
る。ステップ６２で回路１８は、割込みレジスタ３０及
び活動状態コンテキスト・レジスタ３１からの入力信号
として論理ＯＲ回路３６の出力を受取る。ステップ６３
で、回路１８は、受取った入力信号により表わされるコ
ンテキスト(もしあれば)のどれが最高の割当てられた優
先順位を有しているか見出す。次に、判定ステップ６４
で(比較回路３９の動作に対応)、ステップ６３で判定さ
れた最高の割当てられた優先順位が現在実行中のコンテ
キストの優先順位レベルよりも高いかどうかが判定され
る。もし現在の優先順位レベルが、見出された優先順位
レベルよりも高いか又は等しい場合はライン６５に示す
ように何の動作も行なわれない。即ち、有効割込み信号
は発生しない。現在のコンテキストと優先順位が、見出
された優先順位よりも高いか又は等しいという事がない
場合は、マシン・ステップ６６で、レジスタ３０の第２
ランクのビット位置がリセットされ、新しいコンテンキ
ストを準備するために有効割込み信号が信号線４１を経
由して供給される。次に、その結果として起きるマシン
・サイクル６７中に、チップ・プロセッサはステップ５
２でＰＳＷスワップを実行する。

第５図はコンテキストの休止を、単純化した形で、説明
するチャートである。マシン・ステップ７０で、チップ
・プロセッサはコンテキストを終了するか否かを決定す
る。このコンテキストは、通常、レジスタ３２に示され
る現在実行中のコンテキストであり、それに対して何の
制限も意図されていない。ステップ７０から延びている
のは、信号線４７上の休止信号を表わすラインである。
次のマシン・ステップ７１で、信号線４７の休止信号は
現行コンテキスト・レジスタ３２をリセットする。マシ
ン・ステップ７３で、活動状態コンテキスト・レジスタ
３１中の対応する活動状態ビットが、信号線４７を伝搬
する休止信号によりリセットされる(第２図の信号線４
８参照)。プロセッサ１１は、バス１４を介して活動状
態ビットをリセットできる。マシン・ステップ７４で、
プロセッサ１１はバックグラウンドの(最低の優先順位
レベルの)コンテキスト中にある。次に、マシン・ステ
ップ７５で、再び割込み回路１８が、上述のように最高
の優先順位の活動状態のコンテキスト又は割込みを見出
す。電子回路を用いてセッティングを行なわなくても、
プロセッサ１１がＰＳＷスワップ・ステップ７５２の間
にレジスタ３２をセットできる事に留意されたい。また
プロセッサ１１は、マシン・ステップ７０中に現行コン
テキスト・レジスタ３２をバックグラウンド・レベル
(最低の優先順位)にセットできるが、回路１８により現
行コンテキスト・レジスタ３２をセットする動作が行な
われる前に、そのような活動からプロセッサ１１を解放
する事が好ましい。

ＦＨ回路３７の動作を第６図を参照しながら説明する。
動作は、ライン８０に示すように開始される。読取りス
テップ８１は論理ＯＲ回路３６の出力を捉える。優先順
位との割込み／コンテキストの照合のステップ８２で、
動作の最初のパスでＰＯＲトラップ・ビットが調べられ
る。もしそれがセットされていれば、動作は経路８３に
従って、符号化回路３８及び他の回路を上述のように動
作させるように活動化する事により有効な割込み信号を
準備する。もしＰＯＲトラップがセットされていなけれ
ば、ＦＨ回路３７のホールディング・レジスタ(図示せ
ず)の次のビット位置が調べられる。もしセットされて
いれば、対応するレジスタ４５が、割当てられた優先順
位レベルを得るために調べられる。ステップ８４では、
判明した優先順位レベルが、この動作サイクルでかつて
調べられた優先順位のうち最高のレベルを記憶するため
に使われる１バイト・レジスタ(図示せず)の内容と比較
される。最初のパスの間、バイト・レジスタの内容はバ
ックグラウンド処理を表わす最高の数である。それは現
在のコンテキストの優先順位にセットされる事もありう
る。比較回路３９は、もし見出された最高の優先順位が
現在の優先順位レベルよりも大きい場合に有効割込み信
号を供給するだけである。何らかの事象において、もし
ステップ８４での比較により、調べられているコンテキ
ストの優先順位が１バイト・レジスタ中の優先順位より
も低い事が判明すると、後述のハウスキーピング動作が
起きる。比較ステップ８４により、調べられているコン
テキストの優先順位が１バイト・レジスタの内容よりも
高い事が判明すると、ステップ８６で、調べられている
コンテキストの優先順位とコンテキスト識別情報が、１
バイト・レジスタに記憶される。もし比較ステップ８４
で、比較された優先順位が等しければ、ステップ８７で
コンテキスト・レジスタ４５(コンテキスト番号、優先
順位ではない)のアドレスと１バイト・レジスタ中で識
別されたコンテキストに関するコンテキスト・レジスタ
４５アドレスが比較される。平衡を破る動作として、最
低のレジスタ４５アドレス(最低のコンテキスト番号)を
有するコンテキストが、最高の優先順位を持つように判
定される。優先順位の、固定された第２レベルの評価は
複数のコンテキストが同様の優先順位レベルを割当てら
れる事を可能にする。評価されるコンテキストのアドレ
スが高れければ、後述のハウスキーピング動作が起き
る。さもなければ、評価されるコンテキストのアドレス
がより低ければ(より高い優先順位)、そのアドレス及び
優先順位レベルはステップ８８で１バイト・レジスタに
記憶される。ハウスキーピング動作は、ステップ８４、
８６、８７又は８８のどれかから開始する。ステップ９
０で、レジスタ３０、３１から受取ってさらに別のコン
テキスト／要求を調べなければならないかどうかが判定
される。もしなければ、動作は、ライン９１を経てステ
ップ６４に進む。ステップ９２で識別される、入力信号
からの次のビットはステップ８１で得られ、ＦＨ回路３
７によって受取られたセット・ビットの全てが調べられ
るまで、動作のループが反復される。次に、見出された
最高優先順位に関する情報がＦＨ回路３７により符号化
回路３８に転送される。

Ｆ．発明の効果 本発明の割込み処理方式によれば、Ｉ／Ｏ制御装置中の
マイクロコードの実行に関する負荷が軽減される。

【図面の簡単な説明】

第１図は、周辺制御装置中で使用するための、単一の半
導体チップに組込まれる、プログラム式処理装置の単純
化したブロック図、 第２図は、第１図のプログラム式処理装置で使用される
コンテキスト及び割込み制御装置を示す図、 第３図は、有効な割込み及びプログラムにより開始され
るコンテキスト休止に対する応答を示す単純化された流
れ図、 第４図は、第２図に示す装置の動作を示す単純化した機
械動作の図、 第５図は、第２図に示した装置を用いた時のコンテキス
ト休止を示す単純化した機械動作の図、 第６図は、第２図に示した装置による割込み信号に関す
るコンテキスト又は最高の優先順位の活動状態コンテキ
ストを見出す事を説明する単純化した機械動作の図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステイブン・グーズ・ラングイング アメリカ合衆国カリフオルニア州サン・ホ セ、ソーントリー・ドライブ5966番地

Claims (1)

【特許請求の範囲】
1. 【請求項１】プログラム式処理装置への割込みを処理す
   る装置であって、 割込み要求信号を記憶する割込み手段と、 上記プログラム式処理装置に関して現在活動状態にある
   全てのコンテキストを示す情報を記憶する活動状態コン
   テキスト手段と、 上記プログラム式処理装置が実行しているプログラム命
   令のストリームの現行のコンテキストに関する情報を記
   憶する現行コンテキスト手段と、 コンテキストの優先順位に関する情報を記憶する優先順
   位手段と、 事前に定められた順序で配列された、それぞれのコンテ
   キストのプログラムステータスワード（ＰＳＷ）を有す
   る保管手段と、 上記割込み手段及び活動状態コンテキスト手段に接続さ
   れ、その各々に記憶されているコンテキストに関する情
   報を受取り、かつ上記優先順位手段に接続され、該各コ
   ンテキストの優先順位を受取って、それらの中から最高
   の優先順位を有するコンテキストを発見する発見手段
   と、 上記発見手段によって示される最高の優先順位を有する
   コンテキストの上記保管手段における配列位置を与える
   符号化手段と、 上記符号化手段及び上記現行コンテキスト手段に接続さ
   れ、上記発見手段により示されるコンテキストの優先順
   位が現行コンテキストと同じときに、上記発見手段によ
   り示される最高の優先順位のコンテキストのＰＳＷの上
   記保管手段における位置が、現行コンテキストのＰＳＷ
   よりも優先されるべき位置にある場合に、有効割込み信
   号を生成する割込み有効化手段と、 上記割込み有効化手段に接続され、上記有効割込み指示
   信号に応答して、上記プログラム式処理装置に割込みを
   行う手段と、 を有することを特徴とする割込み処理装置。