JPS58115552A - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPS58115552A JPS58115552A JP21550381A JP21550381A JPS58115552A JP S58115552 A JPS58115552 A JP S58115552A JP 21550381 A JP21550381 A JP 21550381A JP 21550381 A JP21550381 A JP 21550381A JP S58115552 A JPS58115552 A JP S58115552A
- Authority
- JP
- Japan
- Prior art keywords
- level
- interrupt
- processing
- levels
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(11発明の技術分野
本発明は、データ処理装置(−おいて、割込み受付は可
能な動作レベルを一時的Cユ変更可能にした割込み制御
方式(二関する。
能な動作レベルを一時的Cユ変更可能にした割込み制御
方式(二関する。
(2) 技術の背景
本発明は、複数個の動作レベルを持ち、その動作レベル
が割込み要求(二関して優先順位づけられている処理装
Wを対象とTるものである。即ち、n+1個の動作レベ
ル(nは1以上の自然数)PLO。
が割込み要求(二関して優先順位づけられている処理装
Wを対象とTるものである。即ち、n+1個の動作レベ
ル(nは1以上の自然数)PLO。
PLl、・・・PLiが存在し、がっこれら(一対して
、PL1カPL (i +1 ) 、J、 iJ f先
1fがi% イ(1=0.1、−。
、PL1カPL (i +1 ) 、J、 iJ f先
1fがi% イ(1=0.1、−。
n)ようi:優先順位がつけられている時(以後これを
、PLi > PL(1+1 )と記述する)、任意の
動作レベルPLiへの割込み要求IR1を受けた場合に
、この割込みを受けっけ、処理し得る様な処理装置番−
関連している。
、PLi > PL(1+1 )と記述する)、任意の
動作レベルPLiへの割込み要求IR1を受けた場合に
、この割込みを受けっけ、処理し得る様な処理装置番−
関連している。
データ処理装置の中央処理装置(CPU)は、複数個の
外部装置から任意のタイミングで出される処理依頼の割
込み要求を、ある一定の優先+m位づけを行なって、優
先度の高いものがら受は付けていくことが、通常行なわ
れている。また、2つの割込み要求工R1と工Rjが同
時(二発生したとき、1ンjのときには工Rjを、1〈
jのときCユは工R1を受けつけ、さら(ユ、現動作レ
ベルなPLkとTるとさ、k≦!となる割込み賛求工R
1(一対してはこれを受けっけないようCユすることも
、普通に行なわれている。即ち、現動作レベルより優先
度の高いレベルへの−U込み要求のみが、受は付けられ
るものである。
外部装置から任意のタイミングで出される処理依頼の割
込み要求を、ある一定の優先+m位づけを行なって、優
先度の高いものがら受は付けていくことが、通常行なわ
れている。また、2つの割込み要求工R1と工Rjが同
時(二発生したとき、1ンjのときには工Rjを、1〈
jのときCユは工R1を受けつけ、さら(ユ、現動作レ
ベルなPLkとTるとさ、k≦!となる割込み賛求工R
1(一対してはこれを受けっけないようCユすることも
、普通に行なわれている。即ち、現動作レベルより優先
度の高いレベルへの−U込み要求のみが、受は付けられ
るものである。
従来のデータ処理装置≦ユおける、上述した割込み機能
の冥現方法は、大きく2つ(−分けることができる。
の冥現方法は、大きく2つ(−分けることができる。
その第1の方法は、現在実行中の動作レベルよりも扁い
梗先臘位のレベルへ割込み要求があると、これを受は付
け、割込まれたレベルにおける処理装置のmsな資源、
即ちプログラム・カウンタ、ワーク・レジスタ、制御レ
ジスタ等の保持しているデータを、記憶装置のある定ま
った領域へ退避し、割込んだ尚い優先順位のレベルの処
理の終了後、これらを元の場所に再配置し、中断した処
理を続行するものである。
梗先臘位のレベルへ割込み要求があると、これを受は付
け、割込まれたレベルにおける処理装置のmsな資源、
即ちプログラム・カウンタ、ワーク・レジスタ、制御レ
ジスタ等の保持しているデータを、記憶装置のある定ま
った領域へ退避し、割込んだ尚い優先順位のレベルの処
理の終了後、これらを元の場所に再配置し、中断した処
理を続行するものである。
また第2の方法は、存在する複数個の動作レベル(二つ
いて、これの各々(二上g己働、要な資源が儂えられて
おり、受は付けた割込み要求Cユ対応したレベルの資源
を能動化させることCユより、動作レベルの変更を行な
うものである。弔2の方法l二おいては、資源な冗長的
(二持つことにより、第1の方法の様に、記憶装置への
資源の退避、再配置といった手数が不必敷(二なり、処
理時間の短縮かはがられる。また、誤まった退避、再配
置動作による処理装置の暴走あるいはプログラム資源の
破壊といったことを、未然C二防ぐことができる。本発
明は、特l二この第2の方法をとる処理装置l二関連し
゛ている。
いて、これの各々(二上g己働、要な資源が儂えられて
おり、受は付けた割込み要求Cユ対応したレベルの資源
を能動化させることCユより、動作レベルの変更を行な
うものである。弔2の方法l二おいては、資源な冗長的
(二持つことにより、第1の方法の様に、記憶装置への
資源の退避、再配置といった手数が不必敷(二なり、処
理時間の短縮かはがられる。また、誤まった退避、再配
置動作による処理装置の暴走あるいはプログラム資源の
破壊といったことを、未然C二防ぐことができる。本発
明は、特l二この第2の方法をとる処理装置l二関連し
゛ている。
(3)従来技術と問題点
優先順位づけられた複数個の動作レベルを持つ処理装置
において、外部装置等からの割込み要求が、従来、どの
様に処理されたがを説明する。現在実行中の動作レベル
(一対して、より高い優先)−位を持つ動作レベルへの
割込み要求が出された場合、これを受は付けられて、割
込まれた動作レベルの処理は中断し、高い動作レベルの
処理が開始される。もし割込み要求が現在実行中の動作
レベル(二対して、より低いかあるいは等しい時C−は
、割込み要求は受は付けられず、現在実行中の処理が継
続される。丁なわち、同等の場合を含め、より低いレベ
ルへの割込み要求は、マスクさねてしまう。
において、外部装置等からの割込み要求が、従来、どの
様に処理されたがを説明する。現在実行中の動作レベル
(一対して、より高い優先)−位を持つ動作レベルへの
割込み要求が出された場合、これを受は付けられて、割
込まれた動作レベルの処理は中断し、高い動作レベルの
処理が開始される。もし割込み要求が現在実行中の動作
レベル(二対して、より低いかあるいは等しい時C−は
、割込み要求は受は付けられず、現在実行中の処理が継
続される。丁なわち、同等の場合を含め、より低いレベ
ルへの割込み要求は、マスクさねてしまう。
複数個の動作レベルを持つ処理装置(二おいて、一定の
優先順位づけをおこない、上述の様な割込み要求制御を
行なう本来の目的は、より緊急度の高い処理を、優先的
(二実行しようということであった。例えは、1秒間に
500文字を読み込める装置Aと、1秒間C二5000
0文字を読み込める装置Bの双方が処理装置に接続され
ている場合(−1Bの方が100倍速度が速いので、こ
れを優先的(二処理しないと装置がオーバランをおこし
、正しい読み込みができなくなることが生じる。このた
め、装輪″Bからの割込み要求信号は、装置ムのそれよ
りも高い動作レベルへ割込む様に設定されている。
優先順位づけをおこない、上述の様な割込み要求制御を
行なう本来の目的は、より緊急度の高い処理を、優先的
(二実行しようということであった。例えは、1秒間に
500文字を読み込める装置Aと、1秒間C二5000
0文字を読み込める装置Bの双方が処理装置に接続され
ている場合(−1Bの方が100倍速度が速いので、こ
れを優先的(二処理しないと装置がオーバランをおこし
、正しい読み込みができなくなることが生じる。このた
め、装輪″Bからの割込み要求信号は、装置ムのそれよ
りも高い動作レベルへ割込む様に設定されている。
ところで、従来この椋なfitがら出される割込み要求
信号は、割込みたい動作レベルが固定されていた。Tな
わち、どの動作レベルC−割込むかは、信号線の接続C
二より決定され、これを動的(二f更することはできな
がった。このために、場合C二よっては不都合が生ずる
ことがあった。丁なゎち、前述の装置Bjユおいては、
データの転送時(二は高速に二処理が必要なためl二、
優先11位の高い動作レベルへの割込み要求が出される
べきであるが、転送終了後の終結処理は、特(二緊急な
景する処理ではなく、装赦ムのデータ転送処理の方がよ
り高い緊急度を要する場合もある。この時には装置ムの
割込みの方を優先順位を上げて受けつける万が、より効
率的であるといえる。
信号は、割込みたい動作レベルが固定されていた。Tな
わち、どの動作レベルC−割込むかは、信号線の接続C
二より決定され、これを動的(二f更することはできな
がった。このために、場合C二よっては不都合が生ずる
ことがあった。丁なゎち、前述の装置Bjユおいては、
データの転送時(二は高速に二処理が必要なためl二、
優先11位の高い動作レベルへの割込み要求が出される
べきであるが、転送終了後の終結処理は、特(二緊急な
景する処理ではなく、装赦ムのデータ転送処理の方がよ
り高い緊急度を要する場合もある。この時には装置ムの
割込みの方を優先順位を上げて受けつける万が、より効
率的であるといえる。
先行する技術のめるもの(−おいては、これを実現する
ためC二、現在実行中の動作レベルより低いレベルとの
通信を可能(二する装置を付加して、資源な丁べて移し
変え、低いレベルで実行なするという方法がある。しか
しこれ(−よると、異なったレベル間の通信手段が必要
であり、また低いレベルへ移行する時(二、そのレベル
が実行中断の状態であった場合、そのレベルでの資源を
丁べて退避、栴装置しなければならず、効率が恐いとい
う問題があった。
ためC二、現在実行中の動作レベルより低いレベルとの
通信を可能(二する装置を付加して、資源な丁べて移し
変え、低いレベルで実行なするという方法がある。しか
しこれ(−よると、異なったレベル間の通信手段が必要
であり、また低いレベルへ移行する時(二、そのレベル
が実行中断の状態であった場合、そのレベルでの資源を
丁べて退避、栴装置しなければならず、効率が恐いとい
う問題があった。
(4) 発明の目的
本発明の目的は、上記欠点を解決テるため、優先順位づ
けされた複数個の動作レベルへの割込み要求(二対して
、優先順位からの解放という手段C二より、暫時的C−
優先順位を変更することを可能にすることである。
けされた複数個の動作レベルへの割込み要求(二対して
、優先順位からの解放という手段C二より、暫時的C−
優先順位を変更することを可能にすることである。
本発明の他の目的は、複数個の動作レベルの優先+wi
位づけを動的−二可変(ユすること(−よって、単一時
間内での割込み要求に対する処理を、効率よく行うこと
薔二ある。
位づけを動的−二可変(ユすること(−よって、単一時
間内での割込み要求に対する処理を、効率よく行うこと
薔二ある。
本発明の他の目的は、資源の変更なく優先順位づけを質
えることC二よって、処理の柔軟性を増丁こと6二ある
。
えることC二よって、処理の柔軟性を増丁こと6二ある
。
(5) 発明の構成
本発明は、割込み制御中(−優先)@位の一時的笈吏を
可能(二する手段を設けること(二より上記目的を連成
するもので、そのため、発明の構成として、′DL数個
の動作レベルをもち、独立してプログラムの実行が可能
な様Cニブログラム・カウンタ、レーク・レジスタ、制
御レジスタ等の質Wをその各々の)JllI作レベル幅
一ついて有して、該谷動作レベルは割込み着京(二対し
て優先順位づけされているデータ処理装置Cユおいて、 現在天行中のiffレベルとそのレベル以下の割込みを
禁止することを表示する手段と、前記表示手段の内容を
変更することC−より実行中の動作レベルより低いレベ
ルの割込みを可能C−する手段と、処理優先順位がはじ
め(二つけられたllla位よりも低い状][1−ある
ことを表示する手段と、割込み要求があった場合(二、
受は付は可能か否かを判定する手段と、前記はいレベ゛
ルの割込み要求ご二より、処理の1dffレベルが移行
した場合(二、中断された処理を再開するための悄@を
格納する装置とを備えたことを特徴とTるものである。
可能(二する手段を設けること(二より上記目的を連成
するもので、そのため、発明の構成として、′DL数個
の動作レベルをもち、独立してプログラムの実行が可能
な様Cニブログラム・カウンタ、レーク・レジスタ、制
御レジスタ等の質Wをその各々の)JllI作レベル幅
一ついて有して、該谷動作レベルは割込み着京(二対し
て優先順位づけされているデータ処理装置Cユおいて、 現在天行中のiffレベルとそのレベル以下の割込みを
禁止することを表示する手段と、前記表示手段の内容を
変更することC−より実行中の動作レベルより低いレベ
ルの割込みを可能C−する手段と、処理優先順位がはじ
め(二つけられたllla位よりも低い状][1−ある
ことを表示する手段と、割込み要求があった場合(二、
受は付は可能か否かを判定する手段と、前記はいレベ゛
ルの割込み要求ご二より、処理の1dffレベルが移行
した場合(二、中断された処理を再開するための悄@を
格納する装置とを備えたことを特徴とTるものである。
(6)発明の実施例
以下艦−1冥施例を肉面(二より説明する。第1図は、
本発明を実施したデータ処理装置の概要を示す図である
。ここでは、複数個の動作レベルを、5レベルとして、
説明する。
本発明を実施したデータ処理装置の概要を示す図である
。ここでは、複数個の動作レベルを、5レベルとして、
説明する。
同図Cおいて、1は記憶装置、2は演算処理装置(AL
U )および制御回路を含むALU制御回路、30乃至
34動作レベルO乃至4(一対応するワーク・レジスタ
、4はカレント制御レジスタ、40乃至44は動作レベ
ル0乃至4(一対応する制御レジスタ、5はカレント・
プログラム・カウンタ、50乃至54は動作レベルO乃
至4I一対応するプログラム・カウンタ、7は割込み制
御レジスタ、8は動作レベル優先順位制御回路、90乃
至94は動作レベルO乃至4じ対応する割込み安求信号
勝、をそれぞれ示す。
U )および制御回路を含むALU制御回路、30乃至
34動作レベルO乃至4(一対応するワーク・レジスタ
、4はカレント制御レジスタ、40乃至44は動作レベ
ル0乃至4(一対応する制御レジスタ、5はカレント・
プログラム・カウンタ、50乃至54は動作レベルO乃
至4I一対応するプログラム・カウンタ、7は割込み制
御レジスタ、8は動作レベル優先順位制御回路、90乃
至94は動作レベルO乃至4じ対応する割込み安求信号
勝、をそれぞれ示す。
動作(−おいて、演算処理装置(ALU)および制御回
路からなるALU 1llJ御回路2は、記憶装置1(
二存在するプログラムをとり出して来て、実行する。
路からなるALU 1llJ御回路2は、記憶装置1(
二存在するプログラムをとり出して来て、実行する。
とり出丁べきプログラムの記憶装−゛1上でのアドレス
は、カレント・プログラム・カウンタ5(二より示され
ている。演算結果等浜よるALU制御回路2および他の
回路の状態は、カレント制御レジスタ4(二格納され、
処理装置の現在の状態がどのよう(−なっているかを示
す。演算は、谷レベル(−独立して存在するワーク・レ
ジスタ30.31.32゜33.34を用いて行なわれ
る。丁なわち、動作レベルが3である時は、レベル3の
ワーク・レジスタ33を用いる。外部装置からの割込み
要求信号は、信号線90,91,92,93.94を介
して伝えられる。これらの信号線は、順C−、レベル0
、レベル1、レベル2、レベル3、レベル4の動作レベ
ルC二対するものである。
は、カレント・プログラム・カウンタ5(二より示され
ている。演算結果等浜よるALU制御回路2および他の
回路の状態は、カレント制御レジスタ4(二格納され、
処理装置の現在の状態がどのよう(−なっているかを示
す。演算は、谷レベル(−独立して存在するワーク・レ
ジスタ30.31.32゜33.34を用いて行なわれ
る。丁なわち、動作レベルが3である時は、レベル3の
ワーク・レジスタ33を用いる。外部装置からの割込み
要求信号は、信号線90,91,92,93.94を介
して伝えられる。これらの信号線は、順C−、レベル0
、レベル1、レベル2、レベル3、レベル4の動作レベ
ルC二対するものである。
割込みが受は付けられると、割込んだレベルのプログラ
ム・カウンタ(50,51,52,53,54)のどれ
か1つと、カレント・プログラム・カウンタ5の値とが
父換される。割込んだレベルのプログラム・カウンタC
二は、あらかじめ開始丁べきプログラムのアドレスが誉
き込まれている。カレント啼プログラム晦カウンタ5と
、割込んだレベルのプログラム・カウンタ(50,51
,52,53゜54のどれか1つ)との交換と同時C二
、カレント制御レジスタ4と、割込んだレベルの制御レ
ジスタ(40,41,42,43,44のどれか1つ)
との交換もなされる。これらの交換の後、割込んだレベ
ルのワーク・レジスタ(30,31,32,33,34
のどれか1つ)を用いて、処理が開始される。
ム・カウンタ(50,51,52,53,54)のどれ
か1つと、カレント・プログラム・カウンタ5の値とが
父換される。割込んだレベルのプログラム・カウンタC
二は、あらかじめ開始丁べきプログラムのアドレスが誉
き込まれている。カレント啼プログラム晦カウンタ5と
、割込んだレベルのプログラム・カウンタ(50,51
,52,53゜54のどれか1つ)との交換と同時C二
、カレント制御レジスタ4と、割込んだレベルの制御レ
ジスタ(40,41,42,43,44のどれか1つ)
との交換もなされる。これらの交換の後、割込んだレベ
ルのワーク・レジスタ(30,31,32,33,34
のどれか1つ)を用いて、処理が開始される。
はじめC二、第1図の実施例の基本をなしている従来技
術(−よる機能動作部分を、82図を用いて説明する。
術(−よる機能動作部分を、82図を用いて説明する。
因の上部の線ダイヤグラムは、横軸が時間を、縦軸が動
作レベルを示している。縦軸は、上域二ある程優先順位
の高いレベルを示す。また図の下sC−は、各レベルに
おけるプログラム・カウンタの値と、最下段にカレント
・プログラム・カウンタの値とが示されている。図の上
部の線ダイヤグラムの実線は、レベルの移行の様子を衣
わしでいる。でして、上向きの矢印は、外部からの割込
費水偵号の発生を示し、たと九はレベル2への割込要求
16号は、工R3のよう1:表わされている。
作レベルを示している。縦軸は、上域二ある程優先順位
の高いレベルを示す。また図の下sC−は、各レベルに
おけるプログラム・カウンタの値と、最下段にカレント
・プログラム・カウンタの値とが示されている。図の上
部の線ダイヤグラムの実線は、レベルの移行の様子を衣
わしでいる。でして、上向きの矢印は、外部からの割込
費水偵号の発生を示し、たと九はレベル2への割込要求
16号は、工R3のよう1:表わされている。
図(二示すよう(ユ、処理は、まずレベル4で実行さね
でいる。カレント−プログラム・カウンタ5の値は、通
常、現在実行中のプログラムのアドレスの、次の値を示
している。ここで、カレント・プログラム・アドレスが
A+1、丁なわち、プログラムのアドレスAを実行中(
−、レベル2への割込み要求工R2が元生する。現在実
行中のレベルは4であり、レベル2の方が優先1111
位が高いので、この割込み要求は受は付けられ、カウン
タ52の値と、カウンタ5の値とが交換される。カウン
タ5にBがロードされ、プログラムのアドレスBがらの
処理が開始され、レベル4の処理は中断される。
でいる。カレント−プログラム・カウンタ5の値は、通
常、現在実行中のプログラムのアドレスの、次の値を示
している。ここで、カレント・プログラム・アドレスが
A+1、丁なわち、プログラムのアドレスAを実行中(
−、レベル2への割込み要求工R2が元生する。現在実
行中のレベルは4であり、レベル2の方が優先1111
位が高いので、この割込み要求は受は付けられ、カウン
タ52の値と、カウンタ5の値とが交換される。カウン
タ5にBがロードされ、プログラムのアドレスBがらの
処理が開始され、レベル4の処理は中断される。
レベル2で処理中C二、レベル3への削込み賛求工R3
が発生する。これは、より低いレベルへの割込み要求で
あるので、受は付けられず、レベル2のまま処理は続行
される。
が発生する。これは、より低いレベルへの割込み要求で
あるので、受は付けられず、レベル2のまま処理は続行
される。
その後、レベル0への割込み要求IRQが、プログラム
のアドレスC1丁なわちカウンタ5の値が0+1のとき
(二発生する。工ROはレベル2よりも優先11位が高
いので、丁ぐf皿受けつけられる。Tなわち、レベル0
の開始アドレスDを格納したカウンタ50とカウンタ5
とが交換され、レベルOの処理が、プログラム・アドレ
スDから開始される。
のアドレスC1丁なわちカウンタ5の値が0+1のとき
(二発生する。工ROはレベル2よりも優先11位が高
いので、丁ぐf皿受けつけられる。Tなわち、レベル0
の開始アドレスDを格納したカウンタ50とカウンタ5
とが交換され、レベルOの処理が、プログラム・アドレ
スDから開始される。
レベル0の処理がRTN (!Jターン命令)鴫−よっ
て終了すると、これC;よって、カウンタ50に格納さ
れていた値0 + 1が、カウンタ5にロードされ、カ
ウンタ50には、レベル0の処理の開始アドレスDが格
納されて、処理は、レベルOの割込みC二より中断して
いたレベル2の処理へ戻る。丁なわち、プログラム・ア
ドレスO+1から再開される。
て終了すると、これC;よって、カウンタ50に格納さ
れていた値0 + 1が、カウンタ5にロードされ、カ
ウンタ50には、レベル0の処理の開始アドレスDが格
納されて、処理は、レベルOの割込みC二より中断して
いたレベル2の処理へ戻る。丁なわち、プログラム・ア
ドレスO+1から再開される。
その後、レベル2での処理中框−おいて、プログラムの
アドレス見を実行中(二、レベル1へ(7)ilJ 込
み要求IR1が発生する。こわは丁ぐ(−受は付けられ
、前述したのと同様の方法で、レベル2の処理は中断し
、レベル1の処理が、開始アドレスFから始まる。これ
もRTN命令C二より終了し、再び中断していたレベル
2の処理がプログラムのアドレスI[f+1より書間さ
れる。
アドレス見を実行中(二、レベル1へ(7)ilJ 込
み要求IR1が発生する。こわは丁ぐ(−受は付けられ
、前述したのと同様の方法で、レベル2の処理は中断し
、レベル1の処理が、開始アドレスFから始まる。これ
もRTN命令C二より終了し、再び中断していたレベル
2の処理がプログラムのアドレスI[f+1より書間さ
れる。
このレベル2の処理も、RTN命令で終了すると、カウ
ンタ52からカウンタ5へ、ム+1がロードされ、しは
らく中断されていたレベル4の処理が再開される。
ンタ52からカウンタ5へ、ム+1がロードされ、しは
らく中断されていたレベル4の処理が再開される。
このよう(ニして、優先11位の高いものから順次処理
されることCユなる。
されることCユなる。
次Cユ、本発明Cユ基づく機能創作部分をM?、明する
。
。
第1図(−おける割込制御レジスタ7と、動作レベル優
先順位制御回路8とが、本発明(−よる特徴的な機能を
果している。弗3図は、これらの回路要素7,8の詐細
を示す。同図Cおいて、動作レベル優先順位制御回路8
(二は、制御回路10 、 III込み解放レジスタ1
1がiかれている。このレジスタは、レベルの数だけの
ビット数を持ち、この実施例(二おいては5ビット持っ
ている。また、各レベル(二対窓する割込み解放レベル
設定レジスタ120、 121,122,123,12
4が設けられている。これらは1鴫に、レベル0.1.
2,3.4+一対応している。これらのレジスタ@は、
丁べて1llJi1回路10によって制御される。
先順位制御回路8とが、本発明(−よる特徴的な機能を
果している。弗3図は、これらの回路要素7,8の詐細
を示す。同図Cおいて、動作レベル優先順位制御回路8
(二は、制御回路10 、 III込み解放レジスタ1
1がiかれている。このレジスタは、レベルの数だけの
ビット数を持ち、この実施例(二おいては5ビット持っ
ている。また、各レベル(二対窓する割込み解放レベル
設定レジスタ120、 121,122,123,12
4が設けられている。これらは1鴫に、レベル0.1.
2,3.4+一対応している。これらのレジスタ@は、
丁べて1llJi1回路10によって制御される。
割込み制御レジスタ7は、レベルの数と同じだけのビッ
ト数を持ち、レジスタ11と同様、5ビツトで構成され
る。レベルOs 1# 2e 3s 4に対応するレジ
スタ7および11の各ビットV、70゜71、72.7
3.74.および110.111.112.113.1
14とする。
ト数を持ち、レジスタ11と同様、5ビツトで構成され
る。レベルOs 1# 2e 3s 4に対応するレジ
スタ7および11の各ビットV、70゜71、72.7
3.74.および110.111.112.113.1
14とする。
これらレジスタの各ビットを制御する命令として、Re
l・age (Rb2)命令が設けられている。この命
令はRLEi iという形式で提出される。その効果は
、提出された時実行中であった動作レベル(二対応する
割込み解放レジスタ11のビットをセットし、割込み制
御レジスタ7のビットが1であれは、これを0にリセッ
トする。また、対応するレベルの割込み解放レベル設定
レジスタ(二、1の値をセットする。これらレジスタの
ビットのセット、リセットおよび値のセットは、以下の
*施例の説明中で明らかCニされる。
l・age (Rb2)命令が設けられている。この命
令はRLEi iという形式で提出される。その効果は
、提出された時実行中であった動作レベル(二対応する
割込み解放レジスタ11のビットをセットし、割込み制
御レジスタ7のビットが1であれは、これを0にリセッ
トする。また、対応するレベルの割込み解放レベル設定
レジスタ(二、1の値をセットする。これらレジスタの
ビットのセット、リセットおよび値のセットは、以下の
*施例の説明中で明らかCニされる。
44図により、本発明−二よる割、込み優先順位の動的
割付けの動作を説明する。第2図の場合と比較すること
6二よって、本発明の効果が明確じなる。
割付けの動作を説明する。第2図の場合と比較すること
6二よって、本発明の効果が明確じなる。
*&4図は、第2図とほぼ同様の見方で理解することが
できる。第4図3=おいて新らた(ユ付加されたものは
、下li部分の、70.71.72.73.74. ]
10. I II。
できる。第4図3=おいて新らた(ユ付加されたものは
、下li部分の、70.71.72.73.74. ]
10. I II。
112、113.114の値である。恢述する様(−、
レジスタ120.121.122.123.124の値
は、どのレベルの劃込みまで解放するかを示すが、この
図では説明を簡単6ユするため(二、丁べて、4の値を
とるものとしている。
レジスタ120.121.122.123.124の値
は、どのレベルの劃込みまで解放するかを示すが、この
図では説明を簡単6ユするため(二、丁べて、4の値を
とるものとしている。
図は、時間の推移ととも(−1どの様な機構で処理が行
なわれるかを示している。最初C二、処理装置は、動作
レベル4で、あるプログラムを実行中であったものとさ
れる。プログラム・アドレスのムを実行中(ニレペルO
への割込み賛求工ROが生じる。
なわれるかを示している。最初C二、処理装置は、動作
レベル4で、あるプログラムを実行中であったものとさ
れる。プログラム・アドレスのムを実行中(ニレペルO
への割込み賛求工ROが生じる。
IRQは優先度が高いので、丁ぐ(皿受は付けられ、カ
ウンタ50の値とカウンタ5の値とが交侠される。この
とき同時(−1割込み制御レジスタ7のレベルO鴫:対
応するビット70が、l+ニセットされる。処理装置は
、レベル4の処理を中断して、プログラム・アドレスの
Bから、レベル0の処理を開始する。
ウンタ50の値とカウンタ5の値とが交侠される。この
とき同時(−1割込み制御レジスタ7のレベルO鴫:対
応するビット70が、l+ニセットされる。処理装置は
、レベル4の処理を中断して、プログラム・アドレスの
Bから、レベル0の処理を開始する。
その後、レベル0での処理の@程において、処理の緊急
度が他のレベルC二比べて低い状態(−移ったものとす
る。そこで、RL8命令−二よって、低いレベルへの割
込み要求を受は付けられる様嘔−する。
度が他のレベルC二比べて低い状態(−移ったものとす
る。そこで、RL8命令−二よって、低いレベルへの割
込み要求を受は付けられる様嘔−する。
具体的(−はRI、84を提出し、レベル3以上の後先
レベルへの割込みを可能僅二する。
レベルへの割込みを可能僅二する。
このRb24命令の提出と同時C二、セットされていた
ビット70がOCニリセットされ、割込み解放ルジスタ
11のレベル0(一対応するビット110が、11;セ
ットされる。
ビット70がOCニリセットされ、割込み解放ルジスタ
11のレベル0(一対応するビット110が、11;セ
ットされる。
とット70が1(−セットされていた闇は、これより優
先度の高いレベルが存在しないので、丁べての割込みは
マスクされているが、ビット70がOC−リセットされ
たこと砿ユより、下位の割込み要求の受は付けが可能C
二される。さら(−、ビットIICが1砿二セツトされ
ていることで、これが、レベル0の割込み処理中3−解
放されたものであることを示す。これ6二よって、いず
れの割込み処理も実行されていないための割込み可能状
態か、嵩い割込みレベルが解放されたこと幅−よる割込
み可能状態かを区別している・ RLS命令□を提出した時点では、上記の状悪質史がな
されるのみで、処理はレベル0で続行される。
先度の高いレベルが存在しないので、丁べての割込みは
マスクされているが、ビット70がOC−リセットされ
たこと砿ユより、下位の割込み要求の受は付けが可能C
二される。さら(−、ビットIICが1砿二セツトされ
ていることで、これが、レベル0の割込み処理中3−解
放されたものであることを示す。これ6二よって、いず
れの割込み処理も実行されていないための割込み可能状
態か、嵩い割込みレベルが解放されたこと幅−よる割込
み可能状態かを区別している・ RLS命令□を提出した時点では、上記の状悪質史がな
されるのみで、処理はレベル0で続行される。
フログラム・アドレスのCを実行中1n % レベル3
・\の割込み要求IR3が発生する。工R3は浚先J唄
位は低いが、割込みが解放されているので、これは受は
付けられ、カウンタ53の値と、カウンタ5の値とが交
換され、同時Iニビット73がI+ニセットされる。こ
tit−よって、レベル3以下の割込みは、受は付けで
きなくなる。
・\の割込み要求IR3が発生する。工R3は浚先J唄
位は低いが、割込みが解放されているので、これは受は
付けられ、カウンタ53の値と、カウンタ5の値とが交
換され、同時Iニビット73がI+ニセットされる。こ
tit−よって、レベル3以下の割込みは、受は付けで
きなくなる。
その恢、プログラム・アドレスの2を実行中に、レベル
2への割込み要求IR2が発生する。これは受は付けら
れ、カウンタ52とカウンタ5の交換及びビット72の
1へのセラ)V行なった後、プログラム・アドレスの7
から、処理が開始される。
2への割込み要求IR2が発生する。これは受は付けら
れ、カウンタ52とカウンタ5の交換及びビット72の
1へのセラ)V行なった後、プログラム・アドレスの7
から、処理が開始される。
プログラム・アドレスのGまでを処理した時、この処理
の緊急度が低くなったため、命令RL84を提出する。
の緊急度が低くなったため、命令RL84を提出する。
その結果、ビット72が01−リセットされ、ビット】
12がII−セットされる。これ−二より、埃在、優先
度の一番高いものは、プログラム・アドレスEで中断し
た処理となるので、これが再開される。この処理は他(
−割込まれることなく終了し、RTN命令が提出される
。
12がII−セットされる。これ−二より、埃在、優先
度の一番高いものは、プログラム・アドレスEで中断し
た処理となるので、これが再開される。この処理は他(
−割込まれることなく終了し、RTN命令が提出される
。
このRTN命令3二よって、ビット73がO(−リセッ
トされ、この時点での優先順位は、プログラム・アドレ
スOで中断していたレベルOの処理が最も高いので、こ
れが再開される。この処理も他(二割込まれることなく
終了し、RTN命令が提出される。
トされ、この時点での優先順位は、プログラム・アドレ
スOで中断していたレベルOの処理が最も高いので、こ
れが再開される。この処理も他(二割込まれることなく
終了し、RTN命令が提出される。
このRTN命令C二よって、ビット110が0(−リセ
ットされると、プログラム・アドレスGで中断したレベ
ル2の処理が蟻も高い優先度な有するので、これが再開
される。
ットされると、プログラム・アドレスGで中断したレベ
ル2の処理が蟻も高い優先度な有するので、これが再開
される。
この後、プログラム・アドレスHを実行中(ニレベル1
への割込みが発生し、受は付けられる。このため、ビッ
ト71&’lにセットし、プログラム・アドレス1から
レベル1の処理が開始される。このレベル1の処理が紙
了した後、中断されていたレベル2の処理を再開する。
への割込みが発生し、受は付けられる。このため、ビッ
ト71&’lにセットし、プログラム・アドレス1から
レベル1の処理が開始される。このレベル1の処理が紙
了した後、中断されていたレベル2の処理を再開する。
そしてこのレベル2の処理が終了した後(−1しばらく
中断していたレベル4の処理かプログラム・アドレスA
+1から−Fl)開される。
中断していたレベル4の処理かプログラム・アドレスA
+1から−Fl)開される。
なお、ここでは、どの動作レベルに対して4割込み要求
を出す要因は一つしか存在しないものと仮定をしている
が、これが複数存在する場合でも、RLS命令を出すプ
ログラムは、これを意識しているので、適当なプログラ
ム制御により柔軟に対処することができる。
を出す要因は一つしか存在しないものと仮定をしている
が、これが複数存在する場合でも、RLS命令を出すプ
ログラムは、これを意識しているので、適当なプログラ
ム制御により柔軟に対処することができる。
(7)発明の効果
以上述べたように、本発明によれば、従来は不可能であ
った、より低いレベルの割込みが、資源の変更なしで可
能圧される。これにより、処理の効率化、柔軟性の増大
等の効果を得ることができる0
った、より低いレベルの割込みが、資源の変更なしで可
能圧される。これにより、処理の効率化、柔軟性の増大
等の効果を得ることができる0
第1図は実施例の概要構成図、第2図は従来の割込み制
御動作の説明図、第3図は実施例の細部を示す構成図、
第4図は本実施例による割込み制御動作の説明図である
。 図中、1は記憶装置、2はALU制御回路、(資)乃至
34はワーク会レジスタ、4はカレント制御レジスタ、
伯乃至44は制御レジスタ、5はカレント・プログラム
・カウンタ、関乃至54はプログラムeカウンタ、7は
割込み制御レジスタ、8は動作レベル優先順位制御回路
、10は制御回路、11は割込み解放レジスタ、120
乃至124は割込み解放レベル設定レジスタ、をそれぞ
れ示す。 特許出願人 富士通株式会社 代理人弁理士 長谷用 文責 (外1名)
御動作の説明図、第3図は実施例の細部を示す構成図、
第4図は本実施例による割込み制御動作の説明図である
。 図中、1は記憶装置、2はALU制御回路、(資)乃至
34はワーク会レジスタ、4はカレント制御レジスタ、
伯乃至44は制御レジスタ、5はカレント・プログラム
・カウンタ、関乃至54はプログラムeカウンタ、7は
割込み制御レジスタ、8は動作レベル優先順位制御回路
、10は制御回路、11は割込み解放レジスタ、120
乃至124は割込み解放レベル設定レジスタ、をそれぞ
れ示す。 特許出願人 富士通株式会社 代理人弁理士 長谷用 文責 (外1名)
Claims (1)
- 複数個の動作レベルをもち、独立してプログラムの実行
が可能な様(ニブログラム・カウンタ、ワーク・レジス
タ、制御レジスタ等の資源をその各々の動作レベルC二
ついて有して、該各動作レベルは割込み要求に対して優
先順位づけされているデータ処理装置itユおいて、現
在実行中の動作レベルとそのレベル以下の割込みを禁止
することを表示する手段と、前記表示手段の内容を変更
すること嬬;より実行中の動作レベルより低いレベルの
割込みを可能1:する手段と、処理優先順位がはじめ4
二つけられた順位よりも低い状111ユあることを表示
する手段と、割込み要求があった場合+i、受は付は可
能か否かを判定する手段と、前記低いレベルへの割込み
要求により、処理の動作レベルが移行した場合Cユ、中
断された処理を再開するための情報を格納する装置とを
備えたことを特徴とする割込み制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21550381A JPS58115552A (ja) | 1981-12-28 | 1981-12-28 | 割込み制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21550381A JPS58115552A (ja) | 1981-12-28 | 1981-12-28 | 割込み制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58115552A true JPS58115552A (ja) | 1983-07-09 |
Family
ID=16673467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21550381A Pending JPS58115552A (ja) | 1981-12-28 | 1981-12-28 | 割込み制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58115552A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02267634A (ja) * | 1989-02-13 | 1990-11-01 | Internatl Business Mach Corp <Ibm> | 割込み処理装置 |
JPH04211839A (ja) * | 1990-02-20 | 1992-08-03 | Nec Corp | 割込みコントローラ |
-
1981
- 1981-12-28 JP JP21550381A patent/JPS58115552A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02267634A (ja) * | 1989-02-13 | 1990-11-01 | Internatl Business Mach Corp <Ibm> | 割込み処理装置 |
JPH0612527B2 (ja) * | 1989-02-13 | 1994-02-16 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 割込み処理装置 |
JPH04211839A (ja) * | 1990-02-20 | 1992-08-03 | Nec Corp | 割込みコントローラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
EP0258736A2 (en) | Parallel computer with distributed shared memories and distributed task activating circuits | |
JPS646488B2 (ja) | ||
JPS61107434A (ja) | デ−タ処理装置 | |
JPH0760423B2 (ja) | データ転送方式 | |
JPH1091572A (ja) | データ転送方法及びその方法を用いたデータ転送装置 | |
US3706077A (en) | Multiprocessor type information processing system with control table usage indicator | |
KR970003321B1 (ko) | 코프로세서 지정 시스템 | |
US4096570A (en) | Subchannel memory access control system | |
US4703419A (en) | Switchcover means and method for dual mode microprocessor system | |
JPS58115552A (ja) | 割込み制御方式 | |
US3761893A (en) | Digital computer | |
JPS6290728A (ja) | 割込処理方法 | |
JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
JPH04355818A (ja) | データ入出力制御装置 | |
JPS6240736B2 (ja) | ||
JPS6148741B2 (ja) | ||
JPH05210512A (ja) | プロセッサ | |
JPS61240355A (ja) | 入出力デ−タ処理方式 | |
JPS6057440A (ja) | 情報処理装置 | |
JPH0424733B2 (ja) | ||
JPH0683640A (ja) | 割込応答処理方式 | |
JPS6010342A (ja) | 汎用レジスタのリロ−ド制御方式 | |
JPS6239779B2 (ja) | ||
JPS6231386B2 (ja) |